CN102169726A

CN102169726A - 应用于fpga的通用位元电路及编程方法

Info

Publication number: CN102169726A
Application number: CN2011101129251A
Authority: CN
Inventors: 谢小东; 李平; 李威; 李曼; 袁蕊林
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2011-05-03
Filing date: 2011-05-03
Publication date: 2011-08-31
Anticipated expiration: 2031-05-03
Also published as: CN102169726B

Abstract

应用于FPGA的通用位元电路及编程方法，涉及芯片技术。本发明的电路包括：设置于编程高电平端和第一开关器件的输入端之间的第一可编程器件，所述第一可编程器件为反熔丝器件或熔丝器件；设置于编程低电平端和第一开关器件的输入端之间的第二可编程器件，所述第二可编程器件为反熔丝器件或熔丝器件；具有第一控制端的第一开关器件，其输出端接地；第一开关器件的输入端连接位元输出端。本发明的反熔丝/熔丝位元电路可以通过直接输出高低电平或输出高低电平控制传输管的开/关从而决定FPGA的电路节点状态，可用于但不限于基于选择器逻辑模块的FPGA和基于查找表逻辑模块的FPGA，具有出色的通用性。

Description

应用于FPGA的通用位元电路及编程方法

技术领域

本发明属于芯片设计领域，尤其涉及应用于反熔丝/熔丝FPGA(现场可编程门阵列)的位元(BITCELL)电路设计。

背景技术

FPGA是一类高集成度的可编程逻辑器件，起源于美国的Xilinx公司，该公司于1985年推出了世界上第一块FPGA芯片。目前，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟，成为一种颇具吸引力的高性价比ASIC替代方案。从编程技术方面分类，市场上主要有3种FPGA器件：反熔丝/熔丝型FPGA，基于SRAM的FPGA器件，基于Flash的FPGA。其中反熔丝型FPGA具有高抗干扰性和抗辐照性能，适合于要求高可靠性、高保密性的定型产品，如在空间或核环境使用。

FPGA的位元(BITCELL)电路指的是FPGA中将SRAM、Flash、反熔丝/熔丝等单个存储单元转为恒定输出的控制FPGA中各个电路节点状态(开/关或高/低逻辑)的电路结构，该位元电路结构受多种因素影响，其最重要的存储单元特性和FPGA基本逻辑块类型。

目前，反熔丝结构主要有美国ACTEL公司拥有知识产权的MTM、美国QUICKLOGIC公司拥有知识产权的ONO等传统结构。近年来，利用MOS管栅氧击穿原理的反熔丝(主要知识产权拥有者：美国KILOPASS公司)也被广泛应用；熔丝结构主要有金属和多晶熔丝。由于这些反熔丝/熔丝结构各异，因此其特性也有很大差别，对FPGA位元电路而言，反熔丝/熔丝击穿/熔断后的电阻是主要关心的参数。反熔丝击穿前电阻一般在GΩ级，而MTM结构反熔丝击穿后的电阻阻值范围为几十Ω到200Ω；ONO结构反熔丝击穿后阻值在几百Ω至1KΩ之间；MOS栅氧型反熔丝击穿后的电阻阻值较大，且分布十分分散，一般在几百Ω至几十KΩ之间；金属熔丝熔断前电阻很小，还不到1Ω，多晶熔丝熔断前一般为几十Ω到几百Ω，而熔丝熔断后，电阻为无穷大。目前，FPGA的基本逻辑块又分为基于选择器的LE结构(LOGIC ELEMENT，Actel公司的ACT系列)和基于查找表的CLB结构(可配置逻辑块，Xilnx公司，Siliconblue公司)。

由于存储单元特性和FPGA基本逻辑块类型的差异，因此位元电路结构种类很多，需要选取不同的匹配结构，在设计及生产环节耗费了非常高的成本。

发明内容

本发明所要解决的技术问题是，提出一种通用的位元电路结构，该结构可适用于所有的反熔丝/熔丝类型，与其特性无关；并且该结构可适用于所有的FPGA基本逻辑块类型，与其结构无关。

本发明解决所述技术问题采用的技术方案是，应用于FPGA的通用位元电路，其特征在于，包括：

设置于编程高电平端和第一开关器件的输入端之间的第一可编程器件，所述第一可编程器件为反熔丝器件或熔丝器件；

设置于编程低电平端和第一开关器件的输入端之间的第二可编程器件，所述第二可编程器件为反熔丝器件或熔丝器件；

具有第一控制端的第一开关器件，其输出端接地；

第一开关器件的输入端连接位元电路输出端。

进一步的，还包括具有第二控制端的第二开关器件，第二开关器件的输入端连接第一开关器件的输入端，第二开关器件的输出端连接位元电路输出端。所述第一开关器件为NMOS管，第二开关器件为NMOS管。

本发明还提出一种应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤：

1)将位元电路输出端接地，所述位元电路输出端和编程高电平端之间设置有第一可编程器件，位元电路输出端和编程低电平端之间设置有第二可编程器件，所述第一可编程器件和第二可编程器件为反熔丝器件；

2)如需实现输出高电压，则从编程高电平端输入编程高压，将第一可编程器件击穿为电阻状态，第二可编程器件保持为电容状态，

或者，如需实现输出低电压，从编程低电平端输入编程高压，将第二可编程器件击穿为电阻状态，第一可编程器件保持为电容状态；

3)切断位元电路输出端与地电平之间的连接。

所述步骤2)中，将第一可编程器件或第二可编程器件保持为电容状态系通过输入半编程高压实现。

第二种应用于FPGA的通用位元电路编程方法包括下述步骤：

所述第一可编程器件和第二可编程器件为熔丝器件；

2)如需实现输出低电压，则从编程高电平端输入编程高压，将第一可编程器件熔断，第二可编程器件保持为导通状态，

或者，如需实现输出高电压，从编程低电平端输入编程高压，将第二可编程器件熔断，第一可编程器件保持为导通状态；

3)切断位元电路输出端与地电平之间的连接。

将第一可编程器件或第二可编程器件保持导通状态系通过输入半编程高压实现。

本发明的反熔丝/熔丝位元电路可以通过直接输出高低电平或输出高低电平控制传输管的开/关从而决定FPGA的电路节点状态，可用于但不限于基于选择器逻辑模块的FPGA和基于查找表逻辑模块的FPGA，具有出色的通用性。

附图说明

图1为本发明所述的反熔丝/熔丝位元电路的电路图。其中，a为反熔丝器件，b为熔丝器件。

图2为本发明所述的反熔丝位元电路存储1或0的示意图。其中，a为存储1的状态，b为存储0的状态。

图3为本发明所述的熔丝位元电路存储1或0的示意图。其中，a为存储0的状态，b为存储1的状态。

图4为本发明所述的用于基于逻辑模块的反熔丝/熔丝FPGA中的反熔丝/熔丝位元电路。

图5为Actel公司FPGA中采用的逻辑模块(ACT1系列LB)，也是本发明所述的基于逻辑模块的反熔丝/熔丝型FPGA所用的逻辑模块电路图。

图6为本发明所述的基于逻辑模块的反熔丝/熔丝FPGA的部分电路图。

图7为本发明所述的基于查找表的FPGA所用的CLB模块电路图。

图8为本发明所述的基于查找表的反熔丝/熔丝FPGA的部分电路图。

图9为图4电路实现非逻辑时LB模块端口信号示意图和所需编程的反熔丝/熔丝示意图。

具体实施方式

本发明提出的应用于FPGA的通用位元电路可输出恒定的独立的高/低电平，对应逻辑1/0，控制FPGA中各个电路节点状态(开/关或高/低逻辑)。

本发明提出的通用位元电路结构包括：2个反熔丝/熔丝器件，1个选择NMOS管，即第一开关器件，一个阻挡NMOS管，即第二开关器件。第一个反熔丝/熔丝器件的端口1接编程电压或者电源电压，端口2接选择NMOS管漏极，选择NMOS管源极接地，选择NMOS管栅极为控制端；第二个反熔丝/熔丝器件的端口1接编程电压或地，端口2与第一个反熔丝/熔丝的端口2连接在一起；阻挡NMOS管源极与选择NMOS管漏极相连，阻挡NMOS管栅极加使能信号，阻挡NMOS管漏极为位元电路输出端。

如图1所示，图1a中C1、C2对应于前述的2个反熔丝，HVN1对应于前述的选择NMOS管，HVN2对应于前述的阻挡NMOS管，PRG_S对应于前述的选择NMOS管的栅极控制，PRG_OEN对应于前述的阻挡NMOS管的栅极控制，PRG_VDD、PRG_GND分别对应于前述的第一个反熔丝和第二个反熔丝的端口1，OUT对应于前述的阻挡NMOS管漏极输出。

图1b中R1、R2对应于前述的2个熔丝，HVN1对应于前述的选择NMOS管，HVN2对应于前述的阻挡NMOS管，PRG_S对应于前述的选择NMOS管的栅极控制，PRG_OEN对应于前述的阻挡NMOS管的栅极控制，PRG_VDD、PRG_GND分别对应于前述的第一个熔丝和第二个熔丝的端口1，OUT对应于前述的阻挡NMOS管漏极输出。在图1a和图1b中，阻挡NMOS管位于虚线框中，其定义如下：阻挡NMOS管起的作用是避免编程高压不会破坏反熔丝/熔丝FPGA内的其他电路，在确认编程高压不会破坏反熔丝/熔丝FPGA内的其他电路的条件下，该阻挡NMOS管可以去除。

下面说明该位元电路的工作原理：

图1(a)中，对反熔丝进行编程，PRG_OEN输入低电平0，HVN2关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVN1导通，从PRG_VDD端输入编程高压VPP，PRG_GND端输入半编程高压VPP/2，C1两端承受高压VPP，被击穿形成电阻，如图2a所示。C2两端最高承受VPP/2，不会被编程。编程完成后，PRG_S端置低电平0，HVN1关闭，PRG_OEN接高电平1，HVN2导通，相当于传输门，此时，PRG_VDD接电源VDD，PRG_GND接地GND，则VDD通过C1击穿后形成的电阻经HVN2从OUT输出高电平1，位元电路完成了输出高电平的编程。反之如需要OUT输出为低电平0，编程时，PRG_OEN输入低电平0，HVN1关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVN1导通，从PRG_GND端输入编程高压VPP，PRG_VDD接半编程高压VPP/2，则C2被击穿形成电阻，C1两端最高承受VPP/2，不会被编程，如图2b所示。编程完成后，PRG S端置低电平0，HVN1关闭，PRG_OEN接高电平1，HVN2导通，相当于传输门，此时，从PRG_VDD接电源VDD，PRG_GND接地GND，则GND通过C2击穿后形成的电阻经HVN2从OUT输出低电平0，位元电路完成了输出低电平的编程。其工作状态表示于下表：

表1位元电路应用于反熔丝时各信号状态

图1b中，对熔丝进行编程，PRG_OEN输入低电平0，HVN1关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVN1导通，从PRG_VDD端输入编程高压VPP，PRG_GND端输入半编程高压VPP/2，R2两端承受高压VPP，被熔断，如图3a所示。R1两端最高承受VPP/2，不会被编程熔断。编程完成后，PRG_S端置低电平0，HVN1关闭，PRG_OEN接高电平1，HVN2导通，相当于传输门，此时，从PRG_VDD接电源VDD，PRG_GND接地GND，则GND通过R1经HVN2从OUT输出低电平0，位元电路完成了输出低电平的编程。反之如需要OUT输出为高电平1，编程时，PRG_OEN输入低电平0，HVN1关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVN1导通，从PRG_GND端输入编程高压VPP，PRG_VDD接半编程高压VPP/2，R1两端承受高压VPP，被熔断，如图3b所示。R2两端最高承受VPP/2，不会被编程熔断。编程完成后，PRG_S端置低电平0，HVN1关闭，PRG_OEN接高电平1，HVN2导通，相当于传输门，此时，PRG_VDD接电源VDD，PRG_GND接地GND，则VDD通过R2经HVN2从OUT输出高电平1，位元电路完成了输出高电平的编程。其工作状态表示于下表：

表2位元电路应用于熔丝时各信号状态

上述的反熔丝/熔丝位元电路除了直接稳定输出高低电平控制FPGA中各个电路节点状态外，还可用于与传输管配合，通过控制传输管的开与关，决定两点之间是否形成电通路。如图4所示，虚线框中即为上述的反熔丝/熔丝位元电路，其输出端连接传输管N1的栅极，当上述的反熔丝/熔丝位元电路输出为高电平时，传输管N1打开，分别与传输管N1源极和漏极相连的X、Y节点形成电通路；当上述的反熔丝/熔丝位元电路输出为低电平时，传输管N1关闭，分别与传输管N1源极和漏极相连的X、Y节点在电气上断路。

上述的反熔丝/熔丝位元电路由专用编程器根据用户设计实现所给出的数据文件，对相应的反熔丝/熔丝进行烧录，从而使器件实现相应的逻辑功能。

实施例

以下结合附图对本发明具体实施方式作进一步的说明。

如上所述，FPGA的基本逻辑块又分为基于选择器的LE结构(LOGIC ELEMENT，Actel公司的ACT系列)和基于查找表的CLB结构(可配置逻辑块，Xilnx公司，Siliconblue公司)。以下分别说明本发明的位元电路在这两种结构中的实施方式。

图5为ACTEL公司反熔丝FPGA的逻辑模块(ACT1系列LE)电路图，其包括3个2选1数据选择器，一个2输入或非门，2个反相器。MUX1和MUX2的输出分别接到MUX3的2个输入端A和B，或非门的输出接到MUX3的选择信号OE，MUX3的输出C接一个BUFFER(2个反相器)后作为输出端口OUT。图6为基于LE逻辑模块的FPGA部分电路图，这种FPGA的布线结构具有对称性。图中，空心圆圈和实心圆圈均表示连接开关电路，均采用本发明结构如图4所示。空心圆圈表示的连接开关用于横线和纵线的连接，横线与图4中端口X相接，纵线与图4中端口Y相接。实心圆圈表示的连接开关用于横线之间的连接。通过编程相应的反熔丝，即可在空心圆圈和实心圆圈连接的两端建立电连接，从而使FPGA具有一定的逻辑功能。如欲使FPGA完成非门的逻辑功能，只需要一个LE模块即可。LE各端口所加信号如图9a所示，按照表一中的编程方法对相应反熔丝/熔丝编程，以实现图9a中各端口的电气状态，需要编程连接的反熔丝/熔丝位元标识为图9b中的实心圆圈(注意此实心圆圈含义与图6中的实心圆圈不同)。VDD、GND及输入信号A从FPGA外部I/O输入，高电平1和低电平0由位元电路直接输出。A信号通过位元电路2、位元电路3将其传到LE模块。输出信号OUT即为A信号的取反信号，即FPGA通过本发明实现了非门的逻辑。

图7为基于查找表的FPGA所用的CLB模块电路图，包括一个4输入的LUT，一个D触发器DFF，一个2输入的数据选择器MUX，一个传输门TG，一个反相器inv。LUT的输出OUT接到DFF的输入端口D，DFF的输出Q和LUT的输出OUT分别接到MUX的两个输入A和B，MUX的输出接到TG的输入，TG的输出即为输出信号OUT。图8为基于查找表结构的FPGA部分电路图，包括反熔丝/熔丝位元电路阵列和CLB模块。反熔丝/熔丝位元电路阵列中的位元电路采用本发明结构如图1所示，在阵列中，位元电路的所有PRG_VDD信号，PRG_GND信号，PRG_OEN信号均连接在一起，每个位元电路单独输出，输出信号为out0，out1......。图中，out0，out1......等信号分别接到CLB模块的D0到D17信号。以非门为例说明其具体的实现过程。图7中，应用表一中的编程方法使连接到out0，out1......out15的位元电路依次输出“1010101010101010“，将输入信号连接到图4中的X端，Y端与图7中A端相连，并编程使之形成电连接，查找表输出即为输入信号的取反逻辑，即FPGA通过本发明实现了非门的逻辑。

从上述分析可以看出，本发明的反熔丝/熔丝位元电路可以通过直接输出高低电平或输出高低电平控制传输管的开/关从而决定FPGA的电路节点状态，可用于但不限于基于选择器逻辑模块的FPGA和基于查找表逻辑模块的FPGA；本领域的普通技术人员会意识到，这里所述FPGA的简单逻辑功能只是为了帮助读者理解本发明提出的反熔丝/熔丝位元电路的原理，应被理解为发明的保护范围并不局限于这样的特别陈述和实施例。凡是根据上述描述做出各种可能的等同替换或改变，均被认为属于本发明权利要求的保护范围。

Claims

1.应用于FPGA的通用位元电路，其特征在于，包括：

具有第一控制端的第一开关器件，其输出端接地；

第一开关器件的输入端连接位元电路输出端。

2.如权利要求1所述的应用于反熔丝/熔丝FPGA的通用位元电路，其特征在于，还包括具有第二控制端的第二开关器件，第二开关器件的输入端连接第一开关器件的输入端，第二开关器件的输出端连接位元电路输出端。

3.如权利要求1所述的应用于FPGA的通用位元电路，其特征在于，所述第一开关器件为NMOS管，第二开关器件为NMOS管。

4.应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤：

3)切断位元电路输出端与地电平之间的连接。

5.如权利要求4所述的应用于FPGA的通用位元电路编程方法，其特征在于，所述步骤2)中，将第一可编程器件或第二可编程器件保持为电容状态系通过输入半编程高压实现。

6.应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤：

所述第一可编程器件和第二可编程器件为熔丝器件；

3)切断位元电路输出端与地电平之间的连接。

7.如权利要求6所述的应用于反熔丝/熔丝FPGA的通用位元电路编程方法，其特征在于，将第一可编程器件或第二可编程器件保持导通状态系通过输入半编程高压实现。