CN101719513B - 30v双扩散mos器件及18v双扩散mos器件 - Google Patents
30v双扩散mos器件及18v双扩散mos器件 Download PDFInfo
- Publication number
- CN101719513B CN101719513B CN200910199437A CN200910199437A CN101719513B CN 101719513 B CN101719513 B CN 101719513B CN 200910199437 A CN200910199437 A CN 200910199437A CN 200910199437 A CN200910199437 A CN 200910199437A CN 101719513 B CN101719513 B CN 101719513B
- Authority
- CN
- China
- Prior art keywords
- micron
- mos device
- source
- region
- diffusion mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了30V双扩散MOS器件及18V双扩散MOS器件，通过缩小漏区右边界到有源区右边界的距离，并缩小漏端接触孔的右边界到漏区的右边界的距离，减小了源漏间距，从而在不影响器件性能的基础上得到更小的器件尺寸和更高的可集成度。
Description
技术领域
本发明涉及硅半导体器件技术领域，特别涉及30V双扩散MOS器件及18V双扩散MOS器件。
背景技术
目前，在集成电路产品中高压器件的应用越来越广泛，其影响力和受关注的程度也越来越高。高压器件的正常工作电压大于8V，普通低压器件的正常工作电压不大于5V。高压器件的种类繁多，其中常见的一种是高压双扩散MOS(High Voltage Double-diffused Metal Oxide Semiconductor)器件。高压双扩散MOS器件在漏端制作漂移区(Graded Drain，简称GRD)的结构，这实际上是在漏区和导电沟道之间增加了漂移区，这种结构可以降低栅氧化层下漏端电场，从而提高击穿电压。高压双扩散NMOS器件制作的是N型漂移区(NGRD)，高压双扩散PMOS器件制作的是P型漂移区(PGRD)。根据在源端制作漂移区的情况，高压双扩散MOS器件可以分成对称型高压双扩散MOS器件和非对称型高压双扩散MOS器件，它们具有不同的尺寸要求。图1为现有技术中非对称型高压双扩散MOS器件的结构示意图。图1中，在衬底11中形成有高压阱区12。有源区形成于所述高压阱区12中。在所述高压阱区12上形成有栅极氧化层16和位于所述栅极氧化层16上的栅极17。源区131和漏区132分别形成于所述栅极17的两侧。在所述高压阱区12和所述漏区132之间形成有漏端漂移区142。在所述源区131和所述漏区132上分别形成有源端接触孔151和漏端接触孔152。浅沟道隔离(Shallow Trench Isolantion，STI)18形成于所述高压阱区12中所述有源区的两侧，以实现所述有源区的隔离。图2为图1所示的非对称型高压双扩散MOS器件的版图。图2中，栅极17的横向长度为L，在栅极17的右边，栅极17到漏区132的距离为S，漏区132的左边界到漏端接触孔152的左边界的距离为m，源端接触孔151和漏端接触孔152的横向长度均为B，漏端接触孔152的右边界到漏区132的右边界的距离为n，漏区132的右边界到有源区19的右边界的距离为d，有源区19的右边界到漏端漂移区142的右边界的距离为A。而在栅极17的左边，源区131的右边界紧挨栅极17的左边界，栅极17的左边界到源端接触孔151的右边界的距离为C，源端接触孔151的左边界到有源区19的左边界的距离为D，有源区19的左边界到源区131的左边界的距离为E。由此，非对称型高压双扩散MOS器件的源漏间距(pitch)P为(A+d+n+m+L+S+C+D+E+2B)。图3为现有技术中对称型高压双扩散MOS器件的结构示意图，其与图1所示的非对称型高压双扩散MOS器件的区别在于，所述对称型高压双扩散MOS器件还包括源端漂移区141，所述源端漂移区141形成于所述高压阱区12和所述源区131之间。图4为图3所示的对称型高压双扩散MOS器件的版图，此时栅极17的左边和右边具有对称的结构。由此，对称型高压双扩散MOS器件的源漏间距P为(2A+2d+2n+2m+L+2S+2B)。
高压双扩散MOS器件常用的有30V双扩散MOS器件和18V双扩散MOS器件。对于采用0.18微米工艺的30V非对称型双扩散MOS器件，A为0.3微米，d为0.5微米，n为0.28微米，m为0.28微米，B为0.22微米，L为3.0微米，S为1.6微米，C为0.16微米，D为0.1微米，E为0.28微米，由此计算得到P为6.94微米。对于采用0.18微米工艺的30V对称型双扩散MOS器件，计算得到P为9.36微米。对于采用0.18微米工艺的18V非对称型双扩散MOS器件，A为0.3微米，d为0.5微米，n为0.2微米，m为0.2微米，B为0.22微米，L为2.0微米，S为1.2微米，C为0.16微米，D为0.1微米，E为0.28微米，由此计算得到P为5.38微米。对于采用0.18微米工艺的18V对称型双扩散MOS器件，计算得到P为7.24微米。然而，可以看到，对于30V双扩散MOS器件及18V双扩散MOS器件，还有进一步减小源漏间距的可能，从而得到更小的器件尺寸和更高的可集成度。
发明内容
本发明的目的在于提供30V双扩散MOS器件及18V双扩散MOS器件，它们具有更小的源漏间距，从而具有更小的器件尺寸和更高的可集成度。
本发明提供一种30V双扩散MOS器件，包括高压阱区；形成于所述高压阱区中的有源区；形成于所述高压阱区上的栅极；分别形成于所述栅极两侧的源区和漏区；漏端漂移区，形成于所述高压阱区和所述漏区之间；源端接触孔，形成于所述源区上；漏端接触孔，形成于所述漏区上；其中，所述漏区右边界到所述有源区右边界的距离小于0.5微米。
优选的，所述30V双扩散MOS器件采用0.18微米工艺。
优选的，所述漏区右边界到所述有源区右边界的距离为0或0.2微米或0.3微米。
优选的，所述漏端接触孔右边界到所述漏区右边界的距离小于0.28微米。
优选的，所述漏端接触孔右边界到所述漏区右边界的距离为0.1微米或0.2微米。
优选的，还包括源端漂移区，所述源端漂移区形成于所述高压阱区和所述源区之间，所述源区左边界到所述有源区左边界的距离小于0.5微米。
优选的，所述源区左边界到所述有源区左边界的距离为0或0.2微米或0.3微米。
优选的，所述源端接触孔左边界到所述源区左边界的距离小于0.28微米。
优选的，所述源端接触孔左边界到所述源区左边界的距离为0.1微米或0.2微米。
本发明还提供了一种18V双扩散MOS器件，包括高压阱区；形成于所述高压阱区中的有源区；形成于所述高压阱区上的栅极；分别形成于所述栅极两侧的源区和漏区；漏端漂移区，形成于所述高压阱区和所述漏区之间；源端接触孔，形成于所述源区上；漏端接触孔，形成于所述漏区上；其中，所述漏区右边界到所述有源区右边界的距离小于0.5微米。
优选的，所述18V双扩散MOS器件采用0.18微米工艺。
优选的，所述漏区右边界到所述有源区右边界的距离为0或0.2微米或0.3微米。
优选的，所述漏端接触孔右边界到所述漏区右边界的距离小于0.2微米。
优选的，所述漏端接触孔右边界到所述漏区右边界的距离为0.1微米或0.15微米。
优选的，还包括源端漂移区，所述源端漂移区形成于所述高压阱区和所述源区之间，所述源区左边界到所述有源区左边界的距离小于0.5微米。
优选的，所述源区左边界到所述有源区左边界的距离为0或0.2微米或0.3微米。
优选的，所述源端接触孔左边界到所述源区左边界的距离小于0.2微米。
优选的，其特征在于，所述源端接触孔左边界到所述源区左边界的距离为0.1微米或0.15微米。
与现有技术相比，本发明提供的30V双扩散MOS器件及18V双扩散MOS器件，通过缩小漏区右边界到有源区右边界的距离，并缩小漏端接触孔的右边界到漏区的右边界的距离，减小了源漏间距，从而在不影响器件性能的基础上得到更小的器件尺寸和更高的可集成度。
附图说明
图1为现有技术中非对称型高压双扩散MOS器件的结构示意图；
图2为图1所示的非对称型高压双扩散MOS器件的版图；
图3为现有技术中对称型高压双扩散MOS器件的结构示意图；
图4为图3所示的对称型高压双扩散MOS器件的版图；
图5为根据本发明的非对称型30V双扩散MOS器件的结构示意图；
图6为图5所示的非对称型30V双扩散MOS器件的版图；
图7为根据本发明的对称型30V双扩散MOS器件的结构示意图；
图8为图7所示的对称型30V双扩散MOS器件的版图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
本发明的核心思想在于，通过缩小漏区右边界到有源区右边界的距离以减小源漏间距，从而得到更小的器件尺寸和更高的可集成度。
下面分别针对30V双扩散MOS器件和18V双扩散MOS器件分别进行描述。
(实施例1)
图5为根据本发明的非对称型30V双扩散MOS器件的结构示意图。图5中，所述30V双扩散MOS器件包括：高压阱区12；形成于所述高压阱区12中的有源区；形成于所述高压阱区12上的栅极17；分别形成于所述栅极17两侧的源区131和漏区132；漏端漂移区142，形成于所述高压阱区12和所述漏区132之间；源端接触孔151，形成于所述源区131上；漏端接触孔152，形成于所述漏区132上。所述高压阱区12在衬底11中形成，在所述高压阱区12与所述栅极17之间还形成有栅极氧化层16，STI 18形成于所述高压阱区12中所述有源区的两侧，以实现所述有源区的隔离。其中，所述漏区132右边界到所述有源区右边界的距离小于0.5微米。图6为图5所示的非对称型30V双扩散MOS器件的版图。图6中，栅极17的横向长度为L，在栅极17的右边，栅极17到漏区132的距离为S漏区132的左边界到漏端接触孔152的左边界的距离为m，源端接触孔151和漏端接触孔152的横向长度均为B漏端接触孔152的右边界到漏区132的右边界的距离为n，漏区132的右边界到有源区19的右边界的距离为d，有源区19的右边界到漏端漂移区142的右边界的距离为A。而在栅极17的左边，源区131的右边界紧挨栅极17的左边界，栅极17的左边界到源端接触孔151的右边界的距离为C，源端接触孔151的左边界到有源区19的左边界的距离为D，有源区19的左边界到源区131的左边界的距离为E。由此，该30V双扩散MOS器件的源漏间距P为(A+d+n+m+L+S+C+D+E+2B)。此时，d小于0.5微米，更具体地，d可以为0或0.2微米或0.3微米。此外，所述漏端接触孔152的右边界到所述漏区132的右边界的距离n可以小于0.28微米，更具体地，n可以为0.1微米或0.2微米。其它尺寸参数值均保持与现有技术相同。
优选的，所述30V双扩散MOS器件还包括源端漂移区141，所述源端漂移区141形成于所述高压阱区12和所述源区131之间，如图7所示此时所述30V双扩散MOS器件为对称型。图8为图7所示的对称型30V双扩散MOS器件的版图，此时栅极17的左边和右边具有对称的结构。类似的，所述源区左边界到所述有源区左边界的距离小于0.5微米，更具体地，可以为0或0.2微米或0.3微米。所述源端接触孔左边界到所述源区左边界的距离小于0.28微米，更具体地，可以为0.1微米或0.2微米。由此，该30V双扩散MOS器件的源漏间距P为(2A+2d+2n+2m+L+2S+2B)。当d为0，n为0.1微米，其它尺寸参数值均保持与现有技术相同时，计算得到P为8微米。与现有技术中的9.36微米相比，该30V双扩散MOS器件的源漏间距P减小了14.5％，大大缩小了尺寸并提高了可集成度。此外，由于源区和漏区仅用于得到接触孔的较小接触电阻，源端接触孔左边界到源区左边界的距离的缩小以及漏端接触孔右边界到漏区右边界的距离的缩小不影响器件性能。
(实施例2)
18V双扩散MOS器件在结构上与30V双扩散MOS器件相同。所述18V双扩散MOS器件包括：高压阱区；形成于所述高压阱区中的有源区；形成于所述高压阱区上的栅极；分别形成于所述栅极两侧的源区和漏区；漏端漂移区，形成于所述高压阱区和所述漏区之间；源端接触孔，形成于所述源区上；漏端接触孔，形成于所述漏区上。所述高压阱区在衬底中形成，在所述高压阱区与所述栅极之间还形成有栅极氧化层，STI形成于所述高压阱区中所述有源区的两侧，以实现所述有源区的隔离。其中，所述漏区右边界到所述有源区右边界的距离小于0.5微米。所述18V双扩散MOS器件采用与30V双扩散MOS器件相同的尺寸参数，源漏间距P为(A+d+n+m+L+S+C+D+E+2B)。此时，d小于0.5微米，更具体地，d可以为0或0.2微米或0.3微米。此外，所述漏端接触孔的右边界到所述漏区的右边界的距离n可以小于0.2微米，更具体地，n可以为0.1微米或0.15微米。其它尺寸参数值均保持与现有技术相同。
优选的，所述18V双扩散MOS器件还包括源端漂移区，所述源端漂移区形成于所述高压阱区和所述源区之间，此时所述18V双扩散MOS器件为对称型，栅极17的左边和右边具有对称的结构。类似的，所述源区左边界到所述有源区左边界的距离小于0.5微米，更具体地，可以为0或0.2微米或0.3微米。所述源端接触孔左边界到所述源区左边界的距离小于0.2微米，更具体地，可以为0.1微米或0.15微米。由此，该18V双扩散MOS器件的源漏间距P为(2A+2d+2n+2m+L+2S+2B)。当d为0，n为0.1微米，其它尺寸参数值均保持与现有技术相同时，计算得到P为6.14微米。与现有技术中的7.24微米相比，该18V双扩散MOS器件的源漏间距P减小了15.2％，同样大大缩小了尺寸并提高了可集成度。此外，由于源区和漏区仅用于得到接触孔的较小接触电阻，源端接触孔左边界到源区左边界的距离的缩小以及漏端接触孔右边界到漏区右边界的距离的缩小不影响器件性能。
综上所述，本发明提供的30V双扩散MOS器件及18V双扩散MOS器件，通过缩小漏区右边界到有源区右边界的距离以减小源漏间距，并缩小漏端接触孔的右边界到漏区的右边界的距离，减小了源漏间距，从而在不影响器件性能的基础上得到更小的器件尺寸和更高的可集成度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种30V双扩散MOS器件，包括高压阱区；形成于所述高压阱区中的有源区；形成于所述高压阱区上的栅极；分别形成于所述栅极左侧的源区和形成于所述栅极右侧的漏区；漏端漂移区，形成于所述高压阱区和所述漏区之间；源端接触孔，形成于所述源区上；漏端接触孔，形成于所述漏区上；其特征在于，所述漏区右边界到所述有源区右边界的距离为0，所述漏端接触孔右边界到所述漏区右边界的距离小于0.28微米。
2.如权利要求1所述的30V双扩散MOS器件，其特征在于，所述30V双扩散MOS器件采用0.18微米工艺。
3.如权利要求1所述的30V双扩散MOS器件，其特征在于，所述漏端接触孔右边界到所述漏区右边界的距离为0.1微米或0.2微米。
4.如权利要求1所述的30V双扩散MOS器件，其特征在于，还包括源端漂移区，所述源端漂移区形成于所述高压阱区和所述源区之间，所述源区左边界到所述有源区左边界的距离小于0.5微米。
5.如权利要求4所述的30V双扩散MOS器件，其特征在于，所述源区左边界到所述有源区左边界的距离为0或0.2微米或0.3微米。
6.如权利要求5所述的30V双扩散MOS器件，其特征在于，所述源端接触孔左边界到所述源区左边界的距离小于0.28微米。
7.如权利要求6所述的30V双扩散MOS器件，其特征在于，所述源端接触孔左边界到所述源区左边界的距离为0.1微米或0.2微米。
8.一种18V双扩散MOS器件，包括高压阱区；形成于所述高压阱区中的有源区；形成于所述高压阱区上的栅极；分别形成于所述栅极左侧的源区和形成于所述栅极右侧的漏区；漏端漂移区，形成于所述高压阱区和所述漏区之间；源端接触孔，形成于所述源区上；漏端接触孔，形成于所述漏区上；其特征在于，所述漏区右边界到所述有源区右边界的距离为0，所述漏端接触孔右边界到所述漏区右边界的距离小于0.2微米。
9.如权利要求8所述的18V双扩散MOS器件，其特征在于，所述18V双扩散MOS器件采用0.18微米工艺。
10.如权利要求8所述的18V双扩散MOS器件，其特征在于，所述漏端接触孔右边界到所述漏区右边界的距离为0.1微米或0.15微米。
11.如权利要求8所述的18V双扩散MOS器件，其特征在于，还包括源端漂移区，所述源端漂移区形成于所述高压阱区和所述源区之间，所述源区左边界到所述有源区左边界的距离小于0.5微米。
12.如权利要求11所述的18V双扩散MOS器件，其特征在于，所述源区左边界到所述有源区左边界的距离为0或0.2微米或0.3微米。
13.如权利要求8所述的18V双扩散MOS器件，其特征在于，所述源端接触孔左边界到所述源区左边界的距离小于0.2微米。
14.如权利要求13所述的18V双扩散MOS器件，其特征在于，所述源端接触孔左边界到所述源区左边界的距离为0.1微米或0.15微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199437A CN101719513B (zh) | 2009-11-26 | 2009-11-26 | 30v双扩散mos器件及18v双扩散mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199437A CN101719513B (zh) | 2009-11-26 | 2009-11-26 | 30v双扩散mos器件及18v双扩散mos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101719513A CN101719513A (zh) | 2010-06-02 |
| CN101719513B true CN101719513B (zh) | 2012-09-19 |
Family
ID=42434056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910199437A Active CN101719513B (zh) | 2009-11-26 | 2009-11-26 | 30v双扩散mos器件及18v双扩散mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101719513B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5734725B2 (ja) * | 2011-04-27 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN110034175A (zh) * | 2019-03-07 | 2019-07-19 | 电子科技大学 | 纵向可集成功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222233B1 (en) * | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
| US7034360B2 (en) * | 2003-11-19 | 2006-04-25 | Hynix Semiconductor Inc. | High voltage transistor and method of manufacturing the same |
| CN1953209A (zh) * | 2005-10-19 | 2007-04-25 | 台湾积体电路制造股份有限公司 | 高压半导体装置、半导体装置及其形成方法 |
-
2009
- 2009-11-26 CN CN200910199437A patent/CN101719513B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222233B1 (en) * | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
| US7034360B2 (en) * | 2003-11-19 | 2006-04-25 | Hynix Semiconductor Inc. | High voltage transistor and method of manufacturing the same |
| CN1953209A (zh) * | 2005-10-19 | 2007-04-25 | 台湾积体电路制造股份有限公司 | 高压半导体装置、半导体装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101719513A (zh) | 2010-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000691B (zh) | 半鳍式fet半导体器件及其制造方法 | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| CN203967093U (zh) | 一种上拉双扩散金属氧化物半导体 | |
| WO2006103634A3 (en) | Asymmetric high voltage mos device and method of fabrication | |
| CN105448983B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US20080303092A1 (en) | Asymetrical Field-Effect Semiconductor Device with Sti Region | |
| CN104538445A (zh) | 一种高压pmos器件及其制作工艺流程 | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN101719513B (zh) | 30v双扩散mos器件及18v双扩散mos器件 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN102376578A (zh) | 实现双应力应变技术的方法 | |
| US20140008724A1 (en) | Apparatus and Method for MOS Transistor | |
| CN103985635B (zh) | 一种mos晶体管的制备方法 | |
| CN102664189A (zh) | Soi mos晶体管 | |
| CN103187443B (zh) | 横向双扩散金属氧化物半导体场效应晶体管 | |
| CN105023846A (zh) | 在金属栅极线端中具有t形的器件和制造半导体器件的方法 | |
| US9299806B2 (en) | High voltage drain-extended MOSFET having extra drain-OD addition | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN101178537A (zh) | 不对称高压mos器件栅氧化层保护方法及其应用 | |
| CN204029815U (zh) | 横向对称dmos管 | |
| CN102201448B (zh) | 高压pmos双槽隔离的soi晶片 | |
| CN102208440A (zh) | 半导体结构及其形成方法 | |
| CN101866841B (zh) | 一种器件源漏区域的自对准金属硅化物形成方法 | |
| CN107871667B (zh) | 宽沟道高电压mos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |