CN102201448B - 高压pmos双槽隔离的soi晶片 - Google Patents
高压pmos双槽隔离的soi晶片 Download PDFInfo
- Publication number
- CN102201448B CN102201448B CN 201110124853 CN201110124853A CN102201448B CN 102201448 B CN102201448 B CN 102201448B CN 201110124853 CN201110124853 CN 201110124853 CN 201110124853 A CN201110124853 A CN 201110124853A CN 102201448 B CN102201448 B CN 102201448B
- Authority
- CN
- China
- Prior art keywords
- metal
- voltage pmos
- type
- isolation
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及SOI技术。本发明解决了现有高压PMOS双槽隔离的SOI晶片由于双槽之间的N型外延层浮空，PMOS源端附近的硅层仍然需要承受电压降导致易被击穿的问题，提供了一种高压PMOS双槽隔离的SOI晶片，其技术方案为：高压PMOS双槽隔离的SOI晶片，包括源端金属、金属前介质、N型外延层及两个隔离槽，其特征在于，还包括N型欧姆接触区及金属，所述两个隔离槽之间的N型外延层上表面设置有N型欧姆接触区，其上设置有金属并沿金属前介质层延伸，且与源端金属连接。本发明的有益效果是，彻底解决电平位移电路中高端PMOS容易击穿的问题，适用于高压PMOS的SOI晶片。
Description
技术领域
本发明涉及SOI(Silicon On Insulator)技术，特别涉及高压PMOS(P-channel MetalOxide Semiconductor)槽隔离的SOI晶片。
背景技术
智能功率集成电路(SPIC)，在工业自动化、武器装备、航空航天、电力电子和其它高新技术产业有着极为广泛的应用，横向双扩散金属氧化物半导体器件作为SPIC的基础，必须具有导通电阻小，击穿电压高等特点才能满足功率集成度电路的性能及功耗要求。SOI技术以其寄生效应小、功耗低、集成密度高、抗辐照等卓越的性能受到了业界的广泛关注，因此基于SOI材料的高压横向双扩散金属氧化物半导体器件特别适用于功率半导体领域，且随着SOI材料制备技术的成熟，其成本优势将更加明显。传统采用体硅材料的高压集成电路都是采用PN结来实现高低压电路和高压器件之间的隔离，该方式虽然简单易行，但是泄漏电流大，只能通过增加隔离区面积来缓解闩锁效应，不利于提高集成度，SOI高压集成电路可以采用槽隔离的方式实现全介质隔离，所谓SOI深槽介质隔离即采用的挖槽、侧壁氧化、回填多晶、平坦化的方式来形成隔离岛，槽中的二氧化硅层可以承受很大的耐压并能实现完全的电气隔离，因此这种隔离结构占用面积小、具有极强的闩锁抑制能力和抗瞬时扰动的特性，高压厚栅氧的PMOS在电平位移电路有着广泛的应用，随着深槽隔离技术的发展，人们发现在高端PMOS的源端电源到隔离槽之间的N型外延层3容易击穿，为了缓解这一效应，可以增加PMOS源端到隔离槽的距离，但这就会使得芯片面积增大，削弱了SOI介质隔离的优势，因此人们试图采用如附图2所示的双槽结构来改善高压PMOS的击穿，但是由于双槽之间的N型外延层浮空，PMOS源端附近的硅层仍然需要承受电压降，因此双槽隔离对击穿的改善非常有限。如附图1，传统的高压PMOS单槽隔离的SOI晶片包括源极、漏极、衬底1、埋氧层2、N型外延层3、高压P型双扩散金属氧化物半导体管及一个隔离槽，高压P型双扩散金属氧化物半导体管包括高压P型阱7、P型缓冲区8、P型漏端欧姆接触区9、高压N型阱10、P型防断沟道区11、P型源端欧姆接触区12、N型源端欧姆接触区13、场氧化层14、多晶硅栅15、金属前介质16、源端金属17及漏端金属18，所述隔离槽包括两个氧化层4及多晶硅层5，所述衬底1设置在水平面上，埋氧层2设置在衬底1上，埋氧层2上方设置N型外延层3，N型外延层3上设置有高压P型双扩散金属氧化物半导体管，其中，高压N型阱10设置在N型外延层3上表面靠近源极位置，P型源端欧姆接触区12及N型源端欧姆接触区13并列并设置在高压N型阱10上表面，N型源端欧姆接触区13到漏极的距离大于P型源端欧姆接触区12到漏极的距离，P型源端欧姆接触区12及N型源端欧姆接触区13上设置有源端金属17，并延伸至金属前介质层16上表面构成源场板，高压P型阱7设置在N型外延层3上表面靠近漏极位置，高压P型阱7靠近漏极的上表面设置有P型缓冲区8，P型缓冲区8靠近漏极的上表面设置有P型漏端欧姆接触区9，P型漏端欧姆接触区9上设置有漏端金属18，并延伸至金属前介质层16上表面构成漏场板，在P型原端欧姆接触区12、N型源端欧姆接触区13及P型漏端欧姆接触区9以外区域(即所有的欧姆接触区以外区域)上表面设置有场氧化层14，在场氧化层14的上表面设置有多晶硅栅15，其上设置金属前介质层16，所述隔离槽的多晶硅层5设置在N型外延层3中源极位置外延的场氧化层14与埋氧层2之间，多晶硅层5靠近源极的一面设置有一个氧化层4，远离源极的一面设置有另一个氧化层4，其中，衬底1可以为P型衬底也可以为N型衬底，而现有的高压PMOS双槽隔离的SOI晶片如图2，其结构与高压PMOS单槽隔离的SOI晶片相似，仅在以前的隔离槽外延再增加一个隔离槽。
发明内容
本发明的目的是克服目前高压PMOS双槽隔离的SOI晶片由于双槽之间的N型外延层浮空，PMOS源端附近的硅层仍然需要承受电压降导致易被击穿的缺点，提供一种高压PMOS双槽隔离的SOI晶片。
本发明解决其技术问题，采用的技术方案是，高压PMOS双槽隔离的SOI晶片，包括源端金属、金属前介质、N型外延层及两个隔离槽，其特征在于，还包括N型欧姆接触区及金属，所述两个隔离槽之间的N型外延层上表面设置有N型欧姆接触区，其上设置有金属并沿金属前介质层延伸，且与源端金属连接。
具体的，所述隔离槽的槽宽为1um。
本发明的有益效果是，通过上述高压PMOS双槽隔离的SOI晶片，由于其在双槽之间的N型外延层与高压PMOS的源端金属短接，这样高压PMOS到第一个隔离槽之间不再存在电压降，因此击穿电压不再受到隔离槽的影响，彻底解决电平位移电路中高端PMOS容易击穿的问题。此外双槽之间的N型外延层与高压PMOS的源端金属短接可以有效的屏蔽槽外电压扰动对槽内PMOS的影响，增强了电路的可靠性。
附图说明
图1为传统的高压PMOS单槽隔离的SOI晶片剖视图；
图2为传统的高压PMOS双槽隔离的SOI晶片剖视图；
图3为本实施例的高压PMOS双槽隔离的SOI晶片剖视图；
其中，1为衬底，2为埋氧层，3为N型外延层，4为氧化层，5为多晶硅层，6为金属，7为高压P型阱，8为P型缓冲区，9为P型漏端欧姆接触区，10为高压N型阱，11为P型防断沟道区，12为P型源端欧姆接触区，13为N型源端欧姆接触区，14为场氧化层，15为多晶硅栅，16为金属前介质，17为源端金属，18为漏端金属，20为N型欧姆接触区。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
本发明所述的高压PMOS双槽隔离的SOI晶片，其两个隔离槽之间的N型外延层3上表面设置有N型欧姆接触区19，其上设置有金属6并沿金属前介质层16延伸，且与源端金属17连接，由于其在双槽之间的N型外延层3与高压PMOS的源端金属17短接，这样高压PMOS到第一个隔离槽之间不再存在电压降，因此击穿电压不再受到槽的影响，彻底解决电平位移电路中高端PMOS容易击穿的问题。
实施例
本例的高压PMOS双槽隔离的SOI晶片剖视图如图3。
该高压PMOS双槽隔离的SOI晶片的两个隔离槽之间的N型外延层3上表面设置有N型欧姆接触区20，其上设置有金属6并沿金属前介质层16延伸，且与源端金属17连接，每个隔离槽由一个多晶硅层5及两个氧化层4组成。
由于本例采用双槽加屏蔽电位的方式来解决电平位移中高端PMOS容易击穿的问题，而单槽结构中隔离槽的辅助耗尽效应容易导致PMOS沟道区发生体效应，PMOS源端与隔离槽之间的N型外延层3通常会出现较大的电场强度，导致器件击穿，因此可以通过增大PMOS源端到隔离槽之间的距离来改善击穿，对于越高电压的应用该距离越大，而本例中虽然采用了双槽，但是每个隔离槽的槽宽可以为1um左右，因此隔离槽的槽宽很小，且针对更高的电源电压也不再需要增大面积，因此相对于单槽结构占用的面积更小，且相比传统单槽结构能够承受更高的电压，提高单槽结构的耐压只能通过增厚槽侧壁氧化层的厚度来实现，这样将导致工艺热过程的变化，本例可以在不改变工艺条件的情况下使得芯片能够在更高的电源电压下工作，本例通过将双槽之间的N型外延层3与高压PMOS的源端金属17短接，这样高压PMOS到第一个隔离槽之间不再存在电压降，因此击穿电压不再受到隔离槽的影响，彻底解决电平位移电路中高端PMOS容易击穿的问题。此外双槽之间的N型外延层3与高压PMOS的源端金属17短接可以有效的屏蔽槽外电压扰动对槽内PMOS的影响，增强了电路的可靠性。
Claims (2)
1.高压PMOS双槽隔离的SOI晶片，包括源端金属、金属前介质、N型外延层及两个隔离槽，其特征在于，还包括N型欧姆接触区及金属，所述两个隔离槽之间的N型外延层上表面设置有N型欧姆接触区，其上设置有金属，所述金属沿金属前介质层延伸，且与源端金属连接。
2.根据权利要求1所述高压PMOS双槽隔离的SOI晶片，其特征在于，所述隔离槽的槽宽为1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110124853 CN102201448B (zh) | 2011-05-16 | 2011-05-16 | 高压pmos双槽隔离的soi晶片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110124853 CN102201448B (zh) | 2011-05-16 | 2011-05-16 | 高压pmos双槽隔离的soi晶片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102201448A CN102201448A (zh) | 2011-09-28 |
| CN102201448B true CN102201448B (zh) | 2013-01-30 |
Family
ID=44661985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110124853 Active CN102201448B (zh) | 2011-05-16 | 2011-05-16 | 高压pmos双槽隔离的soi晶片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102201448B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593181B (zh) * | 2012-03-28 | 2014-12-10 | 杭州士兰微电子股份有限公司 | 基于soi衬底的高压金属氧化物半导体管及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278156B1 (en) * | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
| CN101510551A (zh) * | 2009-03-30 | 2009-08-19 | 电子科技大学 | 等离子平板显示器驱动芯片用高压器件 |
| CN101587901A (zh) * | 2009-06-19 | 2009-11-25 | 东南大学 | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 |
| CN101964344A (zh) * | 2009-06-19 | 2011-02-02 | 东南大学 | 基于绝缘体上硅平板显示器驱动芯片及其制备方法 |
-
2011
- 2011-05-16 CN CN 201110124853 patent/CN102201448B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278156B1 (en) * | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
| CN101510551A (zh) * | 2009-03-30 | 2009-08-19 | 电子科技大学 | 等离子平板显示器驱动芯片用高压器件 |
| CN101587901A (zh) * | 2009-06-19 | 2009-11-25 | 东南大学 | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 |
| CN101964344A (zh) * | 2009-06-19 | 2011-02-02 | 东南大学 | 基于绝缘体上硅平板显示器驱动芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102201448A (zh) | 2011-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN103050540A (zh) | 使用高介电常数槽结构的低比导通电阻的横向功率器件 | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN107658340A (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN105895696A (zh) | 功率集成器件、包括其的电子设备以及包括其的电子系统 | |
| CN107658214A (zh) | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 | |
| TW201616602A (zh) | 半導體元件及其操作方法以及抑制漏電的結構 | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN102201448B (zh) | 高压pmos双槽隔离的soi晶片 | |
| CN102214682A (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN208045509U (zh) | 低漏电流深沟槽功率mos器件 | |
| CN102569404B (zh) | 低导通电阻的横向扩散mos半导体器件 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| CN107482062A (zh) | 一种低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN103151386A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN207217548U (zh) | 具有局部p型帽层的晶体管器件 | |
| CN102208449A (zh) | 一种soi体接触mos晶体管及其形成方法 | |
| CN102157434B (zh) | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 | |
| CN208045505U (zh) | 低漏电流深沟槽功率mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |