CN102709178B - 一种形成双应力层氮化硅薄膜的方法 - Google Patents
一种形成双应力层氮化硅薄膜的方法 Download PDFInfo
- Publication number
- CN102709178B CN102709178B CN201210158843.5A CN201210158843A CN102709178B CN 102709178 B CN102709178 B CN 102709178B CN 201210158843 A CN201210158843 A CN 201210158843A CN 102709178 B CN102709178 B CN 102709178B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride layer
- nitride film
- stressed layers
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种形成双应力层氮化硅薄膜的方法，其中，包括下列步骤：提供一种具有NMOS晶体管和PMOS晶体管的半导体衬底；在所述半导体衬底上沉积一层第一氮化硅层；在所述第一氮化硅层的表面沉积一层第二氮化硅层，所述第二氮化硅层为掺杂有杂质元素的氮化硅层，所述第一氮化硅层和所述第二氮化硅层组成高拉应力的氮化硅薄膜；蚀刻所述PMOS晶体管表面，去除所述PMOS管表面的第一氮化硅层和第二氮化硅层；对所述半导体衬底进行快速热退火工艺；对所述NMOS晶体管进行刻蚀，去除NMOS晶体管表面的第一氮化硅层和第二氮化硅层。本发明的目的是提供一种形成双应力层氮化硅薄膜的方法。该方法，优化了工艺，减小成本，同时能够改善器件性能。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种形成双应力层氮化硅薄膜的方法。
背景技术
随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。一种常用的方法就是应力记忆技术（Stress Memorization
Technique， SMT）。实施该技术的常用方法是在NMOS上覆盖一层具有较高拉应力的氮化硅薄膜，随后对其进行快速热退火工艺（RTA）,使应力“记忆”于NMOS的沟道中，从而提高NMOS的载流子迁移率。
由于高拉应力氮化硅薄膜对PMOS的载流子迁移率有一定的阻碍作用，一般需要将覆盖于PMOS表面的高拉应力氮化硅薄膜去除，而为了能够去除的彻底，通常需要在沉积高拉应力氮化硅薄膜之前，预先沉积一层二氧化硅缓冲层。该层薄膜一般采用PECVD方法沉积，具有一定的压应力，范围在100－300MPa之间。虽然该二氧化硅缓冲层厚度较薄，应力也较低，但是由于其离栅极最近，对于应力记忆的效果也会产生一定的负面影响。
因此，需要对该方法进行改善，尽可能的去除这该层薄膜对NMOS不利的影响。
发明内容
针对上述存在的问题，本发明的目的是提供一种形成双应力层氮化硅薄膜的方法。该方法，优化了工艺，减小成本，同时能够改善器件性能。
本发明的目的是通过下述技术方案实现的：
一种形成双应力层氮化硅薄膜的方法，其中，包括下列步骤：
提供一种具有NMOS晶体管和PMOS晶体管的半导体衬底；
在所述半导体衬底上沉积一层第一氮化硅层；
在所述第一氮化硅层的表面沉积一层第二氮化硅层，所述第二氮化硅层为掺杂有杂质元素的氮化硅层，所述第一氮化硅层和所述第二氮化硅层组成高拉应力的氮化硅薄膜；
蚀刻所述PMOS晶体管表面，去除所述PMOS管表面的第一氮化硅层和第二氮化硅层；
对所述半导体衬底进行快速热退火工艺；
对所述NMOS晶体管进行刻蚀，去除NMOS晶体管表面的第一氮化硅层和第二氮化硅层。
上述的形成双应力层氮化硅薄膜的方法，其中，所述氮化硅薄膜的厚度为100-800 Å。
上述的形成双应力层氮化硅薄膜的方法，其中，所述氮化硅薄膜的应力范围为500-2000MPa。
上述的形成双应力层氮化硅薄膜的方法，其中，所述第二氮化硅层的厚度为10-100 Å。
上述的形成双应力层氮化硅薄膜的方法，其中，所述第二氮化硅层中的掺杂的杂质元素为F元素、B元素或P元素。
与已有技术相比，本发明的有益效果在于：
将高拉应力氮化硅薄膜的沉积分为两部分，其中第二部分在沉积过程中掺入一定的杂质，具有掺杂层的高应力氮化硅层可以替代二氧化硅缓冲层，从而不需要额外的沉积步骤，优化了工艺，减小成本，同时能够改善器件性能。
附图说明
图1a-图1f是本发明的一种形成双应力层氮化硅薄膜的方法的工艺步骤分解状态示意图。
图2是本发明的一种形成双应力层氮化硅薄膜的方法流程示意图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
本发明的一种形成双应力层氮化硅薄膜的方法，如图2所示，具体包括以下步骤：
S1：提供一种具有NMOS晶体管11和PMOS晶体管12的半导体衬底1,完成效果如图1a所示；
S2：在半导体衬底1上沉积一层第一氮化硅层2，完成效果如图1b所示；
S3：在第一氮化硅层2的表面沉积一层第二氮化硅层3，完成效果如图1c所示，其中，该第二氮化硅层3为掺杂有杂质元素的氮化硅层，该第一氮化硅层2和第二氮化硅层3组成高拉应力的氮化硅薄膜4，完成效果如图1c所示。
实施中，第二氮化硅层3可以是掺杂有F元素、B元素或P元素的氮化硅层。该第二氮化硅层3的厚度10-100
Å。
另外，由第一氮化硅层2和第二氮化层3形成的高拉应力的氮化硅薄膜4的厚度为100-800
Å，其拉应力范围为500-2000MPa。
S4：在半导体衬底1的表面涂覆一层光刻胶5，蚀刻PMOS晶体管12表面，去除PMOS管12表面的第一氮化硅层2和第二氮化硅层3，完成后效果如图1d所示；
S5：参看图1e所示，去除残留在NMOS晶体管表面的光刻胶5，并对所述半导体衬底1进行快速热退火处理工艺6。在该步骤中，通过热退火处理工艺，在NMOS晶体管2中产生拉应力记忆效果，提高了电子迁移率。
S6: 在NMOS晶体管12表面进行刻蚀工艺，去除NMOS晶体管12表面的第一氮化硅层2和第二氮化硅层3，形成如图1f所示的结构。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
Claims (5)
1.一种形成双应力层氮化硅薄膜的方法，其特征在于，包括下列步骤：
提供一种具有NMOS晶体管和PMOS晶体管的半导体衬底；
在所述半导体衬底上沉积一层第一氮化硅层；
在所述第一氮化硅层的表面沉积一层第二氮化硅层，所述第二氮化硅层为掺杂有杂质元素的氮化硅层，所述第一氮化硅层和所述第二氮化硅层组成高拉应力的氮化硅薄膜；
蚀刻所述PMOS晶体管表面，去除所述PMOS管表面的第一氮化硅层和第二氮化硅层；
对所述半导体衬底进行快速热退火工艺；
对所述NMOS晶体管进行刻蚀，去除NMOS晶体管表面的第一氮化硅层和第二氮化硅层。
2.如权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述氮化硅薄膜的厚度为
3.如权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述氮化硅薄膜的应力范围为500-2000MPa。
4.如权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述第二氮化硅层的厚度为
5.如权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述第二氮化硅层中的掺杂的杂质元素为F元素、B元素或P元素。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158843.5A CN102709178B (zh) | 2012-05-22 | 2012-05-22 | 一种形成双应力层氮化硅薄膜的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158843.5A CN102709178B (zh) | 2012-05-22 | 2012-05-22 | 一种形成双应力层氮化硅薄膜的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102709178A CN102709178A (zh) | 2012-10-03 |
| CN102709178B true CN102709178B (zh) | 2015-08-19 |
Family
ID=46901849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210158843.5A Active CN102709178B (zh) | 2012-05-22 | 2012-05-22 | 一种形成双应力层氮化硅薄膜的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102709178B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107749394B (zh) * | 2017-10-17 | 2020-03-31 | 中国科学院微电子研究所 | 一种氮化硅薄膜制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN102054776A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 应力记忆作用半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093128B2 (en) * | 2007-05-25 | 2012-01-10 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
| US7834399B2 (en) * | 2007-06-05 | 2010-11-16 | International Business Machines Corporation | Dual stress memorization technique for CMOS application |
-
2012
- 2012-05-22 CN CN201210158843.5A patent/CN102709178B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN102054776A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 应力记忆作用半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102709178A (zh) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401302B2 (en) | FinFET fin bending reduction | |
| CN103187418B (zh) | 一种CMOS FinFET器件及其形成方法 | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| CN102709178B (zh) | 一种形成双应力层氮化硅薄膜的方法 | |
| CN104078478A (zh) | 背照式cmos影像传感器及其制造方法 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| CN103545257A (zh) | Cmos晶体管的制作方法 | |
| US8569137B1 (en) | Method of improving PMOS performance in a contact etch stop layer process | |
| CN102347237B (zh) | 用于制造包含应力层的半导体器件结构的方法 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| US20140131768A1 (en) | Bridge structure | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
| US20100123173A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN102623334B (zh) | 一种形成双应力层氮化硅薄膜的方法 | |
| US10090170B2 (en) | Semiconductor fabrication method including non-uniform cover layer | |
| US10644161B2 (en) | LTPS-based CMOS component and method for manufacturing the same | |
| US9064888B2 (en) | Forming tunneling field-effect transistor with stacking fault and resulting device | |
| CN102610512B (zh) | 一种形成前金属介电质层的方法 | |
| US20150076622A1 (en) | Reducing gate expansion after source and drain implant in gate last process | |
| JP2011181741A (ja) | 薄膜トランジスタ及びその製造方法、並びに表示装置 | |
| CN102623330B (zh) | 一种形成前金属介电质层的方法 | |
| US20150255563A1 (en) | Method for manufacturing a semiconductor device having multi-layer hard mask | |
| CN104022081A (zh) | 一种半导体器件的制造方法 | |
| CN102623409B (zh) | 一种形成双应力层氮化硅薄膜的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |