KR100746622B1 - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100746622B1 KR100746622B1 KR1020060059902A KR20060059902A KR100746622B1 KR 100746622 B1 KR100746622 B1 KR 100746622B1 KR 1020060059902 A KR1020060059902 A KR 1020060059902A KR 20060059902 A KR20060059902 A KR 20060059902A KR 100746622 B1 KR100746622 B1 KR 100746622B1
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen
- region
- mos transistor
- manufacturing
- dopant
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 59
- 239000001257 hydrogen Substances 0.000 claims abstract description 56
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims description 43
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 7
- 230000004913 activation Effects 0.000 description 7
- 125000001475 halogen functional group Chemical group 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
본 발명의 모스 트랜지스터 제조방법은, 반도체기판의 상부 일정 영역에 채널영역에 의해 상호 이격되는 제1 도전형의 소스영역 및 드레인영역을 형성하는 단계와, 채널영역 위에 게이트스택을 형성하는 단계와, 그리고 소스영역 및 드레인영역 접합부에 수소를 주입하여 접합부의 특정영역 내의 제1 도전형의 도펀트를 중성화시키는 단계를 포함한다.
숏채널효과, 수소 주입(hydrogen implant), 액티베이션 도펀트 농도
Description
도 1은 본 발명의 일 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위하여 나타내 보인 단면도이다.
도 2 내지 도 5는 본 발명에 따른 모스 트랜지스터 제조방법에 의해 만들어진 모스 트랜지스터의 접합부 도펀트 농도변화를 설명하기 위하여 나타내 보인 그래프들이다.
도 6 및 도 7은 본 발명에 따른 모스 트랜지스터의 제조방법을 적용한 경우의 접합부 도펀트 농도변화를 할로 이온주입방법을 적용한 경우의 접합부 도펀트 농도변화를 비교하기 위하여 나타내 보인 그래프들이다.
도 8은 본 발명의 다른 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위하여 나타내 보인 도면이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 모스(MOS; Metal Oxide Semiconductor) 트랜지스터의 제조방법에 관한 것이다.
최근 반도체소자의 집적도가 증가하면서 반도체소자를 구성하는 모스 트랜지 스터의 유효채널길이도 급격하게 짧아지고 있다. 모스 트랜지스터의 유효채널길이가 짧아짐에 따라 숏채널효과(short channel effect)에 의한 여러 가지 문제점들이 대두되고 있다. 이에 따라 소자의 집적도를 증가시키지 않고 유효채널길이를 증대시키는 기술들, 예컨대 리세스채널(recessd channel) 기술 등이 제안되고 있으나, 필요한 유효채널길이를 확보하면서 소자의 집적도를 증대시키는데는 한계가 있다.
특히 디램(DRAM; Dynamic Random Access) 소자와 같은 반도체 메모리소자의 경우, 디램을 구성하는 모스 트랜지스터의 소스영역과 드레인영역의 도펀트 농도 증가로 인해 인가되는 전계의 세기는 점점 커지고 있다. 이에 따라 소스영역과 드레인영역의 디플리션영역이 서로 붙어버리는 펀치스루(punchthrough) 현상을 야기하는 전압레벨이 낮아져서 디램 소자의 동작이 제대로 이루어지지 않는 현상이 발생한다. 또한 증가된 전계로 인하여 핫 캐리어(hot carrier)가 발생되고, 이 핫 캐리어에 의해 소자의 전기적인 특성들이 열화(degration)되고 누설전류를 유발하여 리프레시(refresh) 특성이 저하되는 현상도 발생된다.
이와 같은 현상들을 억제하기 위하여, 종래에는 할로 이온주입(halo implant)을 수행하였다. 즉 고농도의 제1 도전형, 예컨대 p+형으로 도핑된 소스영역 및 드레인영역에 제2 도전형, 즉 n형의 도펀트를 카운터 도핑(counter doping)하여 소스영역과 드레인영역의 도펀트 농도를 감소시킴으로써, 여기에 인가되는 전계의 세기를 감소시킬 수 있었다.
그러나 카운터 도핑을 이용한 할로 이온주입은 소스영역 및 드레인영역의 도펀트 농도감소를 야기하여 결과적으로는 구동전류특성을 열화시킬 수 있다. 또한 현재의 이온주입기술로는 국부적인 농도조절에 의한 특정 깊이에서의 전계감소가 어려운 것으로 알려져 있다. 이에 따라 할로 이온주입에 의해 소스영역 및 드레인영역의 접합부의 전체적인 농도가 감소되고, 이는 결과적으로 전계감소의 효과를 발생시키지만 그 밖의 원치않는 소자특성열화를 야기시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 소스영역 및 드레인영역 접합부의 특정 영역에서만 도펀트의 농도가 감소되도록 하는 모스 트랜지스터의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 모스 트랜지스터의 제조방법은, 반도체기판의 상부 일정 영역에 채널영역에 의해 상호 이격되는 제1 도전형의 소스영역 및 드레인영역을 형성하는 단계; 상기 채널영역 위에 게이트스택을 형성하는 단계; 및 상기 소스영역 및 드레인영역 접합부에 수소를 주입하여 상기 접합부의 특정영역 내의 제1 도전형의 도펀트를 중성화시키는 단계를 포함한다.
상기 수소의 공급은 주입(implant) 방법을 사용하여 수행할 수 있다.
이 경우, 상기 수소 주입 방법을 사용한 수소 공급시 주입 에너지를 조절하여 상기 접합부 특정영역이 조절되도록 하는 것이 바람직하다.
또한 상기 수소 주입 방법을 사용한 수소 공급시 수소의 도즈를 조절하여 상기 접합부에서 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 것이 바람직하다.
상기 수소의 공급은 퍼니스 내에서의 수소 어닐링 방법을 사용하여 수행할 수도 있다.
이 경우, 상기 퍼니스 내에서의 수소 어닐링 방법을 사용한 수소 공급시 상기 퍼니스 내의 온도 및 수소 가스의 공급 유량을 조절하여 상기 접합부의 특정영역 및 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 것이 바람직하다.
상기 수소의 공급은 급속열처리를 이용한 수소 어닐링 방법을 사용하여 수행할 수도 있다.
이 경우, 상기 급속열처리를 이용한 수소 어닐링 방법을 사용한 수소 공급시 급속열처리 온도 및 수소 가스의 공급 유량을 조절하여 상기 접합부의 특정영역 및 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 것이 바람직하다.
상기 제1 도전형의 도펀트는 B 이온 또는 BF2 이온일 수 있다.
본 발명에 있어서, 상기 채널영역, 소스영역 및 드레인영역을 둘러싸는 제2 도전형의 웰영역을 형성하는 단계를 더 포함할 수 있다.
이하 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위하여 나타내 보인 단면도이다. 그리고 도 2 내지 도 5는 본 발명에 따른 모스 트랜지스터 제조방법에 의해 만들어진 모스 트랜지스터의 접합부 도펀트 농도변화를 설명하기 위하여 나타내 보인 그래프들이다.
먼저 도 1을 참조하면, 실리콘기판과 같은 반도체기판(100) 위에 게이트절연막패턴(130), 게이트도전막패턴(140) 및 게이트하드마스크막패턴(150)이 순차적으로 적층되는 게이트스택을 형성한다. 그리고 이 게이트스택 측벽에 게이트스페이서막(160)을 형성한다. 다음에 통상의 이온주입방법을 사용하여 반도체기판(100)의 노출부분에 불순물이온을 주입하여 소스영역(121) 및 드레인영역(122)을 형성한다. 소스영역(121) 및 드레인영역(122) 사이는 채널영역(110)이다. 비록 도면에 나타내지는 않았지만, 엘디디(LDD ; Lightly Doped Drain) 구조의 접합을 형성하기 위하여, 게이트스페이서막(160)을 형성하기 전에 상대적으로 낮은 농도의 불순물 이온주입을 수행하여 소스/드레인 연장영역(source/drain extension region)(미도시)을 형성할 수도 있다. 또한 게이트스택을 형성하기 전에 반도체기판(100)의 상부 영역에 소스영역(121) 및 드레인영역(122)과 반대 도전형의 웰영역을 형성할 수도 있다.
다음에 도면에서 화살표(170)로 나타낸 바와 같이, 수소 주입(implant)을 수행하여 소스영역(121)과 채널영역(110)의 경계인 소스접합과, 드레인영역(122)과 채널영역(110)의 경계인 드레인접합 중에서 특정 영역의 도펀트(dopant) 농도를 감소시킨다. p채널형 모스 트랜지스터인 경우, 소스영역(121) 및 드레인영역(122) 내에는 고농도의 B 이온 또는 BF2 이온이 주입되어 있다. 따라서 수소 주입을 수행하게 되면, 주입된 수소가 소스접합과 드레인접합의 특정 영역에서 B 이온 또는 BF2 이온를 중성화(neutralization)시키고, 그 결과 특정 영역에서의 B 이온 또는 BF2 이온의 농도는 감소된다.
보다 구체적으로 설명하면, 도 2에 나타낸 바와 같이, B 이온을 주입하여 고농도의 소스영역(121) 및 드레인영역(122)을 형성한 후의 도펀트 농도분포를 보면, 표면 부근, 즉 그래프 가로축의 왼쪽 끝 부분에서 농도가 가장 높고, 접합 깊이가 깊어질수록 즉 그래프 가로축의 오른쪽으로 갈수록 농도는 점점 감소된다(참조부호 "200"으로 나타낸 선 참조). 이어서 도 3에 나타낸 바와 같이, 수소 주입을 특정 깊이, 예컨대 표면으로부터 대략 400Å 깊이를 타겟(target)으로 하여 수행하게 되면, 대략 400Å 깊이에서 수소 농도가 가장 높고, 그 깊이의 위쪽 및 아래쪽으로 갈수록 점점 수소 농도는 감소된다. 이와 같이 주입된 수소는 B 이온을 중성화시키고, 그 결과 도 4에 나타낸 바와 같이, 깊이가 대략 400Å 부근의 특정 영역(도면에서 "A"로 나타낸 부분 참조)에서 B 이온이 중성화되어 B 이온의 농도가 낮아지게 된다. 이때 다른 영역에서의 B 이온의 농도는 별다른 변화를 나타내지 않는다. 도 2 내지 도 4는 SIMS(Secondary Ion Mass Spectroscopy) 측정결과를 나타낸 그래프인 반면, SRP(Spreading Resistance Profiling) 결과를 나타낸 도 5를 보면, 수소 주입이 이루어진 대략 400Å 깊이에서 액티베이션(activation)된 도펀트 농도는 감소되는 것을 알 수 있다(도면에서 "B"로 나타낸 부분 참조). 이와 같이 수소 주입에 의해 특정 영역에서의 도펀트 농도를 감소시킴으로써, 다른 영역에서의 도펀트 농도에 영향을 거의 주지 않으면서, 즉 소자의 전류구동능력의 저하를 최소화시키면서 숏채널효과를 억제하는 효과를 나타낼 수 있다. 또한 특정 영역에서의 도펀트 농도를 감소시킴으로써, 특정 영역에서의 펀치스루 마진을 개선할 수 있고 누설전 류 특성도 개선할 수 있다.
도펀트 농도를 감소시키는 특정 영역은 여러 시뮬레이션을 통해 결정할 수 있으며, 특정 영역이 결정되면, 수소 주입시의 주입에너지를 조절함으로써 도펀트 농도가 저하되는 특정 영역을 조절할 수 있다. 또한 주입되는 수소 농도를 조절함으로써 중성화되는 도펀트 양도 조절할 수 있다. 일 예로서 접합부의 깊은 영역에서의 펀치스루 마진과 누설전류특성을 개선하고자 할 경우에는 접합부 하부에 수소 주입 타겟을 설정하여 접합부 하부에 있는 도펀트의 액티베이션 도펀트 농도를 감소시킨다. 마찬가지로 표면에서의 펀치스루 마진과 누설전류특성을 개선하고자 할 경우에는, 접합부 상부에 수소 주입 타겟을 설정하여 접합부 상부에 있는 도펀트의 액티베이션 도펀트 농도를 감소시킨다.
도 6 및 도 7은 본 발명에 따른 모스 트랜지스터의 제조방법을 적용한 경우의 접합부 도펀트 농도변화를 할로 이온주입방법을 적용한 경우의 접합부 도펀트 농도변화를 비교하기 위하여 나타내 보인 그래프들이다.
먼저 도 6은 종래의 할로 이온주입을 수행한 경우로서, 참조부호 "610"으로 나타낸 선은 소스영역/드레인영역에서의 제1 도전형의 도펀트 농도를 나타낸 선이고, 참조부호 "620"으로 나타낸 선은 할로 이온주입에 의해 주입된 제2 도전형의 도펀트 농도를 나타낸 선이다. 이 경우 도면에서 "C" 및 "D"로 나타낸 바와 같이, 전체 접합 깊이에 걸쳐서 제1 도전형의 도펀트 농도, 특히 액티베이션 도펀트 농도가 변화된다는 것을 알 수 있다.
다음에 도 7은 본 발명에 따른 수소 주입을 수행한 경우로서, 참조부호 "710"으로 나타낸 선은 소스영역/드레인영역(121/122)에서의 제1 도전형의 도펀트 농도를 나타낸 선이고, 참조부호 "720"으로 나타낸 선은 수소 주입에 의해 주입된 수소 농도를 나타낸 선이다. 이 경우 도면에서 "E"로 나타낸 바와 같이, 특정 영역, 즉 수소 주입이 이루어진 타겟 부근에서만 액티베이션 도펀트의 양이 변화되고, 나머지 다른 영역에서는 액티베이션 도펀트 농도가 거의 변화되지 않는다.
도 8은 본 발명의 다른 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위하여 나타내 보인 도면이다.
도 8을 참조하면, 본 실시예에 따른 모스 트랜지스터 제조방법은, 수소를 어닐링(annealing)을 사용하여 접합 부근에 공급한다는 점에서 주입(implant)을 이용한 앞선 실시예와 상이하다. 구체적으로 퍼니스(furnace)(810) 내에 반도체기판(100)을 로딩한다. 이때 반도체기판(100)은, 도 1을 참조하여 설명한 바와 같이, 게이트스택이 이미 형성되어 있으며, 소스영역(121) 및 드레인영역(122) 형성을 위한 이온주입이 이미 이루어져 있는 상태이다. 이 상태에서 또는 그 이전에, 도면에서 화살표(810)로 나타낸 바와 같이, 퍼니스(800) 내부에 수소를 공급하여 수소 분위기(hydrogen ambient)가 형성되도록 한다. 그리고 일정 온도 이상의 어닐링을 수행함으로써 수소가 소스영역/드레인영역 접합부의 특정영역에 공급되도록 한다. 어닐링은 통상의 열처리를 이용하여 수행할 수도 있고, 경우에 따라서는 급속열처리(RTP; Rapid Thermal Processing)를 이용하여 수행할 수도 있다. 어느 경우이던지 퍼니스(800) 내의 온도 및 수소의 공급 유량을 조절함으로써 소스영역/드레인영역 접합부의 특정영역 및 중성화되는 도펀트 양이 조절되도록 할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 모스 트랜지스터의 제조방법에 의하면, 주입 방법 또는 어닐링 방법을 통해 수소를 소스영역/드레인영역 특정 영역에 공급함으로써 다른 접합 영역에서의 액티베이션 도펀트 농도를 감소시키지 않고, 숏채널효과를 억제하는데 효과를 나타내는 특정 영역에서의 액티베이션 도펀트 농도를 감소시킬 수 있으며, 이에 따라 숏채널효과와, 그리고 특정 영역에서의 펀치스루 마진 및 누설전류 특성도 개선할 수 있다는 이점이 제공된다.
Claims (10)
- 반도체기판의 상부 일정 영역에 채널영역에 의해 상호 이격되는 제1 도전형의 소스영역 및 드레인영역을 형성하는 단계;상기 채널영역 위에 게이트스택을 형성하는 단계; 및상기 소스영역 및 드레인영역 접합부에 수소를 공급하여 상기 접합부의 특정영역 내의 제1 도전형의 도펀트를 중성화시키는 단계를 포함하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서,상기 수소의 공급은 주입(implant) 방법을 사용하여 수행하는 모스 트랜지스터의 제조방법.
- 제2항에 있어서,상기 수소 주입 방법을 사용한 수소 공급시 주입 에너지를 조절하여 상기 접합부 특정영역이 조절되도록 하는 모스 트랜지스터의 제조방법.
- 제2항에 있어서,상기 수소 주입 방법을 사용한 수소 공급시 수소의 도즈를 조절하여 상기 접합부에서 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 모스 트랜지스터 의 제조방법.
- 제1항에 있어서,상기 수소의 공급은 퍼니스 내에서의 수소 어닐링 방법을 사용하여 수행하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제5항에 있어서,상기 퍼니스 내에서의 수소 어닐링 방법을 사용한 수소 공급시 상기 퍼니스 내의 온도 및 수소 가스의 공급 유량을 조절하여 상기 접합부의 특정영역 및 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서,상기 수소의 공급은 급속열처리를 이용한 수소 어닐링 방법을 사용하여 수행하는 모스 트랜지스터의 제조방법.
- 제7항에 있어서,상기 급속열처리를 이용한 수소 어닐링 방법을 사용한 수소 공급시 급속열처리 온도 및 수소 가스의 공급 유량을 조절하여 상기 접합부의 특정영역 및 중성화되는 제1 도전형의 도펀트 양이 조절되도록 하는 스 트랜지스터의 제조방법.
- 제1항에 있어서,상기 제1 도전형의 도펀트는 B 이온 또는 BF2 이온인 모스 트랜지스터의 제조방법.
- 제1항에 있어서,상기 채널영역, 소스영역 및 드레인영역을 둘러싸는 제2 도전형의 웰영역을 형성하는 단계를 더 포함하는 모스 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059902A KR100746622B1 (ko) | 2006-06-29 | 2006-06-29 | 모스 트랜지스터 제조방법 |
| US11/646,992 US7538003B2 (en) | 2006-06-29 | 2006-12-28 | Method for fabricating MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059902A KR100746622B1 (ko) | 2006-06-29 | 2006-06-29 | 모스 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100746622B1 true KR100746622B1 (ko) | 2007-08-08 |
Family
ID=38602042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060059902A KR100746622B1 (ko) | 2006-06-29 | 2006-06-29 | 모스 트랜지스터 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7538003B2 (ko) |
| KR (1) | KR100746622B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8941112B2 (en) | 2010-12-28 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335560A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673722B1 (en) * | 1985-10-14 | 2004-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Microwave enhanced CVD system under magnetic field |
| EP0348757B1 (en) * | 1988-06-28 | 1995-01-04 | Mitsubishi Materials Silicon Corporation | Method for polishing a silicon wafer |
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| US6037230A (en) * | 1997-06-03 | 2000-03-14 | Texas Instruments Incorporated | Method to reduce diode capacitance of short-channel MOSFETS |
| US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| KR100477543B1 (ko) | 2002-07-26 | 2005-03-18 | 동부아남반도체 주식회사 | 단채널 트랜지스터 형성방법 |
| US6627502B1 (en) | 2002-10-24 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method for forming high concentration shallow junctions for short channel MOSFETs |
| US7306995B2 (en) * | 2003-12-17 | 2007-12-11 | Texas Instruments Incorporated | Reduced hydrogen sidewall spacer oxide |
| US6936518B2 (en) * | 2004-01-21 | 2005-08-30 | Intel Corporation | Creating shallow junction transistors |
| US20060043531A1 (en) * | 2004-08-27 | 2006-03-02 | Varian Semiconductor Equipment Associates, Inc. | Reduction of source and drain parasitic capacitance in CMOS devices |
| US7195985B2 (en) * | 2005-01-04 | 2007-03-27 | Intel Corporation | CMOS transistor junction regions formed by a CVD etching and deposition sequence |
-
2006
- 2006-06-29 KR KR1020060059902A patent/KR100746622B1/ko not_active IP Right Cessation
- 2006-12-28 US US11/646,992 patent/US7538003B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335560A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7538003B2 (en) | 2009-05-26 |
| US20080003756A1 (en) | 2008-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6682980B2 (en) | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant | |
| CN1885557B (zh) | 半导体元件及形成半导体元件的方法 | |
| US8053847B2 (en) | Method for fabricating metal-oxide semiconductor transistors | |
| US5536959A (en) | Self-aligned charge screen (SACS) field effect transistors and methods | |
| KR20070071111A (ko) | 리세스 게이트를 갖는 반도체 소자 및 그 제조방법 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| CN101593681B (zh) | 减小nmos器件栅极诱导漏极漏电流的方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| KR100899764B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100746622B1 (ko) | 모스 트랜지스터 제조방법 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN111463284B (zh) | N型fet及其制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| US20050142821A1 (en) | Methods of forming halo regions in NMOS transistors | |
| KR20120062367A (ko) | 반도체 소자의 제조방법 | |
| US7947559B2 (en) | Method of fabricating semiconductor device | |
| KR20080101346A (ko) | 반도체 소자의 제조 방법 | |
| KR100752179B1 (ko) | 모스 트랜지스터 제조 방법 | |
| CN108878526B (zh) | 半导体结构及其形成方法 | |
| CN107579000B (zh) | 半导体结构的形成方法 | |
| KR100561977B1 (ko) | 반도체 소자 제조 방법 | |
| CN113506741A (zh) | 一种改善pmos晶体管短沟道效应的方法 | |
| KR100552853B1 (ko) | ｎ채널형 모스 트랜지스터의 문턱 전압 조절을 위한불순물 주입 방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| CN102683185B (zh) | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |