CN103390587A - Cmos器件的制造方法 - Google Patents
Cmos器件的制造方法 Download PDFInfo
- Publication number
- CN103390587A CN103390587A CN2013103211438A CN201310321143A CN103390587A CN 103390587 A CN103390587 A CN 103390587A CN 2013103211438 A CN2013103211438 A CN 2013103211438A CN 201310321143 A CN201310321143 A CN 201310321143A CN 103390587 A CN103390587 A CN 103390587A
- Authority
- CN
- China
- Prior art keywords
- nmos
- core devices
- pmos
- output device
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种CMOS器件的制造方法，包括：提供一衬底，所述衬底的内部形成有P阱和N阱，所述衬底的表面形成有多晶硅栅极，通过第一掩模版对所述衬底执行NMOS核心器件的光刻，执行NMOS核心器件的LDD离子注入，通过第二掩模版对所述衬底执行PMOS核心器件和NMOS输入输出器件的光刻，执行PMOS核心器件和NMOS输入输出器件的LDD离子注入，执行NMOS核心器件和NMOS输入输出器件的N+源漏注入，执行PMOS核心器件和PMOS输入输出器件的P+源漏注入。在本发明提供的CMOS器件的制造方法中，同时进行PMOS核心器件和NMOS输入输出器件的光刻以及离子注入，简化工序而降低制造成本的同时提高了器件的性能和寿命。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种CMOS器件的制造方法。
背景技术
随着CMOS制造工艺的发展，MOSFET的最小栅长已经达到深亚微米，短沟道效应（short channel effect）和热载流子注入效应（hot carrier injection）对器件的影响更加显著。对于深亚微米CMOS器件而言，热载流子注入效应是影响器件可靠性的关键因素。这是因为器件尺寸变小了，而工作电压并没有减少很多，所以相应的电场强度增加了，导致电子的运动速率增加。当电子的能量足够高的时候，就会离开硅衬底，进入栅氧化层，进而改变器件的阈值电压。
热载流子注入效应会导致MOS特性的退化，并且缩短器件的寿命，评价热载流子注入效应影响器件寿命的参数是热载流子退化寿命（HCI）。热载流子注入效应影响的参数主要包括阈值电压（VT）、漏电流（Ioff）、饱和电流（Ids）。
通过离子注入技术把少量的杂质离子注入沟道区域形成得到轻掺杂漏区（low doped drain）结构能够很好地改善沟道电场分布，改善热载流子注入效应，因此被广泛采用。轻掺杂漏区（low doped drain）简称LDD。
在深亚微米CMOS的制造过程中，NMOS和PMOS都需要形成LDD结构。形成LDD结构的工艺过程如下：首先，利用第一掩模版进行NMOS核心器件的光刻，之后对NMOS核心器件进行离子注入；接着，利用第二掩模版进行PMOS核心器件的光刻，之后对PMOS核心器件进行离子注入；然后，利用第三掩模版进行NMOS输入输出器件的光刻，之后对NMOS输入输出器件进行离子注入；离子注入之后，在多晶硅栅极的两侧形成侧墙结构（Spacer）；形成侧墙结构之后，利用第四掩模版进行NMOS核心器件和NMOS输入输出器件的N+源漏光刻，之后对NMOS核心器件和NMOS输入输出器件执行离子注入；最后，利用第五掩模版进行PMOS核心器件和PMOS输入输出器件的P+源漏光刻，之后对PMOS核心器件和PMOS输入输出器件执行离子注入。
可见，在深亚微米CMOS的制造过程中，形成LDD结构一共需要5张掩模版，使用的掩模版数量非常多。众所周知，掩模版非常昂贵，掩模版的使用数量多意味着制造成本高。而且，为了改善热载流子注入效应，NMOS和PMOS都需要形成LDD结构，对于NMOS输入输出器件而言，热载流子注入效应尤其严重，为了得到较好寿命的器件，对NMOS器件进行LDD离子注入是必不可少的。如何降低深亚微米CMOS的制造成本已经成为本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种CMOS器件的制造方法，以解决现有的深亚微米CMOS制造过程中掩模版使用数量多，制造成本高的问题。
为解决上述技术问题，本发明提供一种CMOS器件的制造方法，所述CMOS器件的制造方法包括以下步骤：
提供一衬底，所述衬底的内部形成有P阱和N阱，所述衬底的表面形成有多晶硅栅极；
通过第一掩模版对所述衬底执行NMOS核心器件的光刻；
执行NMOS核心器件的LDD离子注入；
通过第二掩模版对所述衬底执行PMOS核心器件和NMOS输入输出器件的光刻；
执行PMOS核心器件和NMOS输入输出器件的LDD离子注入；
执行NMOS核心器件和NMOS输入输出器件的N+源漏注入；
执行PMOS核心器件和PMOS输入输出器件的P+源漏注入。
优选的，在所述的CMOS器件的制造方法中，在N+源漏注入之前，在PMOS核心器件和NMOS输入输出器件的LDD离子注入之后，还包括：通过第三掩模版对所述衬底执行NMOS核心器件和NMOS输入输出器件的N＋源漏光刻。
优选的，在所述的CMOS器件的制造方法中，在N+源漏光刻之前，在PMOS核心器件的LDD离子注入和NMOS输入输出器件的LDD离子注入之后，还包括：在所述多晶硅栅极的两侧形成侧墙。
优选的，在所述的CMOS器件的制造方法中，在P+源漏注入之前，在N+源漏注入之后，还包括：通过第四掩模版对所述衬底执行PMOS核心器件和PMOS输入输出器件的P+源漏光刻。
优选的，在所述的CMOS器件的制造方法中，所述PMOS核心器件和NMOS输入输出器件的LDD离子注入包括砷离子注入和氟化硼离子注入；
所述砷离子注入采用斜向环状注入工艺，所述氟化硼离子注入采用垂直注入工艺。
优选的，在所述的CMOS器件的制造方法中，所述N+源漏注入包括第一次磷离子注入、第二次磷离子注入和砷离子注入；
其中，所述第一次磷离子注入采用斜向环状注入工艺，所述第二次磷离子注入和砷离子注入采用垂直注入工艺。
优选的，在所述的CMOS器件的制造方法中，所述斜向环状注入工艺中离子注入的方向相对于所述衬底的表面是斜向的。
优选的，在所述的CMOS器件的制造方法中，所述斜向环状注入工艺中离子注入的方向与所述衬底的表面的夹角范围在10°到45°之间。
优选的，在所述的CMOS器件的制造方法中，所述斜向环状注入工艺中离子注入的方向与所述衬底的表面呈30°夹角。
优选的，在所述的CMOS器件的制造方法中，所述P+源漏注入的离子是硼离子，所述硼离子注入采用垂直注入工艺。
优选的，在所述的CMOS器件的制造方法中，所述垂直注入工艺中离子注入的方向相对于所述衬底的表面是垂直的。
优选的，在所述的CMOS器件的制造方法中，所述NMOS核心器件和PMOS核心器件是所述CMOS器件中工作电压最小的器件；
其中，所述NMOS核心器件的工作电压在1.0V到1.8V之间，所述PMOS核心器件的工作电压在-1.0V到-1.8V之间。
在本发明提供的CMOS器件的制造方法中，同时进行PMOS核心器件和NMOS输入输出器件的光刻以及离子注入，简化工序而降低制造成本的同时提高了器件的性能和寿命。
附图说明
图1是本发明实施例的CMOS器件的制造方法的流程图；
图2是本发明实施例的CMOS器件的制造方法中执行NMOS核心器件的轻掺杂漏区LDD离子注入的示意图；
图3是本发明实施例的CMOS器件的制造方法中第一次磷离子注入的示意图；
图4是为本发明实施例的CMOS器件的制造方法中N＋源漏注入后的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的CMOS器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例的CMOS器件的制造方法的流程图。如图1所示，所述CMOS器件的制造方法包括以下步骤：
S10：提供一衬底，所述衬底的内部形成有P阱和N阱，所述衬底的表面形成有多晶硅栅极；
S11：通过第一掩模版对所述衬底执行NMOS核心器件的光刻；
S12：执行NMOS核心器件的轻掺杂漏区LDD离子注入；
S13：通过第二掩模版对所述衬底执行PMOS核心器件和NMOS输入输出器件的光刻；
S14：执行PMOS核心器件和NMOS输入输出器件的轻掺杂漏区LDD离子注入；
S15：执行NMOS核心器件和NMOS输入输出器件的N+源漏注入；
S16：执行PMOS核心器件和PMOS输入输出器件的P+源漏注入。
具体的，请参考图2，其为本发明实施例的CMOS器件的制造方法中执行NMOS核心器件的离子注入的示意图。如图2所示，首先提供一衬底10，所述衬底10的内部形成有P阱和N阱，所述衬底10的上面形成有多晶硅栅极11。接着，通过第一掩模版对所述衬底10进行NMOS核心器件的光刻，所述第一掩模版的开口位置包括NMOS核心器件区域。核心器件的工作电压是最低的，所述NMOS核心器件的工作电压一般在1.0V到1.8V之间，例如，所述NMOS核心器件的工作电压为1.0V、1.2V、1.5V或1.8V。
完成NMOS核心器件的光刻之后，执行NMOS核心器件的轻掺杂漏区LDD离子注入，轻掺杂漏区LDD离子注入包括第一次硼离子注入和第一次砷离子注入，其中，第一次硼离子注入采用斜向环状注入工艺，斜向环状注入工艺中离子注入的方向相对于所述衬底10的表面是斜向的。所述硼离子注入的方向相对于所述衬底10的表面的夹角范围一般在10°到45°之间。所述第一次砷离子注入采用垂直注入工艺，如图2所示，第一次砷离子注入的方向相对于所述衬底10的表面是垂直的。
然后，通过第二掩模版对所述衬底10进行PMOS核心器件和NMOS输入输出器件的光刻，PMOS核心器件的光刻和NMOS输入输出器件的光刻是同时进行的。所述第二掩模版的开口位置包括PMOS核心器件区域和NMOS输入输出器件区域。所述PMOS核心器件的工作电压一般在-1.0V到-1.8V之间，例如，所述PMOS核心器件的工作电压为-1.0V、-1.2V、-1.5V或-1.8V。NMOS输入输出器件的工作电压可以是3.3V、5V或者更高。可见，PMOS核心器件的光刻与NMOS输入输出器件的光刻共用一张掩模版。
接着，执行PMOS核心器件和NMOS输入输出器件的轻掺杂漏区LDD离子注入。PMOS核心器件的轻掺杂漏区LDD离子注入和NMOS输入输出器件的轻掺杂漏区LDD离子注入是同时进行的，注入的离子是砷离子和氟化硼离子。可见，PMOS核心器件的和NMOS输入输出器件的LDD离子注入包括第二次砷离子注入和氟化硼离子注入，所述第二次砷离子注入采用斜向环状注入工艺，所述氟化硼离子注入采用垂直注入工艺。其中，所述砷离子注入的方向相对于所述衬底10的表面是斜向的。所述第二次砷离子注入的方向相对于所述衬底10的表面的夹角范围一般在10°到45°之间，优选的，第二次砷离子注入的方向相对于所述衬底10的表面呈30°夹角。所述氟化硼离子相对于所述衬底10的表面是垂直的。
砷离子注入之后，通过炉管垫积和蚀刻的方式在多晶硅栅极11的两侧形成L型的侧墙12。
形成侧墙12之后，通过第三掩模版对所述衬底10执行NMOS核心器件和NMOS输入输出器件的N＋源漏光刻，所述第三掩模版的开口位置包括NMOS核心器件区域和NMOS输入输出器件区域。N＋源漏光刻完成后，执行NMOS核心器件和NMOS输入输出器件的N+源漏注入，NMOS核心器件的N+源漏注入和NMOS输入输出器件的N+源漏注入是同时进行的，N+源漏注入包括第一次磷离子注入、第二次磷离子注入和第三次砷离子注入，其中，第一次磷离子注入采用斜向环状注入工艺，第二次磷离子注入和第三次砷离子注入采用垂直注入工艺。
请参考图3，其为本发明实施例的方法NMOS器件的制造方法中第一次磷离子注入的示意图。如图3所示，第一次磷离子注入的方向相对衬底10的表面是斜向的，所述第一次磷离子注入的方向相对于所述衬底10的表面的夹角范围一般在10°到45°之间，优选的，第一次磷离子注入的方向相对于所述衬底10的表面呈30°夹角。第一次磷离子注入之后，采用垂直注入工艺注入大剂量的磷离子和砷离子，即第二次磷离子和第三次砷离子注入的方向相对于所述衬底10的表面是垂直的，形成N＋源漏13后的器件结构请参考图4。
最后，通过第四掩模版对所述衬底10执行PMOS核心器件和PMOS输入输出器件的P＋源漏光刻，所述第四掩模版的开口位置包括PMOS核心器件区域和PMOS输入输出器件区域。所述PMOS输入输出器件的工作电压和所述NMOS输入输出器件的工作电压相同，可以是-3.3V、-5V或者更高。P＋源漏光刻完成后，执行PMOS核心器件和PMOS输入输出器件的P+源漏注入。PMOS核心器件的P+源漏注入和PMOS输入输出器件的P+源漏注入是同时进行的，P+源漏注入的是大剂量的硼离子，第二次硼离子注入采用的是垂直注入工艺，第二次硼离子注入的方向相对于所述衬底10的表面是垂直的。
本发明实施例提供的CMOS器件的制造方法中，PMOS核心器件的光刻和NMOS输入输出器件的光刻共用一张掩模版，而且利用PMOS核心器件LDD工艺中的斜向环状砷离子注入和N+漏源注入中的第一道斜向环状磷离子注入，使得NMOS输入输出器件很好的形成了渐变型轻掺杂漏源区。
采用本发明实施例提供的CMOS器件的制造方法制成的深亚微米CMOS器件，其电性参数包括阈值电压（Vt）、漏电流（Ioff）、饱和电流（Ids）和热载流子退化寿命（HCI）均符合工业标准，其中，NMOS输入输出器件的阈值电压（Vt）的测试结果为0.3～0.8V，饱和电流（Ids）的测试结果为450～620uA/um，漏电流（Ioff）的测试结果为小于1pA/um，热载流子退化寿命（HCI）的测试结果为0.2～0.6年。
与传统工艺制成的深亚微米CMOS器件相比，阈值电压（Vt）、漏电流（Ioff）、饱和电流（Ids）都基本相同，然而，NMOS输入输出器件的热载流子退化寿命（HCI）的测试结果比传统工艺制成的深亚微米NMOS输入输出器件器件要好，传统工艺制成的深亚微米NMOS输入输出器件的热载流子退化寿命（HCI）的测试结果为小于0.2年。可见，采用本发明实施例提供的CMOS器件的制造方法制成的深亚微米CMOS器件比传统工艺制成的深亚微米CMOS器件的长期可靠性更高。
综上，在本发明实施例提供的CMOS器件的制造方法中，PMOS核心器件的光刻与NMOS输入输出器件的光刻共用一张掩模版，从而减少了一张掩模版的使用，同时，PMOS核心器件的和NMOS输入输出器件同时进行光刻和轻掺杂漏区LDD离子注入，省略了一次光刻和一次离子注入，简化了制造工艺。而且，在制作NMOS输入输出器件过程中省去LDD掩模版的同时，利用PMOS核心器件LDD工艺中的斜向环状砷离子注入和N+漏源注入中的第一道斜向环状磷离子注入，使得NMOS输入输出器件形成了渐变型轻掺杂漏源区，从而提高了其HCI的寿命。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种CMOS器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底的内部形成有P阱和N阱，所述衬底的表面形成有多晶硅栅极；
通过第一掩模版对所述衬底执行NMOS核心器件的光刻；
执行NMOS核心器件的LDD离子注入；
通过第二掩模版对所述衬底执行PMOS核心器件和NMOS输入输出器件的光刻；
执行PMOS核心器件和NMOS输入输出器件的LDD离子注入；
执行NMOS核心器件和NMOS输入输出器件的N+源漏注入；
执行PMOS核心器件和PMOS输入输出器件的P+源漏注入。
2.如权利要求1所述的CMOS器件的制造方法，其特征在于，在N+源漏注入之前，在PMOS核心器件和NMOS输入输出器件的LDD离子注入之后，还包括：通过第三掩模版对所述衬底执行NMOS核心器件和NMOS输入输出器件的N＋源漏光刻。
3.如权利要求2所述的CMOS器件的制造方法，其特征在于，在N+源漏光刻之前，在PMOS核心器件的LDD离子注入和NMOS输入输出器件的LDD离子注入之后，还包括：在所述多晶硅栅极的两侧形成侧墙。
4.如权利要求1所述的CMOS器件的制造方法，其特征在于，在P+源漏注入之前，在N+源漏注入之后，还包括：通过第四掩模版对所述衬底执行PMOS核心器件和PMOS输入输出器件的P+源漏光刻。
5.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述PMOS核心器件和NMOS输入输出器件的LDD注入包括砷离子注入和氟化硼离子注入；
所述砷离子注入采用斜向环状注入工艺，所述氟化硼离子注入采用垂直注入工艺。
6.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述N+源漏注入包括第一次磷离子注入、第二次磷离子注入和砷离子注入；
其中，所述第一次磷离子注入采用斜向环状注入工艺，所述第二次磷离子注入和砷离子注入采用垂直注入工艺。
7.如权利要求5或6所述的CMOS器件的制造方法，其特征在于，所述斜向环状注入工艺中离子注入的方向相对于所述衬底的表面是斜向的。
8.如权利要求7所述的CMOS器件的制造方法，其特征在于，所述斜向环状注入工艺中离子注入的方向与所述衬底的表面的夹角范围在10°到45°之间。
9.如权利要求7所述的CMOS器件的制造方法，其特征在于，所述斜向环状注入工艺中离子注入的方向与所述衬底的表面呈30°夹角。
10.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述P+源漏注入的离子是硼离子，所述硼离子注入采用垂直注入工艺。
11.如权利要求5、6或10所述的CMOS器件的制造方法，其特征在于，所述垂直注入工艺中离子注入的方向相对于所述衬底的表面是垂直的。
12.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述NMOS核心器件和PMOS核心器件是所述CMOS器件中工作电压最小的器件；
其中，NMOS核心器件的工作电压在1.0V到1.8V之间，PMOS核心器件的工作电压在-1.0V～-1.8V之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310321143.8A CN103390587B (zh) | 2013-07-26 | 2013-07-26 | Cmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310321143.8A CN103390587B (zh) | 2013-07-26 | 2013-07-26 | Cmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390587A true CN103390587A (zh) | 2013-11-13 |
| CN103390587B CN103390587B (zh) | 2017-02-22 |
Family
ID=49534818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310321143.8A Active CN103390587B (zh) | 2013-07-26 | 2013-07-26 | Cmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103390587B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285851A (zh) * | 2018-08-22 | 2019-01-29 | 西安飞芯电子科技有限公司 | 一种像素单元及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020042166A1 (en) * | 2000-10-10 | 2002-04-11 | Mahalingam Nandakumar | Use of a thin nitride spacer in a split gate embedded analog process |
| CN1929098A (zh) * | 2005-09-07 | 2007-03-14 | 上海华虹Nec电子有限公司 | 一种改善器件阈值电压分布的方法 |
| CN101232018A (zh) * | 2007-01-25 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体芯片 |
-
2013
- 2013-07-26 CN CN201310321143.8A patent/CN103390587B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020042166A1 (en) * | 2000-10-10 | 2002-04-11 | Mahalingam Nandakumar | Use of a thin nitride spacer in a split gate embedded analog process |
| CN1929098A (zh) * | 2005-09-07 | 2007-03-14 | 上海华虹Nec电子有限公司 | 一种改善器件阈值电压分布的方法 |
| CN101232018A (zh) * | 2007-01-25 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体芯片 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285851A (zh) * | 2018-08-22 | 2019-01-29 | 西安飞芯电子科技有限公司 | 一种像素单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390587B (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN103390587A (zh) | Cmos器件的制造方法 | |
| CN100442463C (zh) | 一种改善器件阈值电压分布的方法 | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| CN103367431A (zh) | Ldmos晶体管及其制造方法 | |
| CN103247528B (zh) | 金属氧化物半导体场效应管的制造方法 | |
| CN102254859B (zh) | 制造包括齐纳二极管的金属氧化物半导体集成电路的方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN211700293U (zh) | 半导体器件 | |
| CN104950967B (zh) | 一种可靠补偿mos管阈值电压变化的电路及方法 | |
| CN102956494A (zh) | 半导体装置及其制造方法 | |
| CN110943129A (zh) | 半导体器件及其制作方法 | |
| CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN107093625A (zh) | 双扩散漏nmos器件及制造方法 | |
| CN102110652B (zh) | 嵌入式半导体器件的制作方法 | |
| CN203851127U (zh) | 针对总剂量辐射效应进行加固的数字缓冲器电路 | |
| CN102610505A (zh) | 一种源漏重掺杂方法、半导体器件及其制造方法 | |
| CN102623314A (zh) | 源漏轻掺杂方法、半导体器件及其制造方法 | |
| CN101136369A (zh) | 改进器件反转短沟道效应的方法 | |
| CN102693904B (zh) | 一种减小i/o mos器件hci效应的方法 | |
| CN104362177B (zh) | 一种nmos器件及其制作方法 | |
| CN102610528B (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 | |
| CN103985759A (zh) | 一种无耗尽注入的耗尽型pmos管结构 | |
| CN102610502A (zh) | 减小热载流子注入损伤的mos器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140506 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140506 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |