CN208753330U - 一种改进了分压环顶角的vdmos - Google Patents
一种改进了分压环顶角的vdmos Download PDFInfo
- Publication number
- CN208753330U CN208753330U CN201821757627.1U CN201821757627U CN208753330U CN 208753330 U CN208753330 U CN 208753330U CN 201821757627 U CN201821757627 U CN 201821757627U CN 208753330 U CN208753330 U CN 208753330U
- Authority
- CN
- China
- Prior art keywords
- radius
- potential dividing
- dividing ring
- apex angle
- vdmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及微电子技术领域，尤其是一种改进了分压环顶角的VDMOS；它包括四个顶角区域、四个直道区域和一个主结，至少一个顶角区域中其各个分压环的半径与主结的半径相等或者至少一个分压环的半径大于主结的半径且小于主结半径的倍；优化VDMOS顶角分压环设计，改善原顶角的球面PN结提升产品耐压；不增加芯片长跟宽，不增加芯片成本；实施简单，无特殊新增工步要求，跟传统工艺制程兼容。
Description
技术领域
本实用新型涉及微电子技术领域，尤其是一种改进了分压环顶角的VDMOS。
背景技术
VDMOS是80年代以来发展迅猛的一种半导体功率器件，其在高压大电流领域的贡献非常大。VDMOS的设计主要分两个部分，一个是元胞区域，一个是边缘分压环区域。元胞区域主要是电流通路，在VDMOS的漏极加高压时，元胞区域的PN结耗尽区近似为平行平面结，耐压比较高，若边缘不做任何处理，那么边缘就是柱面结，由PN结耐压理论可得，柱面结耐压会明显低于平行平面结，所以需要在芯片外圈做分压环的设计，尽可能消除柱面结的影响，使得VDMOS能够承受更高的电压。
VDMOS的整体外形通常为正方形或长方形，那么外圈的分压环就会分两个部分，一部分是四边的直道区域，另一部分是四个顶角的区域。传统分压环的顶角区域设计均为第一个环即主结的同心圆，使得顶角区域的环尺寸跟环间距保持跟直道区域一致，但是由PN结耐压理论可得，顶角区域实际为球面结，若尺寸设计跟直道的一致，注定会成为耐压最薄弱的地方。
发明内容
针对现有技术的不足，本实用新型提供一种改进的VDMOS分压环顶角。本实用新型通过对分压环顶角区域的优化设计，将传统的主结同心圆设计改为主结同半径设计，这样在保证主结的耐压的同时，提升顶角区域的分压环尺寸跟分压环间距，弱化球面结的影响，提升产品耐压跟可靠性。
本实用新型的技术方案为：
一种改进了分压环顶角的VDMOS，它包括四个顶角区域、四个直道区域和一个主结，其特征在于：至少一个顶角区域中其各个分压环的半径与主结的半径相等或者至少一个分压环的半径大于主结的半径且小于主结半径的倍。
其中一个实施例中，所述四个顶角区域的分压环的半径与主结的半径相等。
其中一个实施例中，所述四个顶角区域中的三个的分压环的半径与主结的半径相等。
其中一个实施例中，所述四个顶角区域中的二个的分压环的半径与主结的半径相等。
其中一个实施例中，所述四个顶角区域中的一个的分压环的半径与主结的半径相等。
其中一个实施例中，所述四个顶角区域中的其中一个分压环的半径大于主结的半径且小于主结半径的倍。
本实用新型的有益效果为：优化VDMOS顶角分压环设计，改善原顶角的球面PN结提升产品耐压；不增加芯片长跟宽，不增加芯片成本；实施简单，无特殊新增工步要求，跟传统工艺制程兼容。
附图说明
图1为本实用新型实施例1的其中一个分压环顶角结构示意图；
图2为现有技术的其中一个分压环顶角结构示意图；
图3为现有技术的分压环顶角与实施例1的分压环顶角的截面图；
图4-7为现有技术分压环的制作流程。
图中，1、顶角区域；2、直道区域；3、主结；4、分压环。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步说明：
实施例1
如图1所示，一种改进了分压环顶角的VDMOS，它包括四个顶角区域、四个直道区域和一个主结，所述四个顶角区域的分压环的半径与主结的半径相等。
实施例2
所述四个顶角区域中的三个的分压环的半径与主结的半径相等。
实施例3
所述四个顶角区域中的二个的分压环的半径与主结的半径相等。
实施例4
所述四个顶角区域中的一个的分压环的半径与主结的半径相等。
实施例5
所述四个顶角区域中的其中一个分压环的半径大于主结的半径且小于主结半径的倍。
对比例1
VDMOS所述它包括四个顶角区域、四个直道区域和一个主结，所述四个顶角区域的分压环为主结的同心圆。
VDMOS分压环区工艺制作流程(见图4-7)。
a)衬底片准备，VDMOS的衬底片为N型掺磷epi硅衬底，根据不同的耐压等级需求选择不同的N型电阻率。然后生长约10000A的氧化层FOX(field-oxide)。
b)第一层环光刻，以下为显影后分压环区剖面图，PR为Photoresist光刻胶。
c)然后是环腐蚀，留下FOX区域。
d)之后经过环P注入跟推阱，以及后续后的N+光刻注入，形成以下结构，左侧P+为主结，右侧N+为截止环。根据不同的耐压需求，内部的P+环数量跟间距不同，耐压需求越高，内部环P+数量越多，尺寸跟间距越大。
传统分压环设计中的边缘四个顶角均为主结的同心圆设计，如图2，正方形或长方形边长直道区域的四个分压环FOX尺寸分别为A、B、C、D，分压环的开窗P+区域尺寸均为S。因为顶角区域的设计为主结的同心圆设计，因此顶角区域的FOX以及P+跟直道区域的尺寸一样，但是顶角在承受高压时实际是球面结，即顶角区域耐压会比直道区域低。
实施例1分压环顶角区域采用跟主结同半径r设计，如下图1所示，所有顶角区域的分压环，半径均为r，根据勾股定理可得即分压环顶角区域的环尺寸跟环间距相对于直道区域都扩大了倍，相当于顶角区域的分压环总长度是直道区域的倍，这样可以优化原球面结，分压环尺寸越大，耐压越高，但是直道区域如果扩大尺寸会导致增加芯片面积，增加成本，而本实施例1对应的新型结构在不增加整体芯片面积的前提下可以优化顶角电场分布提升耐压。注，虽然新结构芯片面积实际上有增大，但是整体的芯片长跟宽没有改变，所以对芯片的成本没有增加。
本专利的重点为将传统顶角分压环的同心圆设计改为同半径设计，但是对于以下依托于本专利的变形也应在本专利的保护范围内：
四个顶角只改其中1或2或3个顶角。
顶角设计不是同心圆设计，也不是同半径设计，但是得到的最终顶角分压环总长度大于同心圆设计，例如主结是r，向外扩展的分压环半径为r’，而这种延伸设计也应得到保护。
基于上一点，主结向外扩展的分压环半径不统一，r1、r2、r3……各不相同，但是最终的总长度大于同心圆设计的总长度，这种延伸设计也应得到保护。
上述实施例和说明书中描述的只是说明本实用新型的原理和最佳实施例，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。
Claims (6)
1.一种改进了分压环顶角的VDMOS，它包括四个顶角区域、四个直道区域和一个主结，其特征在于：至少一个顶角区域中其各个分压环的半径与主结的半径相等或者至少一个分压环的半径大于主结的半径且小于主结半径的倍。
2.根据权利要求1所述的一种改进了分压环顶角的VDMOS，其特征在于：所述四个顶角区域的分压环的半径与主结的半径相等。
3.根据权利要求1所述的一种改进了分压环顶角的VDMOS，其特征在于：所述四个顶角区域中的三个的分压环的半径与主结的半径相等。
4.根据权利要求1所述的一种改进了分压环顶角的VDMOS，其特征在于：所述四个顶角区域中的二个的分压环的半径与主结的半径相等。
5.根据权利要求1所述的一种改进了分压环顶角的VDMOS，其特征在于：所述四个顶角区域中的一个的分压环的半径与主结的半径相等。
6.根据权利要求1所述的一种改进了分压环顶角的VDMOS，其特征在于：所述四个顶角区域中的其中一个分压环的半径大于主结的半径且小于主结半径的倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821757627.1U CN208753330U (zh) | 2018-10-29 | 2018-10-29 | 一种改进了分压环顶角的vdmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821757627.1U CN208753330U (zh) | 2018-10-29 | 2018-10-29 | 一种改进了分压环顶角的vdmos |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208753330U true CN208753330U (zh) | 2019-04-16 |
Family
ID=66086141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821757627.1U Active CN208753330U (zh) | 2018-10-29 | 2018-10-29 | 一种改进了分压环顶角的vdmos |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208753330U (zh) |
-
2018
- 2018-10-29 CN CN201821757627.1U patent/CN208753330U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103021492B (zh) | 碳化硅横向pin型微型核电池的制造方法 | |
| CN103746002B (zh) | 一种台阶形沟槽-场限环复合终端结构 | |
| CN103000665A (zh) | 超级结器件及制造方法 | |
| CN104409491A (zh) | 高压快开通晶闸管及其制造方法 | |
| US9704947B2 (en) | Semiconductor device and method for manufacturing same | |
| CN105870078A (zh) | 一种有效增加pn结结面积的芯片结构及其制造方法 | |
| CN208753330U (zh) | 一种改进了分压环顶角的vdmos | |
| CN203351612U (zh) | 肖特基二极管 | |
| CN104134687A (zh) | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 | |
| CN103489927B (zh) | 一种快速软恢复功率开关二极管及其制备方法 | |
| WO2024001779A1 (zh) | 超级结功率器件 | |
| CN104617094B (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| CN205692821U (zh) | 一种有效增加pn结结面积的芯片结构 | |
| CN104124283B (zh) | 一种掺杂的肖特基势垒器件及其制备方法 | |
| CN104332489A (zh) | 半导体器件的具有表面超级结结构的终端 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN208521942U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN207834305U (zh) | 瞬态电压抑制器 | |
| CN205069642U (zh) | 一种沟槽肖特基管结构及半导体器件 | |
| CN107331711A (zh) | 一种超低漏电水平的低压tvs器件及其制造方法 | |
| CN205900554U (zh) | 一种具备高正向浪涌能力的沟槽式肖特基芯片 | |
| CN207199627U (zh) | 一种截止型结终端扩展分压结构 | |
| CN103579297A (zh) | 一种高压肖特基二极管 | |
| CN102760648B (zh) | 平面高压晶体管的分压环的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |