CN102694033B - 肖特基二极管器件及其制造方法 - Google Patents
肖特基二极管器件及其制造方法 Download PDFInfo
- Publication number
- CN102694033B CN102694033B CN201110022680.3A CN201110022680A CN102694033B CN 102694033 B CN102694033 B CN 102694033B CN 201110022680 A CN201110022680 A CN 201110022680A CN 102694033 B CN102694033 B CN 102694033B
- Authority
- CN
- China
- Prior art keywords
- shaped
- doped region
- trap
- heavily doped
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基二极管器件，利用接触孔电极之间的合理间距，以及p型重掺杂区形成的p型增压环，可以确保器件结构的击穿电压。本发明还公开了所述肖特基二极管器件的制造方法，可以简化制造工艺，而且不额外增加工艺步骤和制造成本。
Description
技术领域
本发明涉及一种肖特基势垒二极管器件(Schottky Barrier Diode，SBD)。
背景技术
肖特基势垒二极管简称为肖特基二极管，是以金属为正极，以n型半导体为负极，利用金属与轻掺杂的n型半导体材料的接触面上形成的势垒具有整流特性而制成的金属-半导体器件。
请参阅图1和图2，这是一种传统的肖特基二极管器件，其具体结构为：在衬底10之上具有n型埋层11和p型埋层12，在n型埋层11和p型埋层12之上为n型外延层13。在n型外延层13的表面具有多个隔离结构141、142，这些隔离结构均为氧化硅，采用场氧隔离(LOCOS)或浅槽隔离(STI)工艺制造。在n型外延层13中具有高压n阱15，高压n阱15的底部与n型埋层11相接触。在n型外延层13中还具有p阱161，p阱161的底部与p型埋层12相接触。在高压n阱15中具有n阱162。在n型外延层13中还具有p阱163。在n阱162的表面具有n型重掺杂区171。在p阱163的表面具有p型重掺杂区172。n型重掺杂区171和p型重掺杂区172之间由隔离结构142相隔离。在n型重掺杂区171、p型重掺杂区172和n型外延层13的表面具有金属硅化物18。在隔离结构141、142和金属硅化物18之上具有层间介质19，例如硼磷硅玻璃(BPSG)。在层间介质19中具有多个 接触孔，每个接触孔的底部和侧壁都具有阻挡层金属硅化物30，每个接触孔的其余部位填充有接触孔电极20，每个接触孔电极20的下方均通过阻挡层金属硅化物30与金属硅化物18相接触。在层间介质19之上具有负极211和正极212，负极211和正极212均与接触孔电极20的顶部相接触。
为简便起见，在图1中将接触孔电极20及其外围、下方的阻挡层金属硅化物30简化为一个接触孔电极20，其详细结构如图2所示。在图1、图2所示的肖特基二极管中，金属硅化物18和n型外延层13之间形成肖特基接触。
现有的肖特基二极管的制造方法包括如下步骤：
第1步，在衬底10上以离子注入工艺形成n型掺杂区、p型掺杂区，并通过推阱(高温热退火)工艺使杂质扩散，所形成的n型掺杂区作为n型埋层11，所形成的p型掺杂区作为p型埋层12。
第2步，在衬底10上以外延工艺生长一层n型外延层13。
第3步，在n型外延层13的表面以场氧隔离或浅槽隔离工艺制造隔离结构141、142。隔离结构141之间的区域称为有源区。
第4步，在n型外延层13中以离子注入和退火工艺形成高压n阱15，高压n阱15的底部接触n型埋层11。
第5步，在n型外延层13中以离子注入和退火工艺形成p阱161、p阱163。在高压n阱15中以离子注入和退火工艺形成n阱162。p阱161的底部与p型埋层12相接触。p阱163的底部落在n型外延层13中。p阱161在最外侧，p阱163在最内侧，高压n阱15在两者之间。
第6步，在n阱162中以离子注入和退火工艺形成n型重掺杂区171。在p阱163中以离子注入和退火工艺形成p型重掺杂区172。n型重掺杂区171和p型重掺杂区172之间由隔离结构142相隔离。
第7步，在硅片表面除隔离结构141、142以外的区域(此时即n型重掺杂区171、p型重掺杂区172和n型外延层13的表面)淀积一层金属，例如钛(Ti)，接着进行高温退火处理形成金属硅化物18，例如硅化钛(TiSi2)。
第8步，在硅片表面(此时即隔离结构141、142和金属硅化物18的表面)淀积一层层间介质19，例如硼磷硅玻璃。
第9步，在层间介质19中以光刻和刻蚀工艺刻蚀多个接触孔，然后在这多个接触孔的底部和侧壁淀积阻挡层金属，接着通过高温退火处理在这多个接触孔的底部和侧壁形成阻挡层金属硅化物30，最后以物理气相淀积(PVD)工艺用金属填充这多个接触孔形成接触孔电极20。每个接触孔电极20的底部均通过阻挡层金属硅化物30与金属硅化物18相接触。
第10步，在硅片表面(此时即层间介质19的表面)淀积一层金属，通过光刻和刻蚀工艺形成负极211和正极212。负极211的底部与接触孔电极20相接触，再往下则是n型重掺杂区171。正极212的底部与接触孔电极20相接触，再往下则是p型重掺杂区172和n型外延层13。
发明内容
本发明所要解决的技术问题是提供一种肖特基二极管器件，具有较高的击穿电压。为此，本发明还要提供所述肖特基二极管器件的制造方法。
为解决上述技术问题，本发明肖特基二极管器件的具体结构为：在衬底之上具有n型埋层和p型埋层，在n型埋层和p型埋层之上为n型外延层；在n型外延层的表面具有多个隔离结构；在n型外延层中具有高压n阱，高压n阱的底部与n型埋层相接触；在n型外延层中还具有p阱一，p阱一的底部与p型埋层相接触；在高压n阱中具有n阱二；在n型外延层中还具有p阱二；在n阱二的表面具有n型重掺杂区；在p阱二的表面具有p型重掺杂区；n型重掺杂区和p型重掺杂区之间由隔离结构相隔离；在隔离结构、n型重掺杂区、p型重掺杂区和n型外延层之上具有层间介质；在层间介质中具有多个接触孔，每个接触孔的底部和侧壁都具有阻挡层金属硅化物，每个接触孔的其余区域填充有接触孔电极，每个接触孔电极的下方均通过阻挡层金属硅化物与n型重掺杂区、p型重掺杂区或n型外延层相接触；在层间介质之上具有负极和正极，负极和正极均与接触孔电极的顶部相接触；负极下方通过接触孔电极、阻挡层金属硅化物和n型重掺杂区相接触；正极下方通过接触孔电极、阻挡层金属硅化物和p型重掺杂区或n型外延层相接触；所述正极下方的接触孔电极之间的间距小于或等于5μm；所述p型重掺杂区形成一个环状的p型增压环，该p型增压环将正极下方的所有接触孔电极都包围在内。
所述肖特基二极管的制造方法包括如下步骤：
第1步，在衬底上以离子注入和退火工艺形成n型埋层和p型埋层；
第2步，在衬底上生长一层n型外延层；
第3步，在n型外延层的表面以场氧隔离或浅槽隔离工艺制造隔离结 构；
第4步，在n型外延层中以离子注入和退火工艺形成高压n阱，高压n阱的底部接触n型埋层；
第5步，在n型外延层中以离子注入和退火工艺形成p阱一、p阱二；在高压n阱中以离子注入和退火工艺形成n阱二；p阱一的底部与p型埋层相接触；p阱二的底部落在n型外延层中；
第6步，在n阱二中以离子注入和退火工艺形成n型重掺杂区；在p阱二中以离子注入和退火工艺形成p型重掺杂区；n型重掺杂区和p型重掺杂区之间由隔离结构相隔离；
第7步，在隔离结构、n型重掺杂区、p型重掺杂区和n型外延层的表面淀积一层层间介质；
第8步，在层间介质中以光刻和刻蚀工艺刻蚀多个接触孔，然后在这多个接触孔的底部和侧壁淀积阻挡层金属，接着通过高温退火处理在这多个接触孔的底部和侧壁形成阻挡层金属硅化物，最后以物理气相淀积工艺用金属填充这多个接触孔形成接触孔电极；每个接触孔电极的底部均通过阻挡层金属硅化物与n型重掺杂区、p型重掺杂区或n型外延层相接触。
第9步，在层间介质的表面淀积一层金属，通过光刻和刻蚀工艺形成负极和正极；负极的底部通过接触孔电极和阻挡层金属硅化物与n型重掺杂区相接触；正极的底部通过接触孔电极和阻挡层金属硅化物与p型重掺杂区或n型外延层相接触；所述p型重掺杂区形成一个环状的p型增压环，该p型增压环将正极下方的所有接触孔电极都包围在内。
本发明肖特基二极管器件利用接触孔电极之间的合理间距，以及p型重掺杂区形成的p型增压环，可以确保器件结构的击穿电压。本发明肖特基二极管器件的制造方法，可以简化制造工艺，而且不额外增加工艺步骤和制造成本。
附图说明
图1是现有的肖特基二极管器件的剖面示意图；
图2是图1中A区域的局部放大图；
图3是本发明肖特基二极管器件的剖面示意图；
图4是图3中B区域的局部放大图；
图5是本发明肖特基二极管器件的俯视示意图。
图中附图标记说明：
10为衬底；11为n型埋层；12为p型埋层；13为n型外延层；141、142均为隔离结构；15为高压n阱；161为p阱；162为n阱；163为p阱；171为n型重掺杂区；172为p型重掺杂区；18为金属硅化物；19为硼磷硅玻璃；20为接触孔电极；211为负极；212为正极；30为阻挡层金属硅化物。
具体实施方式
请参阅图3和图4，这是本发明肖特基二极管器件，其具体结构为：在衬底10之上具有n型埋层11和p型埋层12，在n型埋层11和p型埋层12之上为n型外延层13。在n型外延层13的表面具有多个隔离结构141、142，这些隔离结构均为氧化硅，采用场氧隔离或浅槽隔离工艺制造。在n 型外延层13中具有高压n阱15，高压n阱15的底部与n型埋层11相接触。在n型外延层13中还具有p阱161，p阱161的底部与p型埋层12相接触。在高压n阱15中具有n阱162。在n型外延层13中还具有p阱163。在n阱162的表面具有n型重掺杂区171。在p阱163的表面具有p型重掺杂区172。n型重掺杂区171和p型重掺杂区172之间由隔离结构142相隔离。在隔离结构141、142和硅片(即n型重掺杂区171、p型重掺杂区172和n型外延层13)之上具有层间介质19，例如硼磷硅玻璃。在层间介质19中具有多个接触孔，每个接触孔的底部和侧壁都具有阻挡层金属硅化物30，例如硅化钛(TiSi2)；每个接触孔的其余区域填充有接触孔电极20，每个接触孔电极20的下方均通过阻挡层金属硅化物30与硅片(即n型重掺杂区171、p型重掺杂区172和n型外延层13的表面)相接触。在层间介质19之上具有负极211和正极212，负极211和正极212均为金属，且均与接触孔电极20的顶部相接触。负极211下方通过接触孔电极20、阻挡层金属硅化物30和n型重掺杂区171相接触。正极212下方通过接触孔电极20、阻挡层金属硅化物30和p型重掺杂区172或n型外延层13相接触。
为简便起见，在图3中将接触孔电极20及其外围、下方的阻挡层金属硅化物30简化为一个接触孔电极20，其详细结构如图4所示。在图3、图4所示的肖特基二极管中，阻挡层金属硅化物30和n型外延层13之间形成肖特基接触。
请参阅图5，这是本发明肖特基二极管的俯视示意图。在硅片剖视图中的中心对称结构实际上均为环状结构。图5中最外围的方环表示负极211， 最里面的实线八边形表示正极212，在负极211和正极212的下方具有多个接触孔电极20。图5中两个虚线八边形之间所形成的八边形环状表示p型重掺杂区172所形成的p型增压环。该p型增压环172将正极212下方的所有接触孔电极20包围在内。有部分接触孔电极20落在该p型增压环20的范围内，也视为“包围在内”的情况。现有的肖特基二极管中，金属正极212下方的多个接触孔电极20之间没有尺寸要求，仅需使上下层结构互联即可。本发明肖特基二极管中，金属正极下方的多个接触孔电极20之间的间距小于或等于5μm。
本发明肖特基二极管器件合理地布局接触孔,选择合适的接触孔之间的间距，使相邻各肖特基势垒二极管在反向偏压下形成的耗尽层连接成片，增加PN结的曲率半径，从而提高整个肖特基二极管器件的耐压。在n型外延层13外周有p型重掺杂区172形成的p型增压环，在反向偏压下，该p型增压环172形成的耗尽层将肖特基势垒二极管区域的耗尽层包围，从而确保器件结构的击穿不会因为有薄弱点而受限的情况。
本发明肖特基二极管的制造方法包括如下步骤：
第1步，在衬底10上以离子注入工艺形成n型掺杂区、p型掺杂区，并通过推阱(高温热退火)工艺使杂质扩散，所形成的n型掺杂区作为n型埋层11，所形成的p型掺杂区作为p型埋层12。
第2步，在衬底10上以外延工艺生长一层n型外延层13。
第3步，在n型外延层13的表面以场氧隔离或浅槽隔离工艺制造隔离结构141、142。隔离结构141之间的区域称为有源区。
第4步，在n型外延层13中以离子注入和退火工艺形成高压n阱15，高压n阱15的底部接触n型埋层11。
第5步，在n型外延层13中以离子注入和退火工艺形成p阱161、p阱163。在高压n阱15中以离子注入和退火工艺形成n阱162。p阱161的底部与p型埋层12相接触。p阱163的底部落在n型外延层13中。p阱161在最外侧，p阱163在最内侧，高压n阱15在两者之间。
第6步，在n阱162中以离子注入和退火工艺形成n型重掺杂区171。在p阱163中以离子注入和退火工艺形成p型重掺杂区172。n型重掺杂区171和p型重掺杂区172之间由隔离结构142相隔离。
第7步，在硅片表面(此时即隔离结构141、142、n型重掺杂区171、p型重掺杂区172和n型外延层13的表面)淀积一层层间介质19，例如硼磷硅玻璃。
第8步，在层间介质19中以光刻和刻蚀工艺刻蚀多个接触孔，然后在这多个接触孔的底部和侧壁淀积阻挡层金属，接着通过高温退火处理在这多个接触孔的底部和侧壁形成阻挡层金属硅化物30，最后以物理气相淀积(PVD)工艺用金属填充这多个接触孔形成接触孔电极20。每个接触孔电极20的底部均通过阻挡层金属硅化物30与硅片表面(即n型重掺杂区171、p型重掺杂区172和n型外延层13的表面)相接触。
第9步，在硅片表面(此时即层间介质19的表面)淀积一层金属，通过光刻和刻蚀工艺形成负极211和正极212。负极211的底部通过接触孔电极20和阻挡层金属硅化物30与n型重掺杂区171相接触。正极212的底 部通过接触孔电极20和阻挡层金属硅化物30与p型重掺杂区172或n型外延层13相接触。
现有的肖特基二极管的制造方法，需要单独地在硅片上(尤其是n型外延层13之上)淀积一层金属，并通过高温退火工艺形成金属硅化物18，最终由金属硅化物18和下方的n型外延层13形成肖特基接触。本发明肖特基二极管的制作方法，则省略了这一步，改由接触孔底部的阻挡层金属硅化物30和下方的n型外延层13形成肖特基接触。由于在填充接触孔时，阻挡层金属硅化物30总是要形成的，本发明使得这一阻挡层金属硅化物30不仅起到填充接触孔时的阻挡层作用，还起到肖特基接触的作用。这样不仅简化了制造工艺，还不会额外增加工艺步骤和制造成本。
Claims (6)
1.一种肖特基二极管器件，其特征是，所述肖特基二极管器件的具体结构为：在衬底之上具有n型埋层和p型埋层，在n型埋层和p型埋层之上为n型外延层；
在n型外延层的表面具有多个隔离结构；
在n型外延层中具有高压n阱，高压n阱的底部与n型埋层相接触；
在n型外延层中还具有p阱一，p阱一的底部与p型埋层相接触；
在高压n阱中具有n阱二；
在n型外延层中还具有p阱二；
在n阱二的表面具有n型重掺杂区；
在p阱二的表面具有p型重掺杂区；
n型重掺杂区和p型重掺杂区之间由隔离结构相隔离；
在隔离结构、n型重掺杂区、p型重掺杂区和n型外延层之上具有层间介质；
在层间介质中具有多个接触孔，每个接触孔的底部和侧壁都具有阻挡层金属硅化物，每个接触孔的其余区域填充有接触孔电极，每个接触孔电极的下方均通过阻挡层金属硅化物与n型重掺杂区、p型重掺杂区或n型外延层相接触；
在层间介质之上具有负极和正极，负极和正极均与接触孔电极的顶部相接触；
负极下方通过接触孔电极、阻挡层金属硅化物和n型重掺杂区相接触；
正极下方通过接触孔电极、阻挡层金属硅化物和p型重掺杂区或n型外延层相接触；
所述正极下方的接触孔电极之间的间距小于或等于5μm；
所述p型重掺杂区形成一个环状的p型增压环，该p型增压环将正极下方的所有接触孔电极都包围在内。
2.根据权利要求1所述的肖特基二极管器件，其特征是，所述阻挡层金属硅化物为硅化钛。
3.根据权利要求1所述的肖特基二极管器件，其特征是，所述隔离结构为氧化硅。
4.根据权利要求1所述的肖特基二极管器件，其特征是，所述层间介质为硼磷硅玻璃。
5.根据权利要求1所述的肖特基二极管器件，其特征是，所述阻挡层金属硅化物和n型外延层之间形成肖特基接触。
6.一种制造如权利要求1所述的肖特基二极管器件的方法，其特征是，包括如下步骤：
第1步，在衬底上以离子注入和退火工艺形成n型埋层和p型埋层；
第2步，在衬底上生长一层n型外延层；
第3步，在n型外延层的表面以场氧隔离或浅槽隔离工艺制造隔离结构；
第4步，在n型外延层中以离子注入和退火工艺形成高压n阱，高压n阱的底部接触n型埋层；
第5步，在n型外延层中以离子注入和退火工艺形成p阱一、p阱二；
在高压n阱中以离子注入和退火工艺形成n阱二；
p阱一的底部与p型埋层相接触；
p阱二的底部落在n型外延层中；
第6步，在n阱二中以离子注入和退火工艺形成n型重掺杂区；
在p阱二中以离子注入和退火工艺形成p型重掺杂区；
n型重掺杂区和p型重掺杂区之间由隔离结构相隔离；
第7步，在隔离结构、n型重掺杂区、p型重掺杂区和n型外延层的表面淀积一层层间介质；
第8步，在层间介质中以光刻和刻蚀工艺刻蚀多个接触孔，然后在这多个接触孔的底部和侧壁淀积阻挡层金属，接着通过高温退火处理在这多个接触孔的底部和侧壁形成阻挡层金属硅化物，最后以物理气相淀积工艺用金属填充这多个接触孔形成接触孔电极；
每个接触孔电极的底部均通过阻挡层金属硅化物与n型重掺杂区、p型重掺杂区或n型外延层相接触；
第9步，在层间介质的表面淀积一层金属，通过光刻和刻蚀工艺形成负极和正极；
负极的底部通过接触孔电极和阻挡层金属硅化物与n型重掺杂区相接触；
正极的底部通过接触孔电极和阻挡层金属硅化物与p型重掺杂区或n型外延层相接触；所述p型重掺杂区形成一个环状的p型增压环，该p型增压环将正极下方的所有接触孔电极都包围在内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110022680.3A CN102694033B (zh) | 2011-01-20 | 2011-01-20 | 肖特基二极管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110022680.3A CN102694033B (zh) | 2011-01-20 | 2011-01-20 | 肖特基二极管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102694033A CN102694033A (zh) | 2012-09-26 |
| CN102694033B true CN102694033B (zh) | 2015-02-04 |
Family
ID=46859385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110022680.3A Active CN102694033B (zh) | 2011-01-20 | 2011-01-20 | 肖特基二极管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102694033B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020058473A1 (en) * | 2018-09-21 | 2020-03-26 | Lfoundry S.R.L. | Semiconductor vertical schottky diode and method of manufacturing thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI566423B (zh) * | 2014-06-19 | 2017-01-11 | 立錡科技股份有限公司 | 接面位障蕭特基二極體 |
| CN105789333A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN105161546B (zh) * | 2015-09-28 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 高压肖特基二极管器件 |
| US10157980B1 (en) * | 2017-10-25 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having diode devices with different barrier heights and manufacturing method thereof |
| CN109638084B (zh) * | 2018-12-11 | 2021-12-03 | 成都芯源系统有限公司 | 一种横向肖特基二极管及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221989A (zh) * | 2007-01-11 | 2008-07-16 | 株式会社东芝 | SiC肖特基势垒半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4420062B2 (ja) * | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
-
2011
- 2011-01-20 CN CN201110022680.3A patent/CN102694033B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221989A (zh) * | 2007-01-11 | 2008-07-16 | 株式会社东芝 | SiC肖特基势垒半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020058473A1 (en) * | 2018-09-21 | 2020-03-26 | Lfoundry S.R.L. | Semiconductor vertical schottky diode and method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102694033A (zh) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US9184261B2 (en) | Semiconductor device having field plate electrode and method for manufacturing the same | |
| US8227832B2 (en) | SiGe heterojunction bipolar transistor multi-finger structure | |
| TWI538224B (zh) | 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法 | |
| CN102694033B (zh) | 肖特基二极管器件及其制造方法 | |
| CN100492667C (zh) | 具有垂直势垒的肖特基二极管 | |
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| TW201511293A (zh) | 帶有集成肖特基二極體的mosfet | |
| US20060157745A1 (en) | Vertical unipolar component with a low leakage current | |
| JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN105470309A (zh) | 具有防静电保护结构的低压mosfet器件及其制造方法 | |
| CN102544107A (zh) | 一种改进型终端结构的功率mos器件及其制造方法 | |
| CN113764527B (zh) | 一种mosfet器件沟槽终端及制备方法 | |
| CN202473933U (zh) | 一种改进型终端结构的功率mos器件 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| JP2007053226A (ja) | 半導体装置およびその製造方法 | |
| CN205319162U (zh) | 具有防静电保护结构的低压mosfet器件 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN104835854A (zh) | 半导体器件及其制作方法 | |
| CN104576731A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103178121B (zh) | Pin二极管及其制造方法 | |
| CN212587512U (zh) | 一种沟槽mosfet器件 | |
| CN112086506B (zh) | 半导体超结器件的制造方法 | |
| CN102751314A (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN116314176A (zh) | 一种低电容低残压tvs器件的制备方法及tvs器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |