TWI566423B - 接面位障蕭特基二極體 - Google Patents
接面位障蕭特基二極體 Download PDFInfo
- Publication number
- TWI566423B TWI566423B TW103121177A TW103121177A TWI566423B TW I566423 B TWI566423 B TW I566423B TW 103121177 A TW103121177 A TW 103121177A TW 103121177 A TW103121177 A TW 103121177A TW I566423 B TWI566423 B TW I566423B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- doped region
- schottky diode
- junction barrier
- barrier schottky
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本發明係關於一種接面位障蕭特基二極體(Junction Barrier Schottky Diode,JBS Diode),特別是一種具有較佳的靜電放電(Electrostatic Discharge)效果的接面位障蕭特基二極體。
第1圖為一般習用接面位障蕭特基二極體100的剖面結構圖。接面位障蕭特基二極體100包括矽基板110、場氧化層(field oxide)120、場氧化層130、複數個P型摻雜區140、金屬層150、以及N型摻雜區160。
矽基板110具有上表面111。矽基板110相對於上表面111的下方具有一N型埋層112(N buried layer,NBL)。矽基板110的上表面111以及N型埋層112之間是為一N型井113(N well)。場氧化層120以及場氧化層130分別設置N型井113之中,且由上表面111向下延伸。複數個P型摻雜區140位於場氧化層120之一側,該等P型摻雜區140分別設置於N型井113之中,且各個P型摻雜區140由上表面111向下延伸。
金屬層150覆蓋於上表面111,並位於該等P型摻雜區140之上方。金屬層150亦被電性引出形成該接面位障蕭特基二極體100的正極接點170。N型摻雜區160位於場氧化層120以及場氧化層130之間,且由上表面111向下延伸。N型摻雜區160主要是用以將N型井113之中的電流引出,並形成該接面位障蕭特基二極體100的負極接點180。
在第1圖中,以虛線表示的蕭特基二極體元件101,即為接面位障蕭特基二極體100的等效示意。又,金屬層150的引出形成了正極接點170,N型摻雜區160的引出則形成了負極接點180,金屬層150和N型井113之間的接面直接決定了主要特性,而主要電流路徑則是發生在N型井113之中。另外,P型摻雜區140以及N型井113之間,又形成了寄生的二極體元件102,如第1圖中虛線所示。此一寄生的二極體元件102並聯於等效的蕭特基二極體元件101,但由於蕭特基二極體元件101的順向導通電壓小於二極體元件102的順向導通電壓,因此在正常順向導通的使用上,仍然是以蕭特基二極體元件101的特性為主。
然而,一般習用的接面位障蕭特基二極體100,在靜電放電的能力上較差,尤其是當靜電是以負電壓的形式發生在接面位障蕭特基二極體100時的兩端時。習用的解決方式,是在接面位障蕭特基二極體100上並聯一組靜電放電元件,以增強其靜電放電能力。然而,靜電放電元件的加入,將形成裝置尺寸以及成本的增加。
鑒於以上的問題,本發明主要係提供一種接面位障蕭特基二極體,特別是一種具有較佳靜電放電效果的接面位障蕭特基二極體。
為了達到以上目的,本發明提供一種接面位障蕭特基二極體,包括矽基板、第一P型摻雜區、金屬層、第二P型摻雜區、以及第一N型摻雜區。矽基板具有上表面,矽基板相對於上表面的下方具有N型埋層,矽基板的上表面以及N型埋層之間是為N型井,且由上表面向下延伸。第一P型摻雜區設置於N型井之中,並由上表面向下延伸。金屬層覆蓋於上
表面,並位於第一P型摻雜區之一側之上方。第二P型摻雜區設置於N型井之中,由上表面向下延伸,並位於第一P型摻雜區之另一側。第一N型摻雜區設置於N型井之中,由上表面向下延伸,並位於第一P型摻雜區之另一側。
本發明一實施例中,更包括複數個第三P型摻雜區,設置於N型井之中,由上表面向下延伸,並位於第一P型摻雜區之一側,且位於金屬層之下方。
本發明一實施例中,更包括複數個第一場氧化層,設置於N型井之中,由上表面向下延伸,並位於第一P型摻雜區之一側,且位於金屬層之下方。
本發明一實施例中,更包括一第二場氧化層,設置於N型井之中,由上表面向下延伸,並位於第一P型摻雜區以及第一N型摻雜區之間。
本發明一實施例中,其中第一N型摻雜區位於第二P型摻雜區以及第一P型摻雜區之間。
本發明一實施例中,其中第二P型摻雜區位於第一N型摻雜區以及第一P型摻雜區之間。
本發明一實施例中,其中第一N型摻雜區相鄰於第二P型摻雜區。
於本發明一實施例中,其中更包括一P型淡摻雜區,位於第二P型摻雜區之下方。
本發明一實施例中,其中更包括:第二N型摻雜區,設置
於N型井之中,由上表面向下延伸,且第二P型摻雜區位於第一N型摻雜區以及第二N型摻雜區之間。
本發明一實施例中,其中第一N型摻雜區、第二P型摻雜區以及第二N型摻雜區兩兩相鄰。
本發明一實施例中,更包括:第三P型摻雜區,設置於N型井之中,由上表面向下延伸,且第一N型摻雜區位於第二P型摻雜區以及第三P型摻雜區之間。
本發明一實施例中,其中第二P型摻雜區、第一N型摻雜區以及第三P型摻雜區兩兩相鄰。
本發明的功效在於,本發明所揭露的接面位障蕭特基二極體,利用其結構中寄生的PNP型雙極性接面電晶體元件,可以在接面位障蕭特基二極體遭遇逆向的靜電衝擊時,增強其疏導靜電電荷的能力,因此加強了接面位障蕭特基二極體逆向的靜電放電能力。
有關本發明的特徵、實作與功效,茲配合圖式作最佳實施例詳細說明如下。
100、200、300、400、500‧‧‧接面位障蕭特基二極體
101、201‧‧‧等效的蕭特基二極體元件
102‧‧‧寄生的二極體元件
110、210‧‧‧矽基板
111、211‧‧‧上表面
112、212‧‧‧N型埋層
113、213‧‧‧N型井
120、130‧‧‧場氧化層
140‧‧‧P型摻雜區
150、250‧‧‧金屬層
160‧‧‧N型摻雜區
170、270‧‧‧正極接點
180、280‧‧‧負極接點
202‧‧‧寄生的PNP型雙極性接面電晶體
220‧‧‧第二場氧化層
230‧‧‧第三場氧化層
240‧‧‧第一P型摻雜區
245‧‧‧逆偏漏電流抑制結構(第三P型摻雜區、第一場氧化層)
260‧‧‧第一N型摻雜區
262‧‧‧第二P型摻雜區
264‧‧‧P型淡摻雜區
266‧‧‧第二N型摻雜區
268‧‧‧第三P型摻雜區
610、620、630、640、650、660‧‧‧曲線
第1圖:習用接面位障蕭特基二極體的剖面結構圖。
第2圖:本發明接面位障蕭特基二極體所揭露第一實施例的剖面結構圖。
第3圖:本發明接面位障蕭特基二極體所揭露第二實施例的剖面結構圖。
第4圖:本發明接面位障蕭特基二極體所揭露第三實施例
的剖面結構圖。
第5圖:本發明接面位障蕭特基二極體所揭露第四實施例的剖面結構圖。
第6圖:本發明接面位障蕭特基二極體與習用技術之電流-電壓關係圖以及逆偏漏電流曲線圖。
第2圖為本發明接面位障蕭特基二極體200所揭露第一實施例的剖面結構圖。本發明接面位障蕭特基二極體200係利用半導體製程所實現的元件。接面位障蕭特基二極體200包括矽基板210、第一P型摻雜區240、金屬層250、第二P型摻雜區262、以及第一N型摻雜區260。
矽基板210具有上表面211。矽基板210相對於上表面211的下方具有一N型埋層212。矽基板210的上表面211以及N型埋層212之間是為一N型井213。N型埋層212是用以減少上方元件之間的漏電流,使得元件的排列上可以更緊密,縮小整體面積。
第一P型摻雜區240設置於N型井213之中,並由上表面211向下延伸。金屬層250覆蓋於上表面211,並位於第一P型摻雜區240之一側之上方。金屬層250和N型井213之間的接面,即形成了接面位障蕭特基二極體200的金屬-半導體(metal-semiconductor)接面,直接決定了接面位障蕭特基二極體200的主要特性,金屬層250亦被電性引出形成接面位障蕭特基二極體200的正極接點270。第二P型摻雜區262設置於N型井213之中,由上表面211向下延伸,並位於第一P型摻雜區240之另一側。第一N型摻雜區260設置於N型井213之中,由上表面211向下延伸,並
位於第一P型摻雜區240之另一側。
在第2圖所示的實施例之中,第一N型摻雜區260位於第二P型摻雜區262以及第一P型摻雜區240之間,但值得注意的是,本發明所揭露的接面位障蕭特基二極體200的結構並不以此為限。
在第2圖中,以虛線表示的蕭特基二極體元件201,即為接面位障蕭特基二極體200的等效示意元件。又,金屬層250的引出形成了正極接點270,第一N型摻雜區260的引出則形成了負極接點280,金屬層250和N型井213之間的接面直接決定了主要特性,而主要電流路徑則是發生在N型井213之中。另外,第二P型摻雜區262、N型井213、以及第一P型摻雜區240的結構又形成了寄生的PNP型雙極性接面電晶體(bipolar junction transistor,BJT)元件202,如第2圖中虛線所示。其中N型井213的電位是利用第一N型摻雜區260引出而決定。此一寄生的電晶體元件202的射極(emitter)和基極(base)並聯於等效的蕭特基二極體元件201,但由於蕭特基二極體元件201的順向導通電壓小於電晶體元件202的射極和基極之間的順向導通電壓,因此在正常順向導通的使用上,仍然是以蕭特基二極體元件201的特性為主。
然而,當接面位障蕭特基二極體200遭遇逆向的靜電衝擊時,接面位障蕭特基二極體200的正負接點之間首先會形成逆偏的電流,此一逆偏的電流主要是由負極接點280進入,並流經第一N型摻雜區260、N型井213、金屬層250,最後由正極接點270流出。當此一逆偏的電流增加到一定的量,使得其在N型井213中所造成的壓降夠大,導致電晶體元件202的射極和基極之間形成導通時,電晶體元件202亦即導通,且電晶體
的主要通道,亦即第二P型摻雜區262與第一P型摻雜區240之間,形成了較強的導通電流能力,故而增強了疏導靜電電荷的能力。換言之,寄生的電晶體元件202的存在,加強了接面位障蕭特基二極體200逆向的靜電放電能力。
進一步說明,本發明所揭露的接面位障蕭特基二極體200之中,可以更進一步包括複數個逆偏漏電流抑制結構245,設置於N型井213之中,由上表面211向下延伸,並位於第一P型摻雜區240之一側,且位於金屬層250之下方。逆偏漏電流抑制結構245可以是複數個P型摻雜區(例如定義為複數個第三P型摻雜區),或是複數個場氧化層(例如定義為複數個第一場氧化層)的結構,其中場氧化層的結構亦包含先進製程(0.35微米製程之後)中的淺溝槽隔離(Shallow Trench Isolation,STI)結構。在各個逆偏漏電流抑制結構245之間,以及逆偏漏電流抑制結構245和第一P型摻雜區240之間的N型井213的區域,形成了接面位障蕭特基二極體200的主要電流路徑。設置該等逆偏漏電流抑制結構245的結構,可以減少接面位障蕭特基二極體200在逆向偏壓時,正負接點之間漏電流的量。
再者,如第2圖所示,接面位障蕭特基二極體200的結構中,可以更包括第二場氧化層220,設置於N型井213之中,由上表面211向下延伸,並位於第一P型摻雜區240以及第一N型摻雜區260之間。第二場氧化層220係為以半導體製程配合接面位障蕭特基二極體200的製作時,通常會形成的結構,因此可以作為接面位障蕭特基二極體200的結構特徵之一。但值得注意的是,第二場氧化層220並非為一必要的結構。此外,接面位障蕭特基二極體200更可以進一步包括第三場氧化層230,位於接面位
障蕭特基二極體200結構的最外層,以作為與其他元件的區隔。
如第2圖所示,在本發明又一實施例中,第一N型摻雜區260相鄰於第二P型摻雜區262,此為較佳的實施方式,可以使得接面位障蕭特基二極體200的面積較小,以節省硬體成本。然而相鄰的方式並非必要的排列方式,第一N型摻雜區260以及第二P型摻雜區262之間可以間隔一特定距離,而並不影響本發明所揭露之接面位障蕭特基二極體200的主要特性。
再者,如第2圖所示,在本發明又一實施例中,可以更進一步包括P型淡摻雜區264,位於第二P型摻雜區262之下方。P型淡摻雜區264具有相較於第一P型摻雜區240更淡的P型摻雜濃度,因此加強了寄生的電晶體元件202的貝他(β,beta)增益,亦即電晶體元件202具有更強的電流導通效果,也因此增強了本發明所揭露之接面位障蕭特基二極體200逆向的靜電放電能力。
第3圖為本發明接面位障蕭特基二極體300所揭露第二實施例的剖面結構圖。本發明接面位障蕭特基二極體300與第一實施例的接面位障蕭特基二極體200的不同之處在於,第一實施例的接面位障蕭特基二極體200,其第一N型摻雜區260位於第二P型摻雜區262以及第一P型摻雜區240之間,而第二實施例的接面位障蕭特基二極體300,其第二P型摻雜區262位於第一N型摻雜區260以及第一P型摻雜區240之間。接面位障蕭特基二極體300所形成的結構,使得第一N型摻雜區260較為遠離第一P型摻雜區240,如此當接面位障蕭特基二極體300發生逆向偏壓並形成逆偏的電流時,在同樣的電流值下,將造成N型井213中更大的壓降,而
使得接面位障蕭特基二極體300的寄生電晶體元件(如第2圖中的元件202)更容易被導通,因此具有更佳的逆向靜電放電能力。
另外,如第3圖所示,本發明接面位障蕭特基二極體300的第一N型摻雜區260相鄰於第二P型摻雜區262,此為較佳的實施方式,但並不以此為限,可參考第一實施例中的相關說明,在此不另贅述。再者,接面位障蕭特基二極體300的又一實施例中,可以更進一步包括P型淡摻雜區264,位於第二P型摻雜區262之下方。
第4圖為本發明接面位障蕭特基二極體400所揭露第三實施例的剖面結構圖。與第一實施例的接面位障蕭特基二極體200的不同之處在於,接面位障蕭特基二極體400更包括了第二N型摻雜區266,設置於N型井213之中,由上表面211向下延伸,且第二P型摻雜區262位於第一N型摻雜區260以及該第二N型摻雜區266之間。此為一結構上的變形,其元件功效可以參考第一實施例之說明,在此不另贅述。
另外,如第4圖所示,在本發明所揭露之接面位障蕭特基二極體400的又一實施例中,其中第一N型摻雜區260、第二P型摻雜區262、以及第二N型摻雜區266係以兩兩相鄰的方式緊密排列,此為較佳的實施方式,但並不以此為限,可參考第一實施例中的相關說明,在此不另贅述。
第5圖為本發明接面位障蕭特基二極體500所揭露第四實施例的剖面結構圖。與第一實施例的接面位障蕭特基二極體200的不同之處在於,接面位障蕭特基二極體500更包括了第三P型摻雜區268,設置於N型井213之中,由上表面211向下延伸,且第一N型摻雜區260位於第二P型摻雜區262以及第三P型摻雜區268之間。此為一結構上的變形,其元件
功效可以參考第一實施例之說明,在此不另贅述。
另外,如第5圖所示,在本發明接面位障蕭特基二極體500的又一實施例中,其中第二P型摻雜區262、第一N型摻雜區260以及第三P型摻雜區268係以兩兩相鄰的方式緊密排列,此為較佳的實施方式,但並不以此為限,可參考第一實施例中的相關說明,在此不另贅述。
第6圖為本發明接面位障蕭特基二極體與習用技術之電流-電壓關係圖以及逆偏漏電流曲線圖。其中本發明所揭露者係以第一實施例的接面位障蕭特基二極體200作為量測對象,並且再分為「不包含P型淡摻雜區264」(圖中方形標識)以及「包含P型淡摻雜區264」(圖中三角形標識)兩種類別。習用技術者則以第1圖所揭露之接面位障蕭特基二極體100作為量測對象(圖中菱形標識)。其中曲線610、620、630為逆向電流對於逆偏電壓的關係圖,其橫軸應對應於下方軸,即「逆偏電壓」;而曲線630、640、650則為每次以某一逆偏電壓量測完成之後,再以一般應用上的逆偏電壓(例如5伏特)量測其逆偏漏電流,其橫軸應對應於上方軸,即「逆偏漏電流」。由第6圖中可發現,三種結構的接面位障蕭特基二極體,在施加過大的逆偏電壓造成其損壞之前,三者的逆偏漏電流的數量級相差不多,約在1微安培左右,因此在正常應用之下,其元件特性應該是相去不遠。再者,當對應特定的逆偏電壓,例如65伏特時,可以發現習用技術所實現的接面位障蕭特基二極體,其導通的逆向電流最小,也就是說,其疏導逆向靜電壓電荷的能力最差,靜電放電能力最弱。其次則是「不包含P型淡摻雜區264」的接面位障蕭特基二極體的結構,最大的則是「包含P型淡摻雜區264」的接面位障蕭特基二極體的結構,此正好印證前述「P型淡
摻雜區264具有相較於第一P型摻雜區240更淡的P型摻雜濃度,因此加強了寄生的電晶體元件202的貝他(β,beta)增益,亦即電晶體元件202具有更強的電流導通效果,也因此增強了本發明所揭露之接面位障蕭特基二極體200逆向的靜電放電能力」的說法。
雖然本發明之實施例揭露如上所述,然並非用以限定本發明,任何熟習相關技藝者,在不脫離本發明之精神和範圍內,舉凡依本發明申請範圍所述之形狀、構造、特徵及數量當可做些許之變更,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
200‧‧‧接面位障蕭特基二極體
201‧‧‧等效的蕭特基二極體元件
202‧‧‧寄生的PNP型雙極性接面電晶體
210‧‧‧矽基板
211‧‧‧上表面
212‧‧‧N型埋層
213‧‧‧N型井
220‧‧‧第二場氧化層
230‧‧‧第三場氧化層
240‧‧‧第一P型摻雜區
245‧‧‧逆偏漏電流抑制結構(第三P型摻雜區、第一場氧化層)
250‧‧‧金屬層
260‧‧‧第一N型摻雜區
262‧‧‧第二P型摻雜區
264‧‧‧P型淡摻雜區
270‧‧‧正極接點
280‧‧‧負極接點
Claims (11)
- 一種接面位障蕭特基二極體,包含:一矽基板,具有一上表面,該矽基板相對於該上表面的下方具有一N型埋層,該矽基板的該上表面以及該N型埋層之間是為一N型井;一第一P型摻雜區,設置於該N型井之中,並由該上表面向下延伸;一金屬層,覆蓋於該上表面,並位於該第一P型摻雜區之一側之上方;一第二P型摻雜區,設置於該N型井之中,由該上表面向下延伸,並位於該第一P型摻雜區之另一側;一第一N型摻雜區,設置於該N型井之中,由該上表面向下延伸,並位於該第一P型摻雜區之另一側;以及複數個第三P型摻雜區,設置於該N型井之中,由該上表面向下延伸,並位於該第一P型摻雜區之一側,且位於該金屬層之下方。
- 如請求項第1項所述之接面位障蕭特基二極體,其中該複個第三P型摻雜區由複數個第一場氧化層取代,設置於該N型井之中,由該上表面向下延伸,並位於該第一P型摻雜區之一側,且位於該金屬層之下方。
- 如請求項第1項所述之接面位障蕭特基二極體,更包括一第二場氧化層,設置於該N型井之中,由該上表面向下延伸,並位於該第一P型摻雜區以及該第一N型摻雜區之間。
- 如請求項第1項所述之接面位障蕭特基二極體,其中該第一N型摻雜區位於該第二P型摻雜區以及該第一P型摻雜區之間。
- 如請求項第1項所述之接面位障蕭特基二極體,其中該第二P型摻雜區位於該第一N型摻雜區以及該第一P型摻雜區之間。
- 如請求項第1項所述之接面位障蕭特基二極體,其中該第一N型摻雜區相鄰於該第二P型摻雜區。
- 如請求項第1至6項中任一項所述之接面位障蕭特基二極體,更包括一P型淡摻雜區,位於該第二P型摻雜區之下方。
- 如請求項第4項所述之接面位障蕭特基二極體,更包括一第二N型摻雜區,設置於該N型井之中,由該上表面向下延伸,且該第二P型摻雜區位於該第一N型摻雜區以及該第二N型摻雜區之間。
- 如請求項第6項所述之接面位障蕭特基二極體,其中該第一N型摻雜區、該第二P型摻雜區以及該第二N型摻雜區兩兩相鄰。
- 如請求項第5項所述之接面位障蕭特基二極體,更包括一第三P型摻雜區,設置於該N型井之中,由該上表面向下延伸,且該第一N型摻雜區位於該第二P型摻雜區以及該第三P型摻雜區之間。
- 如請求項第10項所述之接面位障蕭特基二極體,其中該第二P型摻雜區、該第一N型摻雜區以及該第三P型摻雜區兩兩相鄰。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103121177A TWI566423B (zh) | 2014-06-19 | 2014-06-19 | 接面位障蕭特基二極體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103121177A TWI566423B (zh) | 2014-06-19 | 2014-06-19 | 接面位障蕭特基二極體 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201601327A TW201601327A (zh) | 2016-01-01 |
TWI566423B true TWI566423B (zh) | 2017-01-11 |
Family
ID=55641326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103121177A TWI566423B (zh) | 2014-06-19 | 2014-06-19 | 接面位障蕭特基二極體 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI566423B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210076924A (ko) * | 2018-09-21 | 2021-06-24 | 르파운드리 에스.알.엘. | 반도체 수직 쇼트키 다이오드 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200847448A (en) * | 2007-05-30 | 2008-12-01 | Intersil Inc | Junction barrier schottky diode |
CN102694033A (zh) * | 2011-01-20 | 2012-09-26 | 上海华虹Nec电子有限公司 | 肖特基二极管器件及其制造方法 |
-
2014
- 2014-06-19 TW TW103121177A patent/TWI566423B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200847448A (en) * | 2007-05-30 | 2008-12-01 | Intersil Inc | Junction barrier schottky diode |
CN102694033A (zh) * | 2011-01-20 | 2012-09-26 | 上海华虹Nec电子有限公司 | 肖特基二极管器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201601327A (zh) | 2016-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008490B2 (en) | High speed interface protection apparatus | |
US11282830B2 (en) | High voltage ESD protection apparatus | |
US9705010B2 (en) | Schottky diode having floating guard rings | |
US9177952B2 (en) | ESD protection with asymmetrical bipolar-based device | |
KR102398686B1 (ko) | Esd 보호용 소자 | |
US9018705B2 (en) | ESD transistor | |
US9082620B1 (en) | Semiconductor device | |
CN106558543B (zh) | 静电释放保护器件的半导体结构以及制造方法 | |
US9431389B2 (en) | ESD transistor for high voltage and ESD protection circuit thereof | |
US9685443B2 (en) | Compact guard ring structure for CMOS integrated circuits | |
JP2009188335A (ja) | 半導体装置 | |
US8598625B2 (en) | ESD protection device with tunable design windows | |
US8841696B2 (en) | High-trigger current SCR | |
US9087849B2 (en) | Electrostatic discharge protection devices | |
TWI708398B (zh) | 半導體裝置 | |
TWI566423B (zh) | 接面位障蕭特基二極體 | |
US9263429B2 (en) | Semiconductor device and manufacturing method of the same | |
US10418356B2 (en) | Diode structure and electrostatic discharge protection device including the same | |
US9281304B2 (en) | Transistor assisted ESD diode | |
US9231121B2 (en) | High voltage circuit layout structure | |
US8853825B2 (en) | ESD protection apparatus | |
CN112447703A (zh) | 静电放电防护元件 | |
US8916935B2 (en) | ESD clamp in integrated circuits | |
JP7461188B2 (ja) | 半導体集積回路 | |
US20160079443A1 (en) | Junction barrier schottky diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |