CN100492667C - 具有垂直势垒的肖特基二极管 - Google Patents
具有垂直势垒的肖特基二极管 Download PDFInfo
- Publication number
- CN100492667C CN100492667C CNB2005101215798A CN200510121579A CN100492667C CN 100492667 C CN100492667 C CN 100492667C CN B2005101215798 A CNB2005101215798 A CN B2005101215798A CN 200510121579 A CN200510121579 A CN 200510121579A CN 100492667 C CN100492667 C CN 100492667C
- Authority
- CN
- China
- Prior art keywords
- schottky
- schottky diode
- diode
- finger piece
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 25
- 230000008901 benefit Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种具有垂直于半导体芯片的表面延伸的垂直势垒的肖特基二极管，包括一方面与半导体芯片的衬底接触、具有形成肖特基势垒的插入界面，另一方面与放射状延伸的导电指状物接触的垂直的中心金属导体。
Description
技术领域
本发明涉及能够传导具有低电压降的正向电流、并且能够承受具有小泄漏电流的高反向电压的肖特基二极管，尤其是平均功率肖特基二极管的制造。
背景技术
通常，如图1所示，这种肖特基二极管形成为它们的结/势垒平行于在其中形成它们的晶片的主平面。这被叫作水平结。该二极管由第一导电类型的，这里是N型的高掺杂硅衬底1形成，在衬底上形成更低掺杂的外延层2。在上表面侧，在金属，或者更经常地在金属硅化物3与外延层2之间形成肖特基二极管。为了提高击穿电压，例如用P型环4包围肖特基结的外周。绝缘层5用来保证必要的绝缘。在上表面侧形成金属化层M1，在下表面侧形成金属化层M2。
在这种肖特基二极管中，在导电状态下，电流从硅芯片的上表面流到下表面。然而，应该注意的是，势垒或肖特基结是水平的(平行于主二极管表面的平面)。
已经对肖特基二极管作出了几个改进，尤其是通过提供用来保证当反向电压增加时与肖特基结附近的衬底相对应的区域的损耗的部件，来降低它们的正向电压降。在图2、3A和3B中示出了这种结构的例子。
在图2中，由绝缘体11所包围的导电指状物10按照规则的间隔从肖特基接触区域穿入衬底，这些导电指状物与上金属化层接触。这种肖特基二极管结构或者MOS势垒肖特基二极管目前被称为TMBS(沟槽MOS势垒肖特基，TrenchMOS Barrier Schottky)。
在图3A中，与上金属化层接触的P型硅指状物20穿入衬底。这种二极管或肖特基双极二极管目前被叫做JBS二极管(用于结势垒肖特基)。
图3B示出了图3A的肖特基双极二极管的具有浮岛的变形，其中指状物20被分成通过电容效应耦合在一起的分离的指状物20a-20b。
在所有这些已知的结构中，可能由几个元件形成的结或肖特基势垒对于每一个所考虑的元件总是水平的。
而且，申请人已经在发明人JeaN-Luc MoraNd、2003年12月5日的未公开法国申请03/50985中描述了具有垂直有源结的半导体元件。
附图4和5是这个专利申请的附图3和4。
附图4和5是示出没有金属化层的垂直结二极管的单元的一个例子的横截面图和透视图。二极管单元由N区21和P区23之间的界面形成，区23与金属化层22接触，并且区21与金属化层24接触。所有与金属化层22相同类型的金属化层与同一阳极金属化层相连，并且所有与金属化层24相同类型的金属化层与同一阴极金属化层相连。优选的是，阳极和阴极金属化层设置在该元件的相对表面上。对于功率二极管来说，这种结构的优势是结穿过整个二极管的厚度延伸，并且结的表面面积可以大于水平结二极管的情况，在水平结二极管中，结的表面面积受到硅芯片表面面积的限制。在图4的实施例中，各种二极管设置成平行的条带。在图5的实施例中，各种二极管具有圆形结构。也可以采用二极管具有垂直结的其它布局。
通过用金属、金属硅化物或另一种与N区形成肖特基势垒的材料来代替P型区23，可以很容易地使图4和5的结构适合于形成具有垂直结(或势垒)的肖特基二极管。
发明内容
本发明的目的是提供具有垂直结(势垒)的TMBS或JBS二极管的新结构。
为了实现这个目的，本发明提供一种具有垂直于半导体芯片表面延伸的垂直势垒的肖特基二极管，该肖特基二极管包括垂直中心金属导体，所述垂直中心金属导体一方面通过与衬底形成肖特基势垒的插入界面层与半导体芯片的衬底接触，另一方面与垂直于所述垂直中心金属导体延伸的导电指状物接触。
根据本发明的实施例，该二极管是TMBS类型的，并且导电指状物在它们的外周处是绝缘的。
根据本发明的实施例，该二极管是肖特基双极类型的，并且导电指状物为高掺杂P型多晶硅区。
根据本发明的实施例，所述的导电指状物被分离成不连续的段。
根据本发明的实施例，通过掩模来确定所述导电指状物顶视图的形状。
根据本发明的实施例，所述导电指状物的端部是圆形的。
根据本发明的实施例，所述导电指状物的端部比所述导电指状物与垂直中心金属导体接触的部分更窄。
在应用到TMBS或JBS二极管的情况下，除了结的表面面积相对于芯片的表面面积增加的优势外，还获得了另外的优势。当然，将示出的是，根据本发明的优势，可以形成能够改进正向电压降降低、反向击穿电压增加和反向泄漏电流减小这样的特征的特定布局。
在下面的结合附图的特定实施例的非限制性描述中，将详细讨论本发明的前述和其它目的、特征和优势。
附图说明
前面描述的图1、2、3A和3B是图示各种类型的常规肖特基二极管的横截面图；
图4和5示出了例如在未公开法国申请03/50985中描述的具有垂直结的双极二极管；
图6A是根据本发明实施例的TMBS型肖特基二极管的顶视图；
图6B是沿图6A的线A-A的横截面图；
图6C是沿图6A的线B-B的横截面图；
图7A到7I图示了根据本发明制造TMBS型二极管的连续步骤；
图8是图示根据本发明可替换的TMBS二极管的顶视图；
图9A是图示根据本发明的实施例具有浮岛的肖特基双极二极管的顶视图；
图9B是沿图9A的线A-A的横截面图；
图9C是沿图9A的线B-B的横截面图；
图10是图示根据本发明的双极肖特基二极管可替换实施例的顶视图。
具体实施方式
为了清楚起见，在不同的附图中用相同的附图标记表示相同的元件，而且，正如在集成组件的表示中很常见的，各种附图不按比例。
将参考分别是顶视图、沿线A-A的横截面图和沿线B-B的横截面图的图6A、6B和6C，描述根据本发明的TMBS肖特基二极管的实施例。这些附图示出了在阳极任意一侧上的两个二极管单元。应该理解的是，这种模式可以通过对称来重复。还应该理解的是，图示的布局只是可能布局的一个例子。尤其是参考图4和5，应该注意的是，它可以从“条带”型布局转变为“放射”型布局。而且，在本说明书中和在下面的权利要求中，“放射”将用来表示元件或指状物基本上垂直于主垂直电极延伸。
图6A、6B和6C的TMBS型肖特基二极管包括阳极31和阴极32。这个阳极和这个阴极由导体，例如延伸穿过低掺杂N型硅晶片33的整个厚度的金属形成。高掺杂N型区35与阴极32相邻。导电指状物36，例如高掺杂多晶硅从阳极导体31放射状地延伸，并且由绝缘层37所包围。与低掺杂N型硅形成结或肖特基势垒的金属、金属硅化物例如硅化镍39等等设置在阳极31和衬底33之间的界面处。从而有效地获得相对于通常结构翻转的TMBS型肖特基二极管结构，也就是顶视图基本上与例如在图2中示出的通常的TMBS二极管的横截面图相对应。
图6B和6C的横截面图除了示出前面描述的元件外，还示出了与阳极指状物31接触的上金属化层M1以及与阴极指状物32接触的下金属化层M2。在必须避免接触的位置处插入绝缘层，绝缘层没有用附图标记表示。
图7A到7K是沿图6A的线A-A、图示根据本发明的装置的可能制造方式的连续步骤的横截面图。
在这些附图中，中心的黑线表示横截面A-A内的平面变化。而且，只描述了某些主要的步骤，而没有描述那些对本领域技术人员来说显而易见的细节，例如某些掩模、平面化、退火步骤等等。
从用上和下氧化层44和45涂覆硅晶片33的外表面区域开始(图7A)。
最后，通过光刻或通过选择的任何其它方式将晶片从其下表面完全敞开，以在必须形成阴极的位置处形成开口47。然后进行扩散以获得高掺杂N型阴极层35(图7B)。
然后，通过光刻或通过选择的任何其它方式将晶片从其上表面完全敞开，以在必须形成阳极的位置处形成开口48。淀积例如氮化硅的保护层，保护层在上表面侧用附图标记49表示，在下表面侧用附图标记50表示(图7C)。
然后，进行在晶片中形成的开口的填充和平面化，例如用在阳极侧用附图标记51表示、在阴极侧用附图标记52表示的氧化硅来进行(图7D)。
然后，从上表面在要形成图6中用附图标记36表示的横向绝缘指状物的位置处进行刻蚀。这个开口用附图标记54表示(图7E)。
然后，进行氧化以形成多晶硅指状物36的氧化绝缘层37(图7F)。
然后，用多晶硅36填充开口54并进行平面化(图7G)。
然后，连续进行氮化硅的湿还原以及随后的湿刻蚀的步骤，以脱离使用附图标记56表示的阳极开口和用附图标记57表示的阴极开口(图7H)。
然后，淀积金属，进行退火以获得用来形成肖特基势垒39的硅化物，并去除多余的金属。应该注意的是，这个硅化物可以在将没有肖特基效应、而只有接触功能的阴极平面处没有任何不便地形成。用金属导体进行填充以形成垂直的阳极和阴极。并且，如果这不由前面的步骤产生，那么淀积上和下金属化层M1和M2并进行刻蚀。由此获得图7I的结构，图7I的结构与已经用图6B图示过的和描述过的结构相对应。
当与具有水平结的现有技术TMBS肖特基二极管相比时，根据本发明的具有垂直结/势垒的TMBS肖特基二极管具有前面提出的优势，根据该优势对于给定的芯片表面面积，结的表面面积增加。
而且，正如本领域技术人员参考前面描述的制造根据本发明的结构的可能方法应该理解的，根据本发明的具有垂直结/势垒的TMBS肖特基二极管具有可以将任何选择的形状，可能是复杂的形状，简单地赋予产生场效应的指状物的优势，因为这些指状物的形状来自掩模和刻蚀操作，而不是来自注入/扩散操作。
在图8中以顶视图的方式示出了向着垂直阳极导体31的左侧和右侧的指状物36的两个可能的形状。左手侧的指状物36-1在其离阳极最远的端部具有圆形的形状。这种形状提高了击穿电压。确实，已知击穿电压可能基本上发生在结构的大曲率的区域中。在图的右手侧，示出了指状物36-2在阳极平面处比在其远端平面处宽。这使得指状物之间的中间区域在阳极平面处比在离阳极远的区域内有更强的损耗。这还使得装置的击穿电压提高，并且最终使得泄漏电流降低。
根据本发明的该结构的另一个优势是基本单元的肖特基二极管的串联或并联设置尤其易于实施这样的事实。
图9A、9B、9C分别以顶视图、沿线A-A和沿线B-B的横截面图的方式示出了浮岛肖特基双极类型的肖特基二极管的实施例。
在垂直于晶片的垂直阳极金属化层61与垂直于晶片的垂直阴极金属化层62之间可以再一次发现低掺杂N型硅衬底63。用来获得欧姆接触的高掺杂N型层65与阴极金属化层62接触。P型掺杂的多晶硅指状物从阳极61放射状地延伸。这些指状物可以是连续的。在图中示出了包括每一个由三个不连续的部分66-1、66-2和66-3所形成的指状物66的具有浮岛的结构。附图标记67和68表示绝缘体，例如氧化物。用来保证肖特基接触69的金属、硅化物或另一元素置于阳极导体61与低掺杂N型硅衬底63之间。
从而有效地获得了顶视图基本上与图3B中示出的现有技术的装置的横截面图相对应的结构。将不再详细描述图9A-9C，因为参考前面关于具有垂直结的TMBS肖特基二极管给出的解释可以很好理解它们。
本领域技术人员可以用类似于前面描述的方法形成例如图9A-9C的结构。这个方法与前面描述的方法之间的本质区别在于，关于图7E到7G所描述的沟槽的填充之前不是氧化步骤，而是掺杂剂扩散步骤。由此，将由在多晶硅核心外围的掺杂的单晶硅区域形成小岛。
这种具有垂直势垒的肖特基双极二极管相对于常规的肖特基双极二极管具有类似于前面指出的关于TMBS肖特基二极管的优点。在具有浮岛的肖特基双极二极管的情况下，应该强调的是常规的制备方法通常很复杂。仔细选择的形状可以再一次赋予放射状的指状物或赋予放射状的小岛，例如如同图10的顶视图中示出的。
应该注意的是，具有浮岛的肖特基双极二极管的性能尤其取决于浮岛的数量。对于常规的结构，对于每一个浮岛层次来说，制备方法是复杂的(外延生长、掩模、注入)，并且必须重复几次。根据本发明，不管浮岛层次的数量是多少，它们通过相同的步骤形成。
类似地，根据现有技术，TMBS二极管的指状物或肖特基双极二极管的浮岛的形状取决于外延生长、掩模和注入操作的顺序，而根据本发明，其仅仅取决于掩模图案，这简化了操作并留给设计者很大的形状选择自由。
各种替换、修改和改进规定为本公开的一部分，并且规定为在本发明的精神和范围内。因此，前面的描述只是为了举例，而不是为了限制。本发明只由下面的权利要求及其等效物所限制。
Claims (7)
1.一种具有垂直于半导体芯片的表面延伸的垂直势垒的肖特基二极管，包括垂直的中心金属导体(31)，所述垂直的中心金属导体一方面通过与衬底形成肖特基势垒的插入界面层(39)与半导体芯片的衬底(33)接触，另一方面与垂直于所述垂直的中心金属导体延伸的导电指状物(36)接触。
2.权利要求1的肖特基二极管，是TMBS类型的，其中所述导电指状物在其外围是绝缘的。
3.权利要求1的肖特基二极管，是肖特基双极类型的，其中所述指状物(66)为高掺杂P型多晶硅区。
4.权利要求3的肖特基二极管，其中所述指状物分离成不连续的段(66-1，66-2，66-3)。
5.权利要求1的肖特基二极管，其中通过掩模来确定所述指状物在顶视图中的形状。
6.权利要求5的肖特基二极管，其中所述指状物的端部是圆形的。
7.权利要求5的肖特基二极管，其中所述指状物的端部比所述指状物与所述垂直的中心金属导体相接触的部分更窄。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR04/53183 | 2004-12-23 | ||
| FR0453183A FR2880193A1 (fr) | 2004-12-23 | 2004-12-23 | Diode schottky a barriere verticale |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1822398A CN1822398A (zh) | 2006-08-23 |
| CN100492667C true CN100492667C (zh) | 2009-05-27 |
Family
ID=34952989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101215798A Expired - Fee Related CN100492667C (zh) | 2004-12-23 | 2005-12-23 | 具有垂直势垒的肖特基二极管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7622752B2 (zh) |
| EP (1) | EP1675184B1 (zh) |
| CN (1) | CN100492667C (zh) |
| DE (1) | DE602005008881D1 (zh) |
| FR (1) | FR2880193A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671439B2 (en) * | 2005-02-11 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Junction barrier Schottky (JBS) with floating islands |
| US7737522B2 (en) * | 2005-02-11 | 2010-06-15 | Alpha & Omega Semiconductor, Ltd. | Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction |
| US8080848B2 (en) * | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| JP2009059764A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| US8338906B2 (en) * | 2008-01-30 | 2012-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| US8125056B2 (en) * | 2009-09-23 | 2012-02-28 | Vishay General Semiconductor, Llc | Double trench rectifier |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| DE102010028203A1 (de) * | 2010-04-26 | 2011-10-27 | Robert Bosch Gmbh | Gleichrichter-Brückenschaltung |
| US8362585B1 (en) * | 2011-07-15 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging |
| US8736013B2 (en) | 2012-04-19 | 2014-05-27 | Fairchild Semiconductor Corporation | Schottky diode with opposite-polarity schottky diode field guard ring |
| JP6237336B2 (ja) * | 2014-02-27 | 2017-11-29 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| WO2016178837A1 (en) * | 2015-05-07 | 2016-11-10 | Finscale Inc. | Semiconductor devices made of vertical planar elements and methods of their fabrication |
| CN109346406A (zh) * | 2018-11-23 | 2019-02-15 | 江苏新广联半导体有限公司 | 一种并联结构的氮化镓sbd的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3977910A (en) * | 1973-12-14 | 1976-08-31 | General Electric Company | Deep finger diodes |
| EP0271346A2 (en) * | 1986-12-11 | 1988-06-15 | Gte Laboratories Incorporated | Transistor employing composite of semiconductor material and conductive material |
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988770A (en) * | 1973-12-14 | 1976-10-26 | General Electric Company | Deep finger diodes |
| US4031607A (en) * | 1974-05-28 | 1977-06-28 | General Electric Company | Minority carrier isolation barriers for semiconductor devices |
| US4247881A (en) * | 1979-04-02 | 1981-01-27 | Sprague Electric Company | Discoidal monolithic ceramic capacitor |
| GB2090465B (en) * | 1980-12-29 | 1985-11-13 | Gen Electric | Production of p-n junctions by the electromigration method |
| FR2501913A1 (fr) * | 1981-03-10 | 1982-09-17 | Thomson Csf | Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor |
| US4721986A (en) * | 1984-02-21 | 1988-01-26 | International Rectifier Corporation | Bidirectional output semiconductor field effect transistor and method for its maufacture |
| US4984037A (en) * | 1986-12-11 | 1991-01-08 | Gte Laboratories Incorporated | Semiconductor device with conductive rectifying rods |
| US4724223A (en) * | 1986-12-11 | 1988-02-09 | Gte Laboratories Incorporated | Method of making electrical contacts |
| US5270252A (en) * | 1988-10-25 | 1993-12-14 | United States Of America As Represented By The Secretary Of The Navy | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide |
| DE4001350C2 (de) * | 1989-01-18 | 1993-10-07 | Nissan Motor | Halbleitereinrichtung |
| GB2243722A (en) * | 1990-05-03 | 1991-11-06 | Oxley Dev Co Ltd | Improvements in multilayer discoidal capacitors |
| DE69130041T2 (de) * | 1990-06-29 | 1999-02-18 | Canon K.K., Tokio/Tokyo | Verfahren zum Herstellen einer Halbleiteranordnung mit Schottky-übergang |
| US5098862A (en) * | 1990-11-07 | 1992-03-24 | Gte Laboratories Incorporated | Method of making ohmic electrical contact to a matrix of semiconductor material |
| US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| JP3287269B2 (ja) * | 1997-06-02 | 2002-06-04 | 富士電機株式会社 | ダイオードとその製造方法 |
| DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP4240752B2 (ja) * | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP2002100772A (ja) * | 2000-07-17 | 2002-04-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
| US6707127B1 (en) * | 2000-08-31 | 2004-03-16 | General Semiconductor, Inc. | Trench schottky rectifier |
| US6593620B1 (en) * | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| EP1363332B1 (en) * | 2001-02-21 | 2016-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| WO2003096433A1 (en) * | 2002-05-10 | 2003-11-20 | University College Cork-National University Of Irland, Cork. | 'A Planar Schottky Diode and Manufacturing Method' |
| US7683454B2 (en) * | 2003-12-05 | 2010-03-23 | Stmicroelectronics S.A. | MOS power component with a reduced surface area |
| US20050121691A1 (en) * | 2003-12-05 | 2005-06-09 | Jean-Luc Morand | Active semiconductor component with a reduced surface area |
| US7053404B2 (en) * | 2003-12-05 | 2006-05-30 | Stmicroelectronics S.A. | Active semiconductor component with an optimized surface area |
| WO2005057660A1 (fr) * | 2003-12-05 | 2005-06-23 | Stmicroelectronics Sa | Composant semiconducteur actif a surface reduite |
| US7166867B2 (en) * | 2003-12-05 | 2007-01-23 | International Rectifier Corporation | III-nitride device with improved layout geometry |
-
2004
- 2004-12-23 FR FR0453183A patent/FR2880193A1/fr not_active Withdrawn
-
2005
- 2005-12-22 EP EP05112805A patent/EP1675184B1/fr not_active Not-in-force
- 2005-12-22 DE DE602005008881T patent/DE602005008881D1/de active Active
- 2005-12-23 US US11/317,270 patent/US7622752B2/en not_active Expired - Fee Related
- 2005-12-23 CN CNB2005101215798A patent/CN100492667C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3977910A (en) * | 1973-12-14 | 1976-08-31 | General Electric Company | Deep finger diodes |
| EP0271346A2 (en) * | 1986-12-11 | 1988-06-15 | Gte Laboratories Incorporated | Transistor employing composite of semiconductor material and conductive material |
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2880193A1 (fr) | 2006-06-30 |
| EP1675184A1 (fr) | 2006-06-28 |
| CN1822398A (zh) | 2006-08-23 |
| DE602005008881D1 (de) | 2008-09-25 |
| US20060138450A1 (en) | 2006-06-29 |
| US7622752B2 (en) | 2009-11-24 |
| EP1675184B1 (fr) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492667C (zh) | 具有垂直势垒的肖特基二极管 | |
| US7851882B2 (en) | Silicon carbide semiconductor device having junction barrier schottky diode | |
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| TW583773B (en) | Semiconductor device for power regulation | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US20020008237A1 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| TWI576920B (zh) | 二極體元件及其製造方法 | |
| US20060157745A1 (en) | Vertical unipolar component with a low leakage current | |
| WO2002009183A1 (en) | Schottky diode having increased active surface area and method of fabrication | |
| JPS607764A (ja) | 半導体装置 | |
| US9716187B2 (en) | Trench semiconductor device having multiple trench depths and method | |
| US10847660B2 (en) | Trench semiconductor device having multiple active trench depths and method | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| US6462393B2 (en) | Schottky device | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| CN101471259A (zh) | 半导体器件的肖特基二极管及其制造方法 | |
| US20240170583A1 (en) | Method of manufacturing wide-band gap semiconductor device | |
| CN102694033B (zh) | 肖特基二极管器件及其制造方法 | |
| WO2022142371A1 (zh) | 一种半导体器件及其制造方法 | |
| CN111261725A (zh) | 一种新型的超低压降肖特基二极管及其制备方法 | |
| US11990553B2 (en) | Merged PiN Schottky (MPS) diode and method of manufacturing the same | |
| CN117650161B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
| US10615292B2 (en) | High voltage silicon carbide Schottky diode flip chip array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20211223 |