CN112993962A - 高频信号端口的esd保护电路及电源管理系统 - Google Patents

Abstract

本发明公开了高频信号端口的ESD保护电路，包括ESD保护电路、电源端和接地端，ESD保护电路连接在电源端和接地端，ESD保护电路包括第一二极管组、端口组、第二二极管组、钳位单元和第三二极管组，第一二极管组的阴极与电源端连接，第一二极管组的阳极与端口组的一端，端口组的另一端与第二二极管组的阴极连接，第二二极管组的阳极与第三二极管组的阴极连接，第三二极管组的阳极与钳位单元的阳极连接，第三二极管组的阴极与接地端连接，钳位单元的阴极与电源端连接，第一二极管组、第二二极管组和端口组的数量相同，第三二极管组包括至少两个二极管。可以减小IO端口之间的电容，应用范围广，也未额外增加电路设计的面积。

Description

高频信号端口的ESD保护电路及电源管理系统

技术领域

本发明涉及RSD保护电路，尤其涉及一种高频信号端口的ESD保护电路及电源管理系统。

背景技术

ESD保护电路是一种钳位过压保护电路，它能够在很短的时间内将静电释放，同时将浪涌电压固定在一个比较低的电压水平，使后端集成电路免受过浪涌电压的冲击，避免其损坏。ESD保护电路主要应用在各类接口电路当中，如手机、平板、电视机、电脑主机中均有ESD保护电路，通常ESD保护电路一端与电路的IO端并联，另一端与地相连，当有浪涌电压从电路IO端进入后，会触发ESD保护电路优先导通，浪涌电流经过ESD保护电路到地释放，将浪涌电压钳位在一个较低的水平，从而保护了后端IC器件。

电路的信号端口通常用于数据传输，随着技术的进步，所对应的传输频率不断提高，以满足更快的通信速度的要求。与之相应的，对于ESD保护电路也提出了更高的要求，那就是要具有超低电容，以保证在高频信号传输过程中不能发生数据丢失的情况。但是随着通讯速度的提升，在诸如USB3.0、HDMI2.0/2.1等超高速信号传输端口，对于ESD保护电路的电容要求会更加小，通常要求不得超过0.5pF，上述结构电路已经很难满足此种要求。

发明内容

有鉴于此，本发明提出了一种具有超低电容、适用于高频信号端口的ESD保护电路及电源管理系统，其具有写保护多个端口的特性，且基本不增加电路布局面积，来解决上述存在的技术问题，采用以下的具体方案来实现。

第一方面，本发明了一种高频信号端口的ESD保护电路，包括ESD保护电路、电源端和接地端，所述ESD保护电路连接在所述电源端和所述接地端，所述ESD保护电路包括第一二极管组、端口组、第二二极管组、钳位单元和第三二极管组，所述第一二极管组的阴极与所述电源端连接，所述第一二极管组的阳极与所述端口组的一端，所述端口组的另一端与所述第二二极管组的阴极连接，所述第二二极管组的阳极与所述第三二极管组的阴极连接，所述第三二极管组的阳极与所述钳位单元的阳极连接，所述第三二极管组的阴极与所述接地端连接，所述钳位单元的阴极与所述电源端连接；

其中，所述第一二极管组、所述第二二极管组和所述端口组的数量相同，所述第三二极管组包括至少两个二极管。

作为上述的技术方案的进一步改进，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管、第四二极管和第五二极管，所述端口组包括四个IO端口；

每个IO端口与所述电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极均与所述电源端相连；自所述接地端到每个IO端口经过一个共用的第四二极管，之后分别与第二二极管的阳极相连，多个第二二极管的阴极与每个IO端口相连；钳位单元的阳极与第三二极管的阳极相连，所述第三二极管的阴极接地；第五二极管的阳极与第三二极管相连并与钳位单元的阳极相接，第五二极管的阴极与第四二极管的阴极相接并与多个第二二极管的阳极相连。

作为上述技术方案的进一步改进，当IO端口对地，遇到正向静电释放事件时，放电电流路径为：首先经过正向第一二极管，然后经过钳位单元，再经过正向的第三二极管，最终导向接地端释放；

当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，经过第四二极管，然后经过第二二极管，最终导向IO端口释放；

当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过共用的第五二极管、与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。

作为上述技术方案的进一步改进，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管和第五二极管，所述端口组包括四个IO端口；

每个IO端口与电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极与电源端相连，自接地端到每个IO端口经过多个并联的第二二极管连接至IO端口；钳位单元的阳极与第三二极管的阳极相连，第三二极管的阴极接地；第五二极管的阳极与第三二极管的阳极相接，第五二极管与钳位单元的阳极相接，第五二极管的阴极与多个第二二极管的阳极相连。

作为上述技术方案的进一步改进，当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，直接经过第二二极管，导向IO端口释放。

作为上述技术方案的进一步改进，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管和第四二极管，所述端口组包括四个IO端口；

每个IO端口与电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极与电源端相连，自接地端到每个IO端口经过一个共用的第四二极管，之后分别与多个第二二极管的阳极相连并连接至IO端口，钳位单元的阳极与第三二极管的阴极相连，第三二极管的阴极与接地端连接，第三二极管的阳极与第四二极管的阴极相接。

作为上述技术方案的进一步改进，当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。

作为上述技术方案的进一步改进，所述钳位单元为TVS二极管。

第二方面，本发明提供了一种电源管理系统，所述电源管理系统包括上述高频信号端口的ESD保护电路和电源管理芯片，所述电源管理芯片并联连接在所述电源端和所述接地端之间。

相对于现有技术，本发明提供了高频信号端口的ESD保护电路及电源管理系统，具有以下有益效果：

通过在电源端和接地端之间接入ESD保护电路和钳位单元，ESD保护电路由多个第一二极管、多个第二二极管和多个IO端口组成，多个第一二极管并联连接IO端口的一端，多个第二二极管并联连接IO端口的另一端，多个IO端口所在电路中的第一二极管和第二二极管串联，可以有效对多个IO端口进行保护，适用于高频信号端口的ESD保护电路，同时在钳位单元和第二二极管组之间加入第三三极管组，可以有效降低IO端口对地的电容，提高了ESD保护电路的保护能力。通过调整第三二极管组中的二极管数量和设置在电路中的位置，可以减小IO端口之间的电容，应用范围广，也未额外增加电路设计的面积，成本低工作性能高。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明第一实施例提供的高频信号端口的ESD保护电路的电路图；

图2为本发明第二实施例提供的高频信号端口的ESD保护电路的电路图；

图3为本发明第三实施例提供的高频信号端口的ESD保护电路的电路图；

图4为本发明第四实施例提供的高频信号端口的ESD保护电路的电路图；

图5为本发明第五实施例提供的高频信号端口的ESD保护电路的电路图；

图6为本发明实施例提供的电源管理系统的电路图。

主要元件符号说明如下：

10-ESD保护电路；20-电源端；30-接地端；40-第一二极管组；41-端口组；42-第二二极管组；43-钳位单元；44-第三二极管组；45-第一二极管；46-第二二极管；47-第三二极管；48-第四二极管；49-第五二极管；50-电源管理芯片。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

参阅图1、图2、图3、图4及图5，本发明提供了一种高频信号端口的ESD保护电路，包括ESD保护电路10、电源端20和接地端30，所述ESD保护电路10连接在所述电源端20和所述接地端30，所述ESD保护电路10包括第一二极管组40、端口组41、第二二极管组42、钳位单元43和第三二极管组44，所述第一二极管组40的阴极与所述电源端20连接，所述第一二极管组40的阳极与所述端口组41的一端，所述端口组41的另一端与所述第二二极管组42的阴极连接，所述第二二极管组42的阳极与所述第三二极管组44的阴极连接，所述第三二极管组44的阳极与所述钳位单元43的阳极连接，所述第三二极管组44的阴极与所述接地端30连接，所述钳位单元43的阴极与所述电源端20连接；

其中，所述第一二极管组40、所述第二二极管组42和所述端口组41的数量相同，所述第三二极管组44包括至少两个二极管。

本实施例中，第一二极管组、第二二极管组、第一二极管和端口组的数量均为四，IO端口位于第一二极管和第二二极管之间，四个第一二极管、四个IO端口、四个第二二极管分别记为D1、IO1、IO2、IO3、IO4、D2，钳位单元为TVS二极管，TVS二极管也称为瞬态电压抑制二极管（Transient voltage suppression diode），TVS二极管具有保护电器设备不受导线引入的电压尖峰破坏，二极管D1和二极管D2均为小电容二极管，二极管D1的阳极与IO端口的一端连接，二极管D1的阴极连接至电源端，二极管D2的阴极与IO端口的另一端连接，二极管D2的阳极连接至第三二极管组，通过二极管的串联或并联，降低了IO端口对地的电容。

需要说明的是，低电容的信号端口可以作为高频端口，在高频信号电路中，电路的特征阻抗较低，分布电容和分布电感对电路的阻抗匹配，信号质量会产生较大的影响，这要求涉及的ESD保护电路具有很小的寄生参数，对信号质量和阻抗匹配产生最小的影响，即需要保证高频信号尽量无损失地通过保护电路，同时ESD保护电路要对宽频道的ESD信号具有较好的吸收和衰减性能，阻止ESD脉冲进入被保护电路，在中低频IC内部的IO端口都可以涉及ESD保护电路以提高器件的抗ESD能力，但是射频器件和高速数字IC内部的IO端口一般无法直接设计ESD保护电路，因为保护电路的寄生参数（主要是结电容）将影响IO端口的阻抗匹配，改变器件的频响特性。

可选地，所述第一二极管组40包括四个第一二极管45，所述第二二极管组42包括四个第二二极管46，所述第三二极管组44包括第三二极管47、第四二极管48和第五二极管49，所述端口组41包括四个IO端口；

每个IO端口与所述电源端20之间连接一个第一二极管45，每个第一二极管45的阳极与对应的IO端口相连，多个第一二极管45的阴极均与所述电源端20相连；自所述接地端30到每个IO端口经过一个共用的第四二极管48，之后分别与第二二极管46的阳极相连，多个第二二极管46的阴极与每个IO端口相连；钳位单元43的阳极与第三二极管47的阳极相连，所述第三二极管47的阴极接地；第五二极管49的阳极与第三二极管47相连并与钳位单元43的阳极相接，第五二极管49的阴极与第四二极管48的阴极相接并与多个第二二极管46的阳极相连。

本实施例中，当IO端口对地，遇到正向静电释放事件时，放电电流路径为：首先经过正向第一二极管，然后经过钳位单元，再经过正向的第三二极管，最终导向接地端释放；当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，经过第四二极管，然后经过第二二极管，最终导向IO端口释放；当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过共用的第五二极管、与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。

需要说明的是，第三二极管记为D3，第四二极管记为D4，第五二极管记为D5，电路在IO端口到接地端之间增加了二极管D3和二极管D4，IO端口对地的电容可以很轻易的减少到原来电容的一半，采用该高频信号端口的ESD保护电路的IO端口对地的电容远远小于0.5pF，适用于超高频通讯的应用电路。另外，由于电路在IO端口到IO端口之间增加了二极管D5、二极管D3和二极管D4，其中，二极管D3和二极管D4为串联，二极管D5与二极管D3、D4为并联，IO端口之间的电容也会相应减小，采用该高频信号端口的ESD保护电路，IO端口之间的电容比原来至少减少25%，适用于超高频通讯的应用电路。同时本发明电路并未大量增加电路面积，因此其成本仍然较低。

可选地，所述第一二极管组40包括四个第一二极管45，所述第二二极管组42包括四个第二二极管46，所述第三二极管组44包括第三二极管47和第五二极管49，所述端口组41包括四个IO端口；

每个IO端口与电源端20之间连接一个第一二极管45，每个第一二极管45的阳极与对应的IO端口相连，多个第一二极管45的阴极与电源端20相连，自接地端30到每个IO端口经过多个并联的第二二极管46连接至IO端口；钳位单元43的阳极与第三二极管47的阳极相连，第三二极管47的阴极接地；第五二极管49的阳极与第三二极管47的阳极相接，第五二极管49与钳位单元43的阳极相接，第五二极管49的阴极与多个第二二极管46的阳极相连。

本实施例中，当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，直接经过第二二极管，导向IO端口释放。因此，在此方向上其具有更低的钳位电压，保护能力更强，同时电容仍然较小。

可选地，所述第一二极管组40包括四个第一二极管45，所述第二二极管组42包括四个第二二极管46，所述第三二极管组44包括第三二极管47和第四二极管48，所述端口组41包括四个IO端口；

每个IO端口与电源端20之间连接一个第一二极管45，每个第一二极管45的阳极与对应的IO端口相连，多个第一二极管45的阴极与电源端20相连，自接地端到每个IO端口经过一个共用的第四二极管48，之后分别与多个第二二极管46的阳极相连并连接至IO端口，钳位单元43的阳极与第三二极管47的阴极相连，第三二极管47的阴极与接地端30连接，第三二极管47的阳极与第四二极管48的阴极相接。

本实施例中，当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。TVS钳位单元阴极连接VCC电源端，TVS钳位单元阳极与二极管D3阳极相连，二极管D3阴极接地，即TVS钳位单元与二极管D3串联后并联于VCC电源和接地端之间，TVS钳位单元阳极同时还与二极管D4阴极、多个二极管D2阳极相连。由于减少了二极管D5，因此，在放电电流路径的方向上其具有更低的钳位电压，保护能力更强，同时电容仍然较小。

参阅图6，本发明还提供了一种电源管理系统，所述高频信号端口的ESD保护系统包括上述高频信号端口的ESD保护电路和电源管理芯片50，所述电源管理芯片50并联连接在所述电源端20和所述接地端30之间。

本发明提供了一种高频信号端口的ESD保护电路及电源管理系统，通过在电源端和接地端之间接入ESD保护电路和钳位单元，ESD保护电路由多个第一二极管、多个第二二极管和多个IO端口组成，多个第一二极管并联连接IO端口的一端，多个第二二极管并联连接IO端口的另一端，多个IO端口所在电路中的第一二极管和第二二极管串联，可以有效对多个IO端口进行保护，适用于高频信号端口的ESD保护电路，同时在钳位单元和第二二极管组之间加入第三三极管组，可以有效降低IO端口对地的电容，提高了ESD保护电路的保护能力。通过调整第三二极管组中的二极管数量和设置在电路中的位置，可以减小IO端口之间的电容，应用范围广，也未额外增加电路设计的面积，成本低工作性能高。

在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (9)

1.一种高频信号端口的ESD保护电路，其特征在于，包括ESD保护电路、电源端和接地端，所述ESD保护电路连接在所述电源端和所述接地端，所述ESD保护电路包括第一二极管组、端口组、第二二极管组、钳位单元和第三二极管组，所述第一二极管组的阴极与所述电源端连接，所述第一二极管组的阳极与所述端口组的一端，所述端口组的另一端与所述第二二极管组的阴极连接，所述第二二极管组的阳极与所述第三二极管组的阴极连接，所述第三二极管组的阳极与所述钳位单元的阳极连接，所述第三二极管组的阴极与所述接地端连接，所述钳位单元的阴极与所述电源端连接；

其中，所述第一二极管组、所述第二二极管组和所述端口组的数量相同，所述第三二极管组包括至少两个二极管。

2.根据权利要求1所述的高频信号端口的ESD保护电路，其特征在于，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管、第四二极管和第五二极管，所述端口组包括四个IO端口；

每个IO端口与所述电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极均与所述电源端相连；自所述接地端到每个IO端口经过一个共用的第四二极管，之后分别与第二二极管的阳极相连，多个第二二极管的阴极与每个IO端口相连；钳位单元的阳极与第三二极管的阳极相连，所述第三二极管的阴极接地；第五二极管的阳极与第三二极管相连并与钳位单元的阳极相接，第五二极管的阴极与第四二极管的阴极相接并与多个第二二极管的阳极相连。

3.根据权利要求2所述的高频信号端口的ESD保护电路，其特征在于，当IO端口对地，遇到正向静电释放事件时，放电电流路径为：首先经过正向第一二极管，然后经过钳位单元，再经过正向的第三二极管，最终导向接地端释放；

当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，经过第四二极管，然后经过第二二极管，最终导向IO端口释放；

当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过共用的第五二极管、与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。

4.根据权利要求1所述的高频信号端口的ESD保护电路，其特征在于，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管和第五二极管，所述端口组包括四个IO端口；

每个IO端口与电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极与电源端相连，自接地端到每个IO端口经过多个并联的第二二极管连接至IO端口；钳位单元的阳极与第三二极管的阳极相连，第三二极管的阴极接地；第五二极管的阳极与第三二极管的阳极相接，第五二极管与钳位单元的阳极相接，第五二极管的阴极与多个第二二极管的阳极相连。

5.根据权利要求4所述的高频信号端口的ESD保护电路，其特征在于，

当IO端口对地，遇到负向静电释放事件时，放电电流路径为：首先由接地端开始，直接经过第二二极管，导向IO端口释放。

6.根据权利要求1所述的高频信号端口的ESD保护电路，其特征在于，所述第一二极管组包括四个第一二极管，所述第二二极管组包括四个第二二极管，所述第三二极管组包括第三二极管和第四二极管，所述端口组包括四个IO端口；

每个IO端口与电源端之间连接一个第一二极管，每个第一二极管的阳极与对应的IO端口相连，多个第一二极管的阴极与电源端相连，自接地端到每个IO端口经过一个共用的第四二极管，之后分别与多个第二二极管的阳极相连并连接至IO端口，钳位单元的阳极与第三二极管的阴极相连，第三二极管的阴极与接地端连接，第三二极管的阳极与第四二极管的阴极相接。

7.根据权利要求6所述的高频信号端口的ESD保护电路，其特征在于，当IO端口对IO端口，遇到正向静电释放事件时，放电电流路径为：首先经过IO1端相连的第一二极管，然后经过钳位单元，再经过与IO2端相连的第二二极管，最终导向IO2端释放，其中，IO1端和IO2端属于IO端口。

8.根据权利要求1所述的高频信号端口的ESD保护电路，其特征在于，所述钳位单元为TVS二极管。

9.一种电源管理系统，其特征在于，所述电源管理系统包括如权利要求1-8任一项所述的高频信号端口的ESD保护电路和电源管理芯片，所述电源管理芯片并联连接在所述电源端和所述接地端之间。

Images