CN104917165A - 浪涌电压保护电路和方法 - Google Patents

浪涌电压保护电路和方法 Download PDF

Info

Publication number
CN104917165A
CN104917165A CN201510103487.0A CN201510103487A CN104917165A CN 104917165 A CN104917165 A CN 104917165A CN 201510103487 A CN201510103487 A CN 201510103487A CN 104917165 A CN104917165 A CN 104917165A
Authority
CN
China
Prior art keywords
surge voltage
protection circuit
type crystal
coupled
power surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510103487.0A
Other languages
English (en)
Other versions
CN104917165B (zh
Inventor
许胜福
胡哲深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN104917165A publication Critical patent/CN104917165A/zh
Application granted granted Critical
Publication of CN104917165B publication Critical patent/CN104917165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Abstract

本发明提供一种浪涌电压保护电路和方法。浪涌电压保护电路包含检测元件，嵌入于芯片，并布置于第一端和第二端之间，用于检测由于浪涌电压的突然电压变化是否发生，并当突然电压变化发生时生成使能信号；以及保护元件，嵌入于芯片并耦合到检测元件，用于通过在接收使能信号后旁路由浪涌电源生成的高能量，调整并降低突然电压变化。本发明通过以上方案，可以有效地保护芯片，且可以降低成本。

Description

浪涌电压保护电路和方法
【技术领域】
本发明涉及浪涌电压(浪涌电压)保护电路，且特别地，涉及芯片上浪涌电压保护电路以及芯片上浪涌电压保护方法。
【背景技术】
由浪涌电压或静电放电(electrostatic discharge，ESD)导致的损坏已经成为集成电路(IC)产品的一个主要的可靠性问题。图1是现有的数字用户回路系统100的示意图。数字用户回路系统100包含初级浪涌电压保护部件110、变压器120、次级浪涌电压保护部件130、回路部件150以及逻辑部件160A和160B。节点TXN、TXP、RXP和RXN是IC引脚。当浪涌电压在回路部件150附近发生时，初级浪涌电压保护部件110和次级浪涌电压保护部件130将释放突然放电(abrupt discharging)并保护数字用户回路系统100和IC。
然而，初级浪涌电压保护部件110、次级浪涌电压保护部件130和/或其它保护部件(例如，齐纳二极管或晶闸管浪涌电压抑制器)装备于数字用户回路系统100的系统板上，成本更高且占据更多空间。因此，需要一种嵌入在IC的芯片上浪涌电压保护电路以降低成本，且简化数字用户回路系统100的结构。
【发明内容】
有鉴于此，本发明特提供以下技术方案：
本发明提供一种浪涌电压保护电路用于芯片，包含检测元件，嵌入于芯片，并布置于第一端和第二端之间，用于检测由于浪涌电压的突然电压变化是否发生，并当突然电压变化发生时生成使能信号；以及保护元件，嵌入于芯片并耦合到检测元件，用于通过在接收使能信号后旁路由浪涌电源生成的高能量，调整并降低突然电压变化。
本发明还提供一种浪涌电压保护电路，包含由两个P型晶体管组成的差分对，并嵌入于芯片，其中两个P型晶体管的源极分别耦合到第一端和第二端，两个P型晶体管的漏极耦合在一起，以及两个P型晶体管的栅极偏置到预定电压，且当突然电压变化发生时，源极中的一个的电压超过预定电压，以及使能信号在两个P型晶体管的漏极生成；以及N型晶体管，嵌入于芯片，且耦合到两个P型晶体管的漏极，其中N型晶体管的漏极和源极耦合到第一端和第二端，且在接收使能信号后，N型晶体管导通，用于从第一端和第二端旁路浪涌电压的高能量。
本发明还提供一种浪涌电压保护方法，用于浪涌电压保护电路，浪涌电压保护电路嵌入于芯片，且布置于第一端和第二端之间，包含由浪涌电压保护电路的检测元件检测由于浪涌电压的突然电压变化是否发生；当突然电压变化发生时，由检测元件生成使能信号；以及由浪涌电压保护电路的保护元件，通过在接收使能信号后旁路由浪涌电压生成的高能量，降低突然电压变化。
本发明通过以上方案，可以有效地保护芯片，且可以降低成本。
【附图说明】
通过参考附图阅读后续详细描述和示例，可以更充分地理解本发明，其中：
图1是现有的数字用户回路系统的示意图；
图2是根据本发明的一个实施例的数字用户回路系统的芯片的示意图；
图3A是根据本发明的一个实施例的芯片的浪涌电压保护电路的示意图；
图3B是根据本发明的另一实施例的芯片的浪涌电压保护电路的示意图；
图4A是图示没有芯片的浪涌电压保护电路的电压的示意图。
图4B是图示根据本发明的另一实施例的具有芯片的浪涌电压保护电路的电压的示意图；
图4C是图示根据本发明的另一实施例的具有芯片的浪涌电压保护电路的电压的示意图；以及
图5是根据本发明的一个实施例的芯片的浪涌电压保护电路的流程图。
不同附图中的对应标号和符号通常指代对应部分，除非以其它方式指示。绘制附图以清楚地图示实施例的有关方面，并不一定按比例绘制。
【具体实施方式】
以下描述具有实施本发明的最佳模式操作。此描述是为了说明本发明的一般原理，且不应该看作是限制。遍及描述和以下权利要求的某些术语和附图用于指代特定部件。如本领域的技术人员意识的，制造商可用不同名称指代部件。此文档不打算区别名称不同但功能相同的部件。在本发明中使用的术语“部件”、“系统”和“装置”可以是关于计算机的实体，其是硬件、软件或硬件和软件的组合。在以下的描述和权利要求中，术语“包含”和“包括”以开放形式来使用，并因此应该解释为“包含但不限于”。而且，术语“耦合”意在表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接或经由其它装置和连接通过间接电连接。
图2是根据本发明的一个实施例的数字用户回路系统的芯片200的示意图。芯片200(或IC)包含至少一个浪涌电压保护电路210、预驱动器230、逻辑部件260、两个电压源V1和V2、四个节点TXN、TXP、RXP和RXN以及一些晶体管和电阻器。具体地，浪涌电压保护电路210和预驱动器230由电压源V1和V2偏置，且节点TXN、TXP、RXP和RXN是IC引脚。例如，节点TXN、TXP是芯片的发送输出端，以及节点RXP和RXN是芯片的接收输入端。在一个实施例中，节点TXP是收发器差分正输出端，节点TXN是收发器差分负输出端，节点RXP是接收器差分正输入端，节点RXN是接收器差分负输入端。
然而，应该注意到，浪涌电压保护电路210可改进差模和共模的浪涌电压保护性能。因为，浪涌电压保护电路210嵌入在芯片200上，以降低芯片200外的浪涌电压保护部件的成本，浪涌电压保护电路210可以布置于属于芯片200的任何两个节点的第一端和第二端之间。例如，如图2所示，浪涌电压保护电路210布置或定位于节点TXP(第一端)和节点TXN(第二端)之间。在一个实施例中，浪涌电压保护电路210布置于节点RXN(第一端)和地GND(第二端)之间。在另一实施例中，浪涌电压保护电路210布置于节点RXP(第一端)和地GND(第二端)之间。以上实施是用于示例，且并不意在限制。例如，浪涌电压保护电路210还可布置于逻辑部件260的节点RXP和输入端之间。在另一示例中，浪涌电压保护电路210还可以布置于节点TXP和预驱动器230之间。
图3A是根据本发明的一个实施例的芯片200的浪涌电压保护电路210的示意图。浪涌电压保护电路210包含检测元件211、保护元件212和偏置元件213。在一个实施例中，检测元件211嵌入于芯片200上并布置于第一端(即，节点TXP)和第二端(即，节点TXN)之间。检测元件211用于检测是否由于浪涌电压发生突然电压变化，并当突然电压变化发生时生成使能信号ES。当浪涌电压发生时，其将大量放电并生成导致突然变压变化和/或突然电流变化的高能量，这表示电压和/或电流改变快速并严重。因此，检测元件211用于检测由浪涌电压或浪涌电压放电导致的以上激烈改变。
在一个实施例中，保护元件212嵌入于芯片200上，并耦合到检测元件211。具体地，保护元件212用于在接收到使能信号ES后通过旁路由浪涌电压生成的高能量，调整并降低突然电压变化。例如，保护元件212可以是硅控制整流器(SCR)或场氧化物装置(FOD)。保护元件212的触发端连接于检测元件211，以及保护元件212的阳极和阴极分别连接于第一端和第二端，用于从第一端和第二端旁路浪涌电压的高能量。此外，偏置元件213耦合到检测元件211，用于偏置检测元件211的预定电压。
图3B是根据本发明的另一实施例的芯片200的浪涌电压保护电路210的示意图。在一个实施例中，检测元件211包含由两个P型晶体管216(例如，两个P型金属氧化物半导体(PMOS)晶体管)组成的差分对214。两个P型晶体管216的源极分别连接到第一端(节点TXP)以及第二端(节点TXN)，以及两个P型晶体管216的漏极连接在一起，两个P型晶体管216的栅极偏置到预定电压VDD。应该注意到，检测元件211由P型晶体管216实施，但不限于此。换句话说，两个N型晶体管(例如，两个N型金属氧化物半导体(NMOS)晶体管)的差分对214，还可用于检测元件211。
应该注意到，在一个实施例中，当突然电压变化发生时，P型晶体管216的一个源极的电压超过预定电压VDD，且使能信号ES在两个P型晶体管216的漏极生成。使能信号ES用于初始化或导通保护元件212。此外，检测元件211也包含缓冲器215和电阻器217A。缓冲器215耦合于N型晶体管220的栅极和两个P型晶体管216的漏极之间以驱动保护元件212。例如，缓冲器215包含至少一个反相器和/或其它逻辑部件。电阻器217A布置于地GND和两个P型晶体管216的漏极之间。
在一个实施例中，如图3B所示，保护元件212包含N型晶体管220。保护元件212的N型晶体管220的栅极耦合到两个P型晶体管216的漏极，N型晶体管220的漏极和源极连接到第一端和第二端。在另一实施例中，缓冲器215耦合于N型晶体管220的栅极和P型晶体管216的漏极之间。在从检测单元211接收到使能信号后，保护元件212的N型晶体管220导通，用于从第一端和第二端旁路浪涌电压的高能量。此外，偏置元件213耦合到检测元件211，用于在两个P型晶体管216的栅极偏置预定电压VDD。偏置元件213包含预定电压VDD的电压源、电阻器217B和电容器219，且P型晶体管216的栅极连接于电阻器217B和电容器219之间的节点。因此，P型晶体管216的栅极的电压可以由偏置元件213偏置或固定在预定电压VDD。
在另一实施例中，两个P型晶体管216的源极和/或N型晶体管220的漏极和源极的部分218缺少硅化物。具体地，硅化物阻挡层(SAB)根据其相关掩膜和制程，用以在两个P型晶体管216的源极和/或N型晶体管220的漏极和源极的特定部分218移除硅化物。因此，以上提及的硅化物层的部分218将被移除，且特定部分218的电阻将增加用于改进承受由浪涌电压导致的高能量的能力。
另一方面，当浪涌电压没发生时，两个P型晶体管216的源极的电压是低电平，其低于预定电压VDD，以及P型晶体管216断开。因此，检测元件211不生成使能信号ES，且保护单元212的N型晶体管220断开。另一方面，当浪涌电压发生时，由于浪涌电压的高能量出现，且两个P型晶体管216的源极的至少一个电压将增加并超过预定电压VDD。因为，P型晶体管216的源极的至少一个电压位于大于低电平的高电平，至少一个P型晶体管216导通。后来，使能信号ES在P型晶体管216的漏极生成并输出到保护元件212，以及初始化或使能缓冲器215以驱动保护元件212。
在本实施例中，使能信号ES发送到N型晶体管220的栅极，以及N型晶体管220的栅极的电压拉至高电平，用于初始化或使能保护元件212。因此，放电路径在第一端(节点TXP)和第二端(节点TXN)之间通过N型晶体管220形成。由浪涌电压生成的高能量可以通过放电路径旁路或释放，且突然电压变化可减小，以保护芯片200以及数字用户回路系统。换句话说，由浪涌电压在第一端或第二端诱发的大电流通过放电路径放电或释放。因此，当浪涌电压或ESD事件由检测元件211自动检测时，使能信号ES发送到保护元件212，用于开发放电路径以减轻上述突然高能量，并保护IC。利用本发明的浪涌电压保护电路210，IC和数字用户回路系统100可以较低成本、较简单配置和减少了的布局大小来保护，现有技术中提及的附加的和专属保护部件可以删除。
图4A是图示没有芯片200的浪涌电压保护电路210的电压的示意图。由于浪涌电压的突然变化或差异发生如图4A所示。具体地，节点TXN的最高电压大约是9V，以及节点TXP的最低电压大约是-4V。此外，图4B和4C是图示具有根据本发明的另一实施例的芯片200的浪涌电压保护电路210的电压的示意图。图4B图示节点TXN的最高电压大约是8.3V且节点TXP的最低电压大约是-2.4V。本发明的浪涌电压保护电路210检测到浪涌电压并开发放电路径由，因此，节点TXN和TXP的电压的突然变化将被调整和降低。此外，图4C图示节点TXN的最高电压是大约7V，以及节点TXP的最低电压是大约-1.3V，这表示节点TXN和TXP的电压的突然变化由大尺寸的浪涌电压保护电路210进一步降低。具体地，图4C中的实施例的N型晶体管220的大小大于图4B的实施例的N型晶体管220的大小。具有大尺寸的N型晶体管220具有更好的承受和旁路大电流的浪涌电压以保护IC和数字用户回路系统的性能。
图5是根据本发明的一个实施例的芯片200的浪涌电压保护电路210的流程图。在步骤S500，由浪涌电压保护电路210的检测元件211检测由于浪涌电压的突然电压变化是否发生。后来，在步骤S502，当突然电压变化发生时，使能信号ES由检测元件211生成。后来，在步骤S504，浪涌电压保护电路210的保护元件212通过在接收到使能信号ES后，旁路高能量降低突然电压变化。浪涌电压保护电路210和浪涌电压保护方法的详细的方法已经在以上说明，故不再重复。
尽管，本公开的实施例及其优点已经详细描述，应该理解可以在不背离如所附的权利要求定义的本公开的范围，进行各种改变、替换以及变更。例如，本领域技术人员将容易理解，本公开描述的很多特征、功能、过程和材料可以在本公开的范围中变化。此外，本申请的范围不意在限制于描述于说明书的过程、机器、制造、物质组分、装备、方法和步骤的特定实施例。本领域的普通技术人员从本公开从将意识到，现在呈现的或以后开发的，执行如本文描述的对应实施例的基本相同的功能或实现基本相同的结果的过程、机器、制造、物质组分、装备、方法或步骤，可以根据本公开利用。因此，所附的权利要求意在包含落入范围的这样的过程、机器、制造、物质组分、装备、方法或步骤。此外，构成单独的实施例的每个权利要求，以及各种权利要求和实施例的组合落入本公开的范围。

Claims (16)

1.一种用于芯片的浪涌电压保护电路，其特征在于，包含：
检测元件，嵌于所述芯片上，并布置于第一端和第二端之间，用于检测由于浪涌电压的突然电压变化是否发生，并当所述突然电压变化发生时生成使能信号；以及
保护元件，嵌于所述芯片上并耦合到所述检测元件，用于在接收所述使能信号后通过旁路由所述浪涌电压生成的高能量，调整并降低所述突然电压变化。
2.如权利要求1所述的浪涌电压保护电路，其特征在于，所述第一端和所述第二端是所述芯片的发送输出端。
3.如权利要求1所述的浪涌电压保护电路，其特征在于，所述第一端和所述第二端是所述芯片的接收输入端和地端。
4.如权利要求1所述的浪涌电压保护电路，其特征在于，所述检测元件还包括由两个P型晶体管组成的一个差分对，所述两个P型晶体管的源极分别耦合到所述第一端和所述第二端，所述两个P型晶体管的漏极耦合在一起，以及所述两个P型晶体管的栅极偏置到预定电压，且当所述突然电压变化发生时，所述源极中的一个的电压超过所述预定电压，以及所述使能信号在所述两个P型晶体管的所述漏极生成。
5.如权利要求4所述的浪涌电压保护电路，其特征在于，所述浪涌电压保护电路还包括偏置元件，耦合到所述检测元件，且所述偏置元件用于在所述两个P型晶体管的所述栅极偏置所述预定电压。
6.如权利要求4所述的浪涌电压保护电路，其特征在于，所述检测元件还包括缓冲器，耦合到所述两个P型晶体管的所述漏极，以驱动所述保护元件。
7.如权利要求4所述的浪涌电压保护电路，其特征在于，所述保护元件包含N型晶体管，所述N型晶体管的栅极耦合到所述两个P型晶体管的所述漏极，所述N型晶体管的漏极和源极耦合到所述第一端和所述第二端，且在接收所述使能信号后，所述N型晶体管导通，用于从所述第一端和所述第二端旁路所述浪涌电压的所述高能量。
8.如权利要求7所述的浪涌电压保护电路，其特征在于，所述两个P型晶体管的所述源极和/或所述N型晶体管的所述漏极和所述源极的部分不具有硅化物。
9.如权利要求1所述的浪涌电压保护电路，其特征在于，所述保护元件是硅控制整流器或场氧化物装置，所述保护元件的触发端耦合到所述检测元件，所述保护元件的阳极和阴极耦合到所述第一端和所述第二端，用于从所述第一端和所述第二端旁路所述浪涌电压的所述高能量。
10.一种浪涌电压保护电路，其特征在于，包含：
由两个P型晶体管组成的差分对，并嵌于芯片上，其中所述两个P型晶体管的源极分别耦合到第一端和第二端，所述两个P型晶体管的漏极耦合在一起，以及所述两个P型晶体管的栅极偏置到预定电压，且当突然电压变化发生时，所述源极中的一个的电压超过所述预定电压，以及使能信号在所述两个P型晶体管的所述漏极生成；以及
N型晶体管，嵌于所述芯片上，且耦合到所述两个P型晶体管的所述漏极，其中所述N型晶体管的漏极和源极耦合到所述第一端和所述第二端，且在接收所述使能信号后，所述N型晶体管导通，用于从所述第一端和所述第二端旁路所述浪涌电压的所述高能量。
11.如权利要求10所述的浪涌电压保护电路，其特征在于，所述两个P型晶体管的所述源极和/或所述N型晶体管的所述漏极和所述源极的部分不具有硅化物。
12.如权利要求10所述的浪涌电压保护电路，其特征在于，还包括偏置元件，耦合到所述差分对，用于在所述两个P型晶体管的所述栅极偏置所述预定电压。
13.如权利要求12所述的浪涌电压保护电路，其特征在于，还包括缓冲器，耦合于所述N型晶体管的所述栅极和所述两个P型晶体管的所述漏极之间，以驱动所述N型晶体管。
14.如权利要求10所述的浪涌电压保护电路，其特征在于，所述第一端和所述第二端是所述芯片的发送输出端。
15.如权利要求10所述的浪涌电压保护电路，其特征在于，所述第一端和所述第二端是所述芯片的接收输入端和地端。
16.一种浪涌电压保护方法，其特征在于，包含：
由所述浪涌电压保护电路的检测元件，检测由于浪涌电压的突然电压变化是否发生；
当所述突然电压变化发生时，由所述检测元件生成使能信号；以及
由所述浪涌电压保护电路的保护元件，通过在接收所述使能信号后旁路由所述浪涌电压生成的高能量，降低所述突然电压变化。
CN201510103487.0A 2014-03-12 2015-03-10 浪涌电压保护电路和方法 Active CN104917165B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461951701P 2014-03-12 2014-03-12
US61/951,701 2014-03-12
US14/582,650 US10026729B2 (en) 2014-03-12 2014-12-24 Surge-protection circuit and surge-protection method
US14/582,650 2014-12-24

Publications (2)

Publication Number Publication Date
CN104917165A true CN104917165A (zh) 2015-09-16
CN104917165B CN104917165B (zh) 2018-01-26

Family

ID=52465308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510103487.0A Active CN104917165B (zh) 2014-03-12 2015-03-10 浪涌电压保护电路和方法

Country Status (3)

Country Link
US (1) US10026729B2 (zh)
EP (1) EP2919347B1 (zh)
CN (1) CN104917165B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026729B2 (en) * 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
US9608429B2 (en) * 2014-03-27 2017-03-28 Texas Instruments Incorporated Logging ESD events
JP6786543B2 (ja) * 2018-03-22 2020-11-18 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
CN112865051B (zh) * 2019-11-27 2024-02-06 达发科技(香港)有限公司 芯片上突波保护电路
TWI727518B (zh) * 2019-11-27 2021-05-11 香港商創發科技通訊股份有限公司 晶片上突波保護電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000139026A (ja) * 1998-10-30 2000-05-16 Toshiba Corp 半導体集積回路装置
US20030043523A1 (en) * 2001-09-06 2003-03-06 Kei-Kang Hung Effective gate-driven or gate-coupled ESD protection circuit
CN102810538A (zh) * 2011-06-03 2012-12-05 索尼公司 半导体集成电路及其制造方法
CN102820292A (zh) * 2011-06-06 2012-12-12 索尼公司 半导体集成电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615225A (en) * 1994-02-09 1997-03-25 Harris Corporation Remote measurement unit containing integrated line measurement and conditioning functionality for performing remotely commanded testing and conditioning of telephone line circuits
US6525609B1 (en) * 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
US6507471B2 (en) * 2000-12-07 2003-01-14 Koninklijke Philips Electronics N.V. ESD protection devices
JP2005051496A (ja) * 2003-07-28 2005-02-24 Kanji Otsuka 信号伝送システム及び信号伝送線路
US20060119998A1 (en) 2004-05-07 2006-06-08 Sheng-Chieh Yang Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
US7671416B1 (en) 2004-09-30 2010-03-02 Altera Corporation Method and device for electrostatic discharge protection
US20060193310A1 (en) * 2005-02-25 2006-08-31 Telkonet, Inc. Local area network above telephony methods and devices
US7184253B1 (en) * 2006-01-13 2007-02-27 Cypress Semiconductor Corporation ESD trigger circuit with injected current compensation
JP2007234987A (ja) 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8023642B2 (en) * 2006-06-28 2011-09-20 Hubbell Incorporated Method for extending ethernet over twisted pair conductors and to the telephone network and plug-in apparatus for same employing standard mechanics
US8804289B2 (en) 2007-10-17 2014-08-12 Nxp, B.V. Voltage surge protection circuit
US7873922B2 (en) * 2007-11-19 2011-01-18 International Business Machines Corporation Structure for robust cable connectivity test receiver for high-speed data receiver
JP2009130119A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 半導体集積回路
US8179655B2 (en) * 2008-03-28 2012-05-15 Pulse Electronics, Inc. Surge protection apparatus and methods
US20090268359A1 (en) 2008-04-25 2009-10-29 International Business Machines Corporation Electrostatic discharge power clamp with improved electrical overstress robustness
US8213142B2 (en) * 2008-10-29 2012-07-03 Qualcomm, Incorporated Amplifier with improved ESD protection circuitry
US8456785B2 (en) * 2010-10-25 2013-06-04 Infineon Technologies Ag Semiconductor ESD device and method
US20120236447A1 (en) 2011-03-14 2012-09-20 Mack Michael P Input-output esd protection
US9294050B2 (en) * 2012-09-23 2016-03-22 Dsp Group Ltd. CMOS based RF antenna switch
US9042064B2 (en) * 2012-10-04 2015-05-26 Qualcomm Incorporated Electrostatic discharge protection for class D power amplifiers
US9537472B2 (en) * 2013-03-15 2017-01-03 Peregrine Semiconductor Corporation Integrated switch and self-activating adjustable power limiter
US10026729B2 (en) * 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
US9608429B2 (en) * 2014-03-27 2017-03-28 Texas Instruments Incorporated Logging ESD events
US9473085B2 (en) * 2014-09-09 2016-10-18 Qualcomm Incorporated Input switch leakage compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000139026A (ja) * 1998-10-30 2000-05-16 Toshiba Corp 半導体集積回路装置
US20030043523A1 (en) * 2001-09-06 2003-03-06 Kei-Kang Hung Effective gate-driven or gate-coupled ESD protection circuit
CN102810538A (zh) * 2011-06-03 2012-12-05 索尼公司 半导体集成电路及其制造方法
CN102820292A (zh) * 2011-06-06 2012-12-12 索尼公司 半导体集成电路

Also Published As

Publication number Publication date
US20150262994A1 (en) 2015-09-17
EP2919347A1 (en) 2015-09-16
CN104917165B (zh) 2018-01-26
US10026729B2 (en) 2018-07-17
EP2919347B1 (en) 2018-04-04

Similar Documents

Publication Publication Date Title
CN104917165B (zh) 浪涌电压保护电路和方法
US8830640B2 (en) Electrostatic discharge protection circuit
US9647452B2 (en) Electrostatic discharge protection for level-shifter circuit
JP6521792B2 (ja) 半導体装置
US20070297105A1 (en) Active ESD Protection
TWI608587B (zh) 靜電放電防護裝置及其操作方法
US9368485B1 (en) Electrostatic discharge circuitry with separate power rails
CN104753055A (zh) 静电释放保护电路
CN103378587A (zh) 一种静电释放保护电路和方法、驱动电路、集成电路
US10965118B2 (en) Over voltage/energy protection apparatus
KR100855265B1 (ko) 정전기 방전 보호 회로
CN101378056A (zh) 半导体集成电路
US7881028B2 (en) E-fuse used to disable a triggering network
US9362739B2 (en) Protective circuit, electronic device, and method of driving a protective circuit
JP5548284B2 (ja) 半導体集積回路
US9263882B2 (en) Output circuits with electrostatic discharge protection
US10396068B2 (en) Electrostatic discharge protection device
US8830639B2 (en) ESD protection against charge coupling
CN101989739B (zh) 保护电路
US7907374B2 (en) Electrostatic discharge prevention circuits
TWI573242B (zh) 具自身靜電防護功能的輸出緩衝電路
CN102437558A (zh) Esd保护电路
CN110138375B (zh) 一种用于芯片管脚的电路
US20150200539A1 (en) Transient voltage suppressor
JP5082841B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant