CN210837753U - 一种高可靠性的瞬态电压抑制二极管阵列 - Google Patents
一种高可靠性的瞬态电压抑制二极管阵列 Download PDFInfo
- Publication number
- CN210837753U CN210837753U CN201922469698.2U CN201922469698U CN210837753U CN 210837753 U CN210837753 U CN 210837753U CN 201922469698 U CN201922469698 U CN 201922469698U CN 210837753 U CN210837753 U CN 210837753U
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- bonding pad
- silicon chip
- tvs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种高可靠性的瞬态电压抑制二极管阵列，包括引线框架、硅芯片、第一引脚、第二引脚、第三引脚、第四引脚和第五引脚，该引线框架包括主岛和第六引脚，硅芯片粘结于主岛上，硅芯片上集成有两组二极管芯片组和一个TVS芯片，每组二极管芯片组包括四个二极管芯片，硅芯片上设有第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘和第六焊盘；第一引脚与第一焊盘连接，第二引脚与第三焊盘连接，第三引脚与第四焊盘连接，第四引脚与第五焊盘连接，第五引脚与第六焊盘连接。本实用新型中的瞬态电压抑制二极管阵列可以对多路高速信号端口进行浪涌防护，其具有在严苛环境下正常工作的高可靠性，可以且不限于应用在军工、汽车等各种领域。
Description
技术领域
本实用新型涉及电子元器件技术领域，特别涉及一种高可靠性的瞬态电压抑制二极管阵列。
背景技术
瞬态抑制二极管(Transient Voltage Suppressor)简称TVS，是二极管形式的高效能过压保护器件。当TVS管的两极受到反向瞬态高能冲击时，它能以皮秒量级的速度，将其两极间的高阻变为低阻，泄放浪涌功率，并将两极间的电压箝位于一个预定值上，有效地保护电子线路中的精密元器件，免受各种浪涌、静电的冲击损坏。其广泛应用于计算机系统、通讯设备、仪器仪表、高速传输线路等领域。而电压抑制二极管阵列式产品是将整流二极管与TVS芯片通过各种方式连接，并封装在同一器件内形成的，可对多路或多个方向进行防护的器件。
目前公知的TVS阵列，普遍适用于工业、消费领域，对于使用环境严苛的场合，存在可靠性不足的问题。
实用新型内容
为解决上述技术问题，本实用新型的目的在于提供一种高可靠性的瞬态电压抑制二极管阵列，该瞬态电压抑制二极管不仅具有多路防护功能，而且能适应非常严苛的使用环境，大大拓宽了该类型器件的使用范围。
为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种高可靠性的瞬态电压抑制二极管阵列，包括引线框架、硅芯片、第一引脚、第二引脚、第三引脚、第四引脚和第五引脚，该引线框架包括主岛和伸出于主岛的第六引脚，所述硅芯片通过导电银胶粘结于引线框架的主岛上，所述硅芯片上集成有两组二极管芯片组和一个TVS芯片，该两组二极管芯片组相对于所述硅芯片的纵向中心线呈对称设置，每组二极管芯片组包括四个二极管芯片，每组二极管芯片中，其中两个二极管芯片位于硅芯片的上部，另外两个二极管芯片位于硅芯片的下部，且位于硅芯片上部的两个二极管芯片与位于硅芯片下部的两个二极管芯片相对于硅芯片的横向中心线呈对称设置；所述TVS芯片位于硅芯片的中部；硅芯片的纵向中心线上设有位于TVS芯片上方的第一焊盘以及位于TVS芯片下方的第二焊盘；硅芯片的横向中心线上设有位于TVS芯片左侧的第三焊盘和第四焊盘，以及位于TVS芯片右侧的第五焊盘和第六焊盘；第一引脚、第二引脚、第三引脚、第四引脚和第五引脚围绕主岛依次设置，第一引脚通过金线与第一焊盘连接，第二引脚通过金线与第三焊盘连接，第三引脚通过金线与第四焊盘连接，第四引脚通过金线与第五焊盘连接，第五引脚通过金线与第六焊盘连接。
作为本实用新型技术方案的进一步改进，该瞬态电压抑制二极管阵列在使用时，第六引脚与GND线连接。
作为本实用新型技术方案的进一步改进，该瞬态电压抑制二极管阵列封装于一环氧塑封体中，第一引脚、第二引脚、第三引脚、第四引脚、第五引脚和第六引脚分别露出于所述环氧塑封体。
作为本实用新型技术方案的进一步改进，所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚和第六引脚的表面均经过镀锡处理。
作为本实用新型技术方案的进一步改进，所述引线框架为铜框架。
本实用新型的有益效果是：本实用新型的瞬态电压抑制二极管阵列采用集成电路工艺，在同一硅衬底上集成8个二极管芯片和1个TVS芯片，将多个单元进行合理布局，并分别引出每个保护端口，实现多端口单元的并用，并且实现多端口单元之间的任意两两对称的阵列布局，将多端口浪涌保护集成在一个芯片，同时调整击穿电压、结电容、通流能力之间的平衡，使其满足低功率、大浪涌端口上的应用，可实现多路防护功能。
其中的每个端口单元集成在同一芯片上，确保每个单元之间工艺不会有偏差，可很好地控制每个单元电压的一致性。
本实用新型中的瞬态电压抑制二极管阵列可以对多路高速信号端口进行浪涌防护，同时其具有在严苛环境下正常工作的高可靠性，大大拓宽了其使用范围，可以且不限于应用在军工、汽车等各种领域。
附图说明
图1为本实用新型的内部结构示意图。
图2为本实用新型的外部结构示意图。
图3为本实用新型的电路原理图。
图4为本实用新型的应用示意图。
具体实施方式
下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
如图1至图4所示的高可靠性的瞬态电压抑制二极管阵列的较佳实施例。该高可靠性的瞬态电压抑制二极管阵列，包括引线框架1、硅芯片2、第一引脚3、第二引脚4、第三引脚5、第四引脚6和第五引脚7，该引线框架包括主岛11和伸出于主岛11的第六引脚12，第六引脚12与主岛11为一体结构，所述硅芯片2通过导电银胶粘结于引线框架1的主岛11上，所述硅芯片2上集成有两组二极管芯片组和一个TVS芯片22，该两组二极管芯片组相对于所述硅芯片2的纵向中心线呈对称设置，每组二极管芯片组包括四个二极管芯片21，每组二极管芯片组中，其中两个二极管芯片21位于硅芯片2的上部，另外两个二极管芯片21位于硅芯片2的下部，且位于硅芯片2上部的两个二极管芯片21与位于硅芯片2下部的两个二极管芯片21相对于硅芯片2的横向中心线呈对称设置；所述TVS芯片22位于硅芯片2的中部；硅芯片2的纵向中心线上设有位于TVS芯片22上方的第一焊盘23以及位于TVS芯片22下方的第二焊盘24；硅芯片2的横向中心线上设有位于TVS芯片22左侧的第三焊盘25和第四焊盘26，以及位于TVS芯片22右侧的第五焊盘27和第六焊盘28；第一引脚3、第二引脚4、第三引脚5、第四引脚6和第五引脚7围绕主岛11依次设置，第一引脚3通过金线8与第一焊盘23连接，第二引脚4通过金线8与第三焊盘25连接，第三引脚5通过金线8与第四焊盘26连接，第四引脚6通过金线8与第五焊盘27连接，第五引脚7通过金线8与第六焊盘28连接，第二焊盘24为GND焊盘。
其中，第一引脚3、第二引脚4、第三引脚5、第四引脚6、第五引脚7和第六引脚12的表面均经过镀锡处理。
在本实施例中，各个引脚分别通过金线与各个焊盘对应连接；金线具有高导电性，同时不易老化，可保证器件长时间正常工作。
如图2所示，该瞬态电压抑制二极管阵列封装于一环氧塑封体9中，第一引脚3、第二引脚4、第三引脚5、第四引脚6、第五引脚7和第六引脚12分别露出于环氧塑封体9。而且在本实施例中，引线框架1为铜框架。环氧塑封体与铜框架匹配，使两者的热匹配系数可以达到2：1，甚至更低，可以极大的降低原材料膨胀系数失配对器件造成的影响，同时通过恰当的筛选试验条件，可以剔除存在潜在隐患的器件，达到严苛使用环境所需的高可靠性要求。
该实施例中的硅芯片在制作时，采用减薄、高能离子注入、超高温1300℃深结工艺调节基区厚度，提高载流子从发射极穿越基区到集点区的效率，可有效增强导电能力。本实用新型在制作时，通过提高硅衬底电阻率来降低其电容，使其满足高速通信端口的应用，同时采用变掺杂终端技术降低其击穿电压，可实现击穿电压从几伏至几百伏的需求。
如图3所示的该瞬态电压抑制二极管阵列所形成的电路，通过八个相互对称的二极管芯片21和一个TVS芯片22，实现多端口单元并用，形成多路防护。
此外，如图4所示，该瞬态电压抑制二极管在使用时，第六引脚12与GND线连接，可起到防护作用；第二引脚4、第三引脚5、第四引脚6和第五引脚7分别与对应的限流电阻100串联，再与对应的滤波电容101并联后与USB接口102相连。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (5)
1.一种高可靠性的瞬态电压抑制二极管阵列，其特征在于：包括引线框架、硅芯片、第一引脚、第二引脚、第三引脚、第四引脚和第五引脚，该引线框架包括主岛和伸出于主岛的第六引脚，所述硅芯片通过导电银胶粘结于引线框架的主岛上，所述硅芯片上集成有两组二极管芯片组和一个TVS芯片，该两组二极管芯片组相对于所述硅芯片的纵向中心线呈对称设置，每组二极管芯片组包括四个二极管芯片，每组二极管芯片中，其中两个二极管芯片位于硅芯片的上部，另外两个二极管芯片位于硅芯片的下部，且位于硅芯片上部的两个二极管芯片与位于硅芯片下部的两个二极管芯片相对于硅芯片的横向中心线呈对称设置；所述TVS芯片位于硅芯片的中部；硅芯片的纵向中心线上设有位于TVS芯片上方的第一焊盘以及位于TVS芯片下方的第二焊盘；硅芯片的横向中心线上设有位于TVS芯片左侧的第三焊盘和第四焊盘，以及位于TVS芯片右侧的第五焊盘和第六焊盘；第一引脚、第二引脚、第三引脚、第四引脚和第五引脚围绕主岛依次设置，第一引脚通过金线与第一焊盘连接，第二引脚通过金线与第三焊盘连接，第三引脚通过金线与第四焊盘连接，第四引脚通过金线与第五焊盘连接，第五引脚通过金线与第六焊盘连接。
2.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管阵列，其特征在于：该瞬态电压抑制二极管阵列在使用时，第六引脚与GND线连接。
3.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管阵列，其特征在于：该瞬态电压抑制二极管阵列封装于一环氧塑封体中，第一引脚、第二引脚、第三引脚、第四引脚、第五引脚和第六引脚分别露出于所述环氧塑封体。
4.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管阵列，其特征在于：所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚和第六引脚的表面均经过镀锡处理。
5.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管阵列，其特征在于：所述引线框架为铜框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922469698.2U CN210837753U (zh) | 2019-12-31 | 2019-12-31 | 一种高可靠性的瞬态电压抑制二极管阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922469698.2U CN210837753U (zh) | 2019-12-31 | 2019-12-31 | 一种高可靠性的瞬态电压抑制二极管阵列 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210837753U true CN210837753U (zh) | 2020-06-23 |
Family
ID=71261019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922469698.2U Active CN210837753U (zh) | 2019-12-31 | 2019-12-31 | 一种高可靠性的瞬态电压抑制二极管阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210837753U (zh) |
-
2019
- 2019-12-31 CN CN201922469698.2U patent/CN210837753U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203882995U (zh) | 半导体组件 | |
| US20130334695A1 (en) | Electronic device and method of manufacturing such device | |
| CN110880499B (zh) | 一种衬底辅助触发与电压钳位的esd/eos防护方法 | |
| CN210837753U (zh) | 一种高可靠性的瞬态电压抑制二极管阵列 | |
| TWI405319B (zh) | 堆疊之積體電路晶片組成件 | |
| GB1327207A (en) | Process for connecting electrical conductors to a semiconductor body | |
| CN210778581U (zh) | 一种高可靠性的瞬态电压抑制二极管 | |
| US8373279B2 (en) | Die package | |
| CN203103299U (zh) | 汽车点火器用高可靠性高压二极管 | |
| CN107731818A (zh) | 瞬态抑制二极管芯片结构 | |
| CN105826276B (zh) | 模块及其制造方法 | |
| CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
| US11764141B2 (en) | Semiconductor device | |
| CN216624273U (zh) | 一种三端口低压低容精确对称高浪涌保护器件 | |
| CN212230430U (zh) | 一种esd器件结构 | |
| US11373786B2 (en) | Bus bar assembly with integrated surge arrestor | |
| CN105185783B (zh) | 容性二极管组件及其制造方法 | |
| CN211629087U (zh) | 多引脚大功率防浪涌器件 | |
| CN216624279U (zh) | 一种低压低容晶闸管浪涌保护阵列器件 | |
| CN203967081U (zh) | 一种多芯片瞬态电压抑制器 | |
| CN113380786A (zh) | 集成逆导二极管的可控硅瞬态电压抑制保护器件结构 | |
| CN212967694U (zh) | 一种双芯双通路的半导体浪涌防护器件 | |
| CN207398146U (zh) | 瞬态抑制二极管芯片结构 | |
| CN107370347B (zh) | 多SiC MOSFET芯片并联功率模块驱动控制电路及其印制电路板 | |
| CN212434609U (zh) | 一种新型双通路小型化半导体浪涌防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |