CN216624279U - 一种低压低容晶闸管浪涌保护阵列器件 - Google Patents

Abstract

本实用新型公开了一种低压低容晶闸管浪涌保护阵列器件，该阵列器件包括引线框架、硅芯片组件，所述引线框架包括第一至第四基岛；第一二极管芯片粘接于第一基岛；第二二极管芯片粘接于第三基岛；所述第三、第四二极管芯片和晶闸管芯片粘接于第四基岛；所述第一、第二二极管芯片、晶闸管芯片与第二基岛电性连接；第三二极管芯片与第三基岛电性连接；第四二极管芯片与第一基岛电性连接。本实用新型在较小的封装外形尺寸内实现了低电容、低残压、高浪涌、多路阵列等特性，相比一般半导体浪涌保护阵列器件，该浪涌保护阵列器件在不增加电容的前提下，具有浪涌电流能力极强、浪涌钳位电压极低的优势，使其在通讯保护领域具有广阔的应用前景。

Description

一种低压低容晶闸管浪涌保护阵列器件

技术领域

本实用新型涉及半导体电子元器件技术领域，特别涉及一种低压低容晶闸管浪涌保护阵列器件的结构设计，该器件是为需要进行高性能差模共模集成防护的应用提供一种符合要求的保护器件。

背景技术

随着电子技术的飞速发展，电子设备的集成度越来越高，体积越来越小，设备自身抗雷击浪涌的能力不断下降，经常会有意外的雷击浪涌、电源电压波动、电磁感应等瞬态过电压事件使电子设备的整机性能下降、出现误动作甚至损坏。尤其是在通讯系统中，其室外线路更容易遭受上述瞬态过电压事件的影响而对通信设备造成很大干扰和破坏。因此迫切需要一种小外形的外加的高度集成化的可对通讯端口同时进行差模共模防护的高性能浪涌保护阵列器件来承担浪涌防护工作。

发明人在实现本实用新型的过程中，发现目前常见的浪涌保护阵列器件，普遍存在浪涌电流能力小、浪涌钳位电压高等不足，不适合应用于要求高浪涌电流能力，低浪涌钳位电压的敏感型电子设备，其应用范围受到很大限制。

有鉴于此，如何解决目前常见的浪涌保护阵列器件存在的浪涌电流能力小、浪涌钳位电压高等问题，便成为本实用新型所要研究解决的课题。

实用新型内容

本实用新型的目的是提供一种低压低容晶闸管浪涌保护阵列器件，用于解决目前常见的浪涌保护阵列器件存在的浪涌电流能力小、浪涌钳位电压高等问题，以提供一种可实现低电容、低残压、高浪涌、多路阵列等特性的新结构，可对通讯端口进行差模浪涌和共模浪涌的共同防护，克服了普通浪涌保护阵列器件浪涌电流能力小，浪涌钳位电压高等问题，使其能适用更多应用场景。

为达到上述目的，本实用新型提出了一种低压低容晶闸管浪涌保护阵列器件，该阵列器件包括引线框架、硅芯片组件，其创新点在于：

所述引线框架包括第一基岛、第二基岛、第三基岛和第四基岛，第一基岛引出有第一引脚，第二基岛引出有第二引脚，第三基岛引出有第三引脚，第四基岛引出有第四引脚、第五引脚、第六引脚；

所述硅芯片组件包括晶闸管芯片、第一二极管芯片、第二二极管芯片、第三二极管芯片以及第四二极管芯片；

所述阵列器件由以下方式配置成主体结构：所述第一二极管芯片电性粘接于第一基岛上；所述第二二极管芯片电性粘接于第三基岛上；所述第三二极管芯片、第四二极管芯片和晶闸管芯片均电性粘接于第四基岛上；所述第一二极管芯片、第二二极管芯片、晶闸管芯片均通过导线与第二基岛电性连接；所述第三二极管芯片通过导线与第三基岛电性连接；所述第四二极管芯片通过导线与第一基岛电性连接。

本实用新型的有关内容的进一步说明如下：

1.通过本实用新型的上述技术方案的实施，采用晶闸管作为主保护单元，二极管作为辅助保护单元，采用特殊的结构设置和连接实现低电容、低残压、高浪涌、多路阵列等特性。第一引脚和第三引脚连接至外部两条通讯线路实现差模防护，第二引脚连接至GND实现共模防护。同时两种硅芯片在设计时兼顾击穿电压、结电容、通流能力之间的最优平衡，使其具备最大化浪涌电流、最低化电容、双向对称、差模共模共同防护的能力。

2. 在上述技术方案中，所述第一基岛与第一引脚为一体结构；所述第二基岛与第二引脚为一体结构；所述第三基岛与第三引脚为一体结构；所述第四基岛与第四引脚、第五引脚、第六引脚为一体结构。

3. 在上述技术方案中，所述电性粘接为通过导电银胶粘结。

4. 在上述技术方案中，所述主体结构封装于环氧塑封体内。

5. 在上述技术方案中，所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚分别露出于所述环氧塑封体。

6. 在上述技术方案中，所述第一引脚和第三引脚连接至外部两条通讯线路实现差模浪涌防护，所述第二引脚连接至GND实现共模浪涌防护。

7. 在上述技术方案中，所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚的表面均经过镀锡处理。

8. 在上述技术方案中，所述引线框架采用铜框架。

9. 在上述技术方案中，所述导线为金线。

10.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

11.在本实用新型中，术语“中心”、“上”、“下”、“轴向”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置装配关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

12. 此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

由于上述方案的运用，本实用新型与现有技术相比具有以下优点和效果：

本实用新型的浪涌保护阵列器件采用晶闸管作为主保护单元，二极管作为辅助保护单元，采用特殊的结构设置和连接实现低电容、低残压、高浪涌、多路阵列等特性。第一引脚和第三引脚连接至外部两条通讯线路实现差模防护，第二引脚连接至GND实现共模防护。同时两种硅芯片在设计时兼顾击穿电压、结电容、通流能力之间的最优平衡，使其具备最大化浪涌电流、最低化电容、双向对称、差模共模共同防护的能力。

附图说明

图1为本实用新型实施例的内部结构示意图。

图2为本实用新型的外部结构示意图。

图3为本实用新型的电路原理图。

图4为本实用新型的典型应用示意图。

以上附图各部位表示如下：

1 第一引脚

2 第二引脚

3 第三引脚

4 第四引脚

5 第五引脚

6 第六引脚

7 环氧塑封体

11 第一基岛

12 第二基岛

13 第三基岛

14 第四基岛

21、22、23、24、25 导线

31 第一二极管芯片

32 第二二极管芯片

33 第三二极管芯片

34 第四二极管芯片

35 晶闸管芯片。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。

如附图1至附图4所示，本实用新型实施例提出了一种低压低容晶闸管浪涌保护阵列器件，该浪涌保护阵列器件内部结构，包括引线框架、硅芯片组件，该引线框架包含第一基岛11至第四基岛14和伸出于基岛的第一引脚1至第六引脚6，具体的，所述引线框架包括第一基岛11、第二基岛12、第三基岛13和第四基岛14，第一基岛11引出有第一引脚1，第二基岛12引出有第二引脚2，第三基岛13引出有第三引脚3，第四基岛14引出有第四引脚4、第五引脚5、第六引脚6。所述硅芯片组件包括、第一二极管芯片31、第二二极管芯片32、第三二极管芯片33以及第四二极管芯片34、晶闸管芯片35。

在本实用新型实施例，所述阵列器件由以下方式配置成主体结构：所述第一二极管芯片31电性粘接于第一基岛11上；所述第二二极管芯片32电性粘接于第三基岛13上；所述第三二极管芯片33、第四二极管芯片34和晶闸管芯片35均电性粘接于第四基岛14上；所述第一二极管芯片31、第二二极管芯片32、晶闸管芯片35均通过导线24与第二基岛12电性连接；所述第三二极管芯片33通过导线23与第三基岛13电性连接；所述第四二极管芯片34通过导线25与第一基岛11电性连接。另外，所述第一二极管芯片31通过导线21与第二基岛12电性连接，所述第二二极管芯片32通过导线22与第二基岛12电性连接。

其中，第一引脚1至第六引脚6的表面均经过镀锡处理。

在本实用新型的上述实施例中，所采用的导线21、22、23、24、25为金线，各个功能引脚分别通过金线与硅芯片各个焊盘对应连接；金线具有导电性高，机械强度大，通流能力强等特点，可使浪涌保护阵列器件的电性能及可靠性得到进一步提升。所述电性粘接的方式为通过导电银胶粘结。

在其中一种实施应用中，如附图2所示，该浪涌保护阵列器件的主体结构封装于环氧塑封体7内，第一引脚1至第六引脚6分别露出于环氧塑封体7。在本实施例中，引线框架为铜框架。特别的，优选高质量环氧塑封料与铜框架相匹配，使两者的热膨胀系数达到最优化，使器件可以达到湿敏等级1级水平，极大的提高器件的可靠性，使器件可以适用严苛的应用环境。

本实施例中的硅芯片在制作时，采用“独立电压调节技术”、“独立电容调节技术”，通过以上对引线框架、硅芯片组件的组合设置，实现保护器件的低击穿电压、低寄生电容、高浪涌能力，使其能够满足通信线路高浪涌电流、低钳位电压的应用需求。

附图3为该浪涌保护阵列器件的电路原理图，如附图3所示，由一个晶闸管主浪涌保护单元TSS1和四个二极管辅助保护单元（D1、D2、D3、D4）组合而成，内部二极管与晶闸管之间采用桥式换向连接，对外引出六个引脚，第一引脚1和第三引脚3可以连接两条通讯线实现差模浪涌防护，所述第二引脚2连接至GND（接地）实现共模浪涌防护，如此即可实现差模共模共同防护，功能强大，使用方便灵活。

如附图4所示，该浪涌保护阵列器件在实际应用时，第一引脚1和第三引脚3连接至通讯数据线，第二引脚2连接至负参考电压，第五引脚5连接至正参考电压，即可起到防护作用，能对通讯线路上的差模浪涌和共模浪涌做出快速反应，高效的保护后级线路不受前端浪涌电压影响。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (9)

1.一种低压低容晶闸管浪涌保护阵列器件，该阵列器件包括引线框架、硅芯片组件，其特征在于：

所述引线框架包括第一基岛、第二基岛、第三基岛和第四基岛，第一基岛引出有第一引脚，第二基岛引出有第二引脚，第三基岛引出有第三引脚，第四基岛引出有第四引脚、第五引脚、第六引脚；

所述硅芯片组件包括第一二极管芯片、第二二极管芯片、第三二极管芯片、第四二极管芯片及晶闸管芯片；

所述阵列器件由以下方式配置成主体结构：所述第一二极管芯片电性粘接于第一基岛上；所述第二二极管芯片电性粘接于第三基岛上；所述第三二极管芯片、第四二极管芯片和晶闸管芯片均电性粘接于第四基岛上；所述第一二极管芯片、第二二极管芯片、晶闸管芯片均通过导线与第二基岛电性连接；所述第三二极管芯片通过导线与第三基岛电性连接；所述第四二极管芯片通过导线与第一基岛电性连接。

2.根据权利要求1所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述第一基岛与第一引脚为一体结构；所述第二基岛与第二引脚为一体结构；所述第三基岛与第三引脚为一体结构；所述第四基岛与第四引脚、第五引脚、第六引脚为一体结构。

3.根据权利要求1所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述电性粘接为通过导电银胶粘结。

4.根据权利要求1所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述主体结构封装于环氧塑封体内。

5.根据权利要求4所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚分别露出于所述环氧塑封体。

6.根据权利要求5所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述第一引脚和第三引脚连接至外部两条通讯线路实现差模浪涌防护，所述第二引脚连接至GND实现共模浪涌防护。

7.根据权利要求5所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚的表面均经过镀锡处理。

8.根据权利要求1所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述引线框架采用铜框架。

9.根据权利要求1所述的一种低压低容晶闸管浪涌保护阵列器件，其特征在于：所述导线为金线。

Images