CN212182308U - 一种超薄电子芯片封装结构 - Google Patents
一种超薄电子芯片封装结构 Download PDFInfo
- Publication number
- CN212182308U CN212182308U CN202020969896.5U CN202020969896U CN212182308U CN 212182308 U CN212182308 U CN 212182308U CN 202020969896 U CN202020969896 U CN 202020969896U CN 212182308 U CN212182308 U CN 212182308U
- Authority
- CN
- China
- Prior art keywords
- boss
- chip
- pin
- ultra
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型提供了一种超薄电子芯片封装结构,包括壳体、上凸台、下凸台、芯片和引脚,所述壳体内从上到下依次设置有上凸台、芯片和下凸台,所述上凸台、下凸台和芯片通过电互连元件连为一体,所述引脚包括上引脚和下引脚,所述上凸台向所述封装结构一侧引出有上引脚,所述下凸台向所述封装结构另一侧引出有下引脚,且所述上凸台的上引脚和所述下凸台的下引脚延伸到所述壳体的部分处于同一平面上。本实用新型通过上凸台与下凸台嵌合芯片,且通过焊接电互连元件连为一体,安装及通电稳定性更好,不易发生接触不良等情况,且所述封装结构尺寸优化在1.2mm以内,大大节省了使用空间,适用于具有双向对称的过电压的特性芯片结构。
Description
技术领域
本实用新型涉及封装技术领域,尤其涉及一种超薄电子芯片封装结构。
背景技术
芯片封装是安装半导体集成电路芯片用的外壳,起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点与设置在芯片外部的框架结构焊接,所述框架结构向封装外壳外部延伸出引脚,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对CPU和其他LSI集成电路都起着重要的作用。
现有芯片封装通常将芯片通过焊锡固定在固定片的一面,再在外部通过封装外壳包裹,所述固定片向封装外部两侧延伸出引脚,将芯片与外部电路连接。(如图1所示)
且现有硅材料芯片存在以下问题:
1、传统硅材料芯片的保护元件一般都是SMA,SMB,SMC 等封装形态,其高度都大于1.5mm。
2、传统肖特基二极管贴片的其产品芯片因为单向电压特性可以达到1.5mm以内,但是由于瞬态抑制二极管TVS Diodes、晶闸体抑制管TSS(又称半导体放电管),具有双向对称的过电压的特性芯片结构不能适用。目前瞬态抑制二极管TVS Diodes、晶闸体抑制管TSS(又称半导体放电管)双台面芯片框架不做成双凸台结构的都和芯片不匹配导致短路失效。
现有设计容易出现短路失效的情况,且传统芯片封装设计较为厚重,占用空间大,现需要一种连接效果稳定,且厚度较薄的封装结构,同时能够适用双向对称的过电压的特性芯片结构的封装结构能够解决上述问题。
实用新型内容
本实用新型提供了一种超薄电子芯片封装结构,通过对现有封装结构进行技术改造,解决了现有封装较厚,且难以适用于瞬态抑制二极管TVS Diodes、晶闸体抑制管TSS(又称半导体放电管)行业双台面芯片的问题。
为解决上述技术问题,本实用新型具体采用如下技术方案:
一种超薄电子芯片封装结构,包括壳体、上凸台、下凸台、芯片和引脚,所述壳体内从上到下依次设置有上凸台、芯片和下凸台,所述上凸台、下凸台和芯片通过电互连元件连为一体,所述引脚包括上引脚和下引脚,所述上凸台向所述封装结构一侧引出有上引脚,所述下凸台向所述封装结构另一侧引出有下引脚,且所述上凸台的上引脚和所述下凸台的下引脚延伸到所述壳体的部分处于同一平面上。
优选的,所述上凸台和下凸台相对芯片的表面设置有防滑纹。
优选的,所述电互连元件的材质为铜锡、金锡、银锡或铅锡。
优选的,所述上凸台与下凸台的厚度为0.15-0.2mm,所述封装结构整体厚度为≤1.2mm。
相对于现有技术,本实用新型具有如下有益效果:
本实用新型通过上凸台与下凸台嵌合芯片,且通过焊接电互连元件连为一体,并分别通过封装结构两侧引脚与外部电路连接,所述芯片安装及通电稳定性更好,不易发生接触不良等情况,且通过优化设计,将所述封装结构尺寸优化在1.2mm以内,大大节省了使用空间,解决目前市场产品高度狭小,高度无法使用常规SMA,SMB封装的空间,顺应电子产品小、薄的产品趋势。且能够适用瞬态抑制二极管TVS Diodes、晶闸体抑制管TSS,具有双向对称的过电压的特性芯片结构。
附图说明
图1为现有芯片封装结构示意图,
图2为本实用新型芯片封装结构示意图;
图3为本实用新型防滑纹示意图;
标号说明:壳体1、上凸台2、下凸台3、芯片4、引脚5、上引脚51、下引脚52、电互连元件6、防滑纹7。
具体实施方式
下面结合附图和实施例来详细说明本实用新型的具体内容。
如图1-2所示,本实施例提供了一种超薄电子芯片封装结构,包括壳体1、上凸台2、下凸台3、芯片4和引脚5,所述壳体1内从上到下依次设置有上凸台2、芯片4和下凸台3,所述上凸台2、下凸台3和芯片4通过电互连元件6连为一体,所述引脚5包括上引脚51和下引脚52,所述上凸台2向所述封装结构一侧引出有上引脚51,所述下凸台3向所述封装结构另一侧引出有下引脚52,且所述上凸台2的上引脚51和所述下凸台3的下引脚52延伸到所述壳体1的部分处于同一平面上。
进一步地,为了增加芯片4的电路连接效果,放置芯片4与上凸台2或下凸台3接触贴合安装更加稳固,所述上凸台2和下凸台3相对芯片4的表面设置有防滑纹7。
进一步地,所述电互连元件6的材质为铜锡、金锡、银锡或铅锡。
进一步地,所述上凸台2与下凸台3的厚度为0.15-0.2mm,所述封装结构整体厚度为≤1.2mm。
进一步地,所述芯片4为瞬态抑制二极管TVSDiodes、晶闸体抑制管TSS,具有双向对称的过电压保护的硅材料芯片。
本实施例通过上凸台2与下凸台3嵌合芯片4,且通过焊接电互连元件6连为一体,并分别通过封装结构两侧引脚5与外部电路连接,所述芯片4安装及通电稳定性更好,不易发生接触不良等情况,且通过优化设计,将所述封装结构尺寸优化在1.2mm以内,大大节省了使用空间,解决目前市场产品高度狭小,高度无法使用常规SMA,SMB封装的空间,顺应电子产品小、薄的产品趋势。且能够适用瞬态抑制二极管TVS Diodes、晶闸体抑制管TSS,具有双向对称的过电压的特性芯片结构。
最后说明的是,以上实施例仅用以说明本实用新型的技术方案而非限制,尽管参照较佳实施例对本实用新型进行了详细说明,本领域的普通技术人员应当理解,可以对本实用新型的技术方案进行修改或者等同替换,而不脱离本实用新型技术方案的宗旨和范围,其均应涵盖在本实用新型的权利要求范围当中。
本实用新型使用到的标准零件均可以从市场上购买,异形件根据说明书的和附图的记载均可以进行订制,各个零件的具体连接方式均采用现有技术中成熟的螺栓、铆钉。焊接等常规手段,机械、零件和设备均采用现有技术中常规的型号,加上电路连接采用现有技术中常规的连接方式,在此不再详述。
在本实用新型的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”应作广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
Claims (6)
1.一种超薄电子芯片封装结构,其特征在于,包括壳体、上凸台、下凸台、芯片和引脚,所述壳体内从上到下依次设置有上凸台、芯片和下凸台,所述上凸台、下凸台和芯片通过电互连元件连为一体,所述引脚包括上引脚和下引脚,所述上凸台向所述封装结构一侧引出有上引脚,所述下凸台向所述封装结构另一侧引出有下引脚,且所述上凸台的上引脚和所述下凸台的下引脚延伸到所述壳体的部分处于同一平面上。
2.根据权利要求1所述的一种超薄电子芯片封装结构,其特征在于,所述电互连元件通过焊接固定连接上凸台、芯片和下凸台。
3.根据权利要求2所述的一种超薄电子芯片封装结构,其特征在于,所述电互连元件的材质为铜锡、金锡、银锡或铅锡。
4.根据权利要求1所述的一种超薄电子芯片封装结构,其特征在于,所述上凸台和下凸台相对芯片的表面设置有防滑纹。
5.根据权利要求1所述的一种超薄电子芯片封装结构,其特征在于,所述上凸台与下凸台的厚度为0.15-0.2mm,所述封装结构整体厚度为≤1.2mm。
6.根据权利要求1所述的一种超薄电子芯片封装结构,其特征在于,所述芯片为瞬态抑制二极管TVSDiodes、晶闸体抑制管TSS,具有双向对称的过电压保护的硅材料芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020969896.5U CN212182308U (zh) | 2020-06-01 | 2020-06-01 | 一种超薄电子芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020969896.5U CN212182308U (zh) | 2020-06-01 | 2020-06-01 | 一种超薄电子芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212182308U true CN212182308U (zh) | 2020-12-18 |
Family
ID=73788456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020969896.5U Active CN212182308U (zh) | 2020-06-01 | 2020-06-01 | 一种超薄电子芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212182308U (zh) |
-
2020
- 2020-06-01 CN CN202020969896.5U patent/CN212182308U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8294256B2 (en) | Chip package structure and method of making the same | |
US8124461B2 (en) | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product | |
US6853069B2 (en) | Packaged die on PCB with heat sink encapsulant and methods | |
US8097935B2 (en) | Quad flat package | |
TWI517333B (zh) | 具雙重連接性之積體電路封裝系統 | |
CN103140923A (zh) | 半导体封装 | |
CN104733413A (zh) | 一种mosfet封装结构 | |
US7091607B2 (en) | Semiconductor package | |
US6791172B2 (en) | Power semiconductor device manufactured using a chip-size package | |
KR101737053B1 (ko) | 반도체 패키지 | |
US7102241B2 (en) | Leadless semiconductor package | |
CN212182308U (zh) | 一种超薄电子芯片封装结构 | |
US20060138613A1 (en) | Integrated circuit package with inner ground layer | |
CN209357719U (zh) | 一种具有低热阻的半导体器件封装结构 | |
US20100327425A1 (en) | Flat chip package and fabrication method thereof | |
EP1944802A2 (en) | Method for manufacturing a leadframe, packaging method for using the leadframe and semiconductor package product | |
CN204927275U (zh) | 一种低成本的硅基模块的封装结构 | |
CN105226040A (zh) | 一种硅基模块的封装结构及其封装方法 | |
TW575952B (en) | Lower profile package with power supply in package | |
CN105405825A (zh) | 一种覆晶薄膜封装结构 | |
CN204927277U (zh) | 一种硅基模块的封装结构 | |
CN201229938Y (zh) | 芯片封装结构 | |
CN215933594U (zh) | 一种用于pse电源控制器封装的多基岛引线框架结构 | |
WO2007143730A2 (en) | Semiconductor device with high current performance packaging | |
CN2572564Y (zh) | 晶粒级封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |