CN215933594U - 一种用于pse电源控制器封装的多基岛引线框架结构 - Google Patents
一种用于pse电源控制器封装的多基岛引线框架结构 Download PDFInfo
- Publication number
- CN215933594U CN215933594U CN202220177751.0U CN202220177751U CN215933594U CN 215933594 U CN215933594 U CN 215933594U CN 202220177751 U CN202220177751 U CN 202220177751U CN 215933594 U CN215933594 U CN 215933594U
- Authority
- CN
- China
- Prior art keywords
- island
- base
- base island
- lead frame
- frame structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型提供一种用于PSE电源控制器封装的多基岛引线框架结构,该多基岛引线框架结构包括第一基岛、第二基岛、第三基岛、第四基岛和第五基岛,其中第一基岛的面积最大,用于承载主控芯片;其他基岛用于承载功率器件;各个基岛之间设置有安全间隔距离,用于实现各个基岛之间的电气隔离。采用本实用新型中提供的多基岛引线框架结构,其专为PSE电源控制器封装而设计的五基岛引线框架结构,将PSE电源控制器中的主控芯片和4个功率芯片合封在一起,将不需要通过PCB板额外连接外部MOS功率器件,简化了封装外围电路,节省外设成本和布线成本,且不需要主控芯片与功率器件采用相同工艺集成在一起,在提高PSE设备集成度的同时,改善了PSE设备的整体性能。
Description
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及一种用于PSE电源控制器封装的多基岛引线框架结构。
背景技术
半导体器件封装作为集成电路领域芯片设计、芯片制造和芯片封装三大支柱产业之一,其肩负着国内集成电路行业振兴的历史重任。而芯片的类型各种各样,因此,需要针对不同的芯片采用与之匹配的封装技术,以提高其性能。PSE(Power Sourcing Equipment,PSE)设备是为以太网客户端设备供电,同时也是整个POE(Power Over Ethernet, POE)以太网供电过程中的管理者。PSE电源控制器提供用电(Powered Device,PD)设备侦测、分级、限流以及负载断开检测等功能,当前主要采用四端口或八端口构建模块。应用于PSE电源控制器的封装形式多种多样,主要适用的是QFN(Quad Flat No-lead Package, QFN)类框架,即方形扁平无引脚封装,该类框架具有体积小、重量轻、操作方便、良好的电性能和热性能等优点。目前市场上主要的封装形式为:对主控芯片进行单独封装,然后通过PCB板连接四颗外部独立MOS功率器件才能保证其正常工作,但MOS器件一般没有单独ESD(Electro-Static discharge,静电释放)防护,ESD能力达不到2kV,拥有ESD防护的MOS芯片面积较大,这样的封装形式不仅增加了板级成本,且无法保证主IC芯片的采样精度,不能保证输出一致,存在很多兼容问题,降低了产品的可靠性。另一种主要封装形式为:将主控芯片和四颗MOS功率器件均集成在一颗IC芯片中,但是需要数字电路部分和功率器件采用相同的工艺,而采用模拟电路集成工艺不能有效减少功率器件的面积,导致芯片面积大,进而致使封装体积过大,且性能并不能达到预期,也存在功耗较大、成本较高且兼容性差等问题。
因此,亟需一种封装结构,其能解决PSE电源控制器在封装时存在的兼容性差、散热欠佳、性能不理想、成本高等问题。
发明内容
为了解决上述技术问题,本实用新型提供一种用于PSE电源控制器封装的多基岛引线框架结构,其特征在于:所述多基岛引线框架结构包括第一基岛、第二基岛、第三基岛、第四基岛和第五基岛,其中,第一基岛为主基岛,第二基岛、第三基岛、第四基岛和第五基岛为副基岛;所述第一基岛的面积大于第二基岛、第三基岛、第四基岛和第五基岛中的任一个;其中,第一基岛具有用来承载主控芯片的第一承载面,以及与第一承载面对应的第一散热面;第二基岛具有用来承载功率器件的第二承载面,以及与第二承载面对应的第二散热面;第三基岛具有用来承载功率器件的第三承载面,以及与第三承载面对应的第三散热面;第四基岛具有用来承载功率器件的第四承载面,以及与第四承载面对应的第四散热面;第五基岛具有用来承载功率器件的第五承载面,以及与第五承载面对应的第五散热面;所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛之间设置有安全间隔距离,用于实现各个基岛之间的电气隔离。
采用本实用新型中提供的用于PSE电源控制器封装的多基岛引线框架结构,具有以下优点:(1)该多基岛框架结构为专为PSE电源控制器封装而设计的五基岛引线框架结构,将PSE电源控制器中的主控芯片和4个功率芯片合封在一起,将不需要通过PCB板额外连接外部MOS功率器件,减少了板级成本,且不需要主控芯片与功率器件采用相同工艺集成在一起,在保证主控芯片采样精度的同时提高了PSE设备的集成度,进一步简化了封装外围的电路,节省了外设成本和布线成本;(2)在设计时,用于放置主控芯片的主基岛的面积大于其他基岛的面积,将主基岛的面积尽可能设计成大尺寸,进一步提高了芯片对外部环境的散热性能;(3)本实用新型充分融合了QFN类贴片封装的优点,可以增加可放置芯片的面积,提升了产品整体的可靠性,增强PSE产品的兼容性、通用性,并且提高了PSE设备的性能和可应用范围;(4)主基岛与其余副基岛之间设置了充足的安全间隔距离,可以有效防止高压击穿,满足PSE设备的封装和可靠性要求。
优选地,所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛上均设置有若干个与基岛直接相连的引脚,所述引脚用于对基岛进行支撑固定。在各个基岛上设置有与基岛直接相连的引脚,在PSE电源控制器进行塑封时,对基岛起到一定的支撑作用。
优选地,所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛至少其中之一上设置有若干与基岛分离的引脚以及备用引脚。
优选地,所述多基岛引线框架结构的四个角通过连筋与基岛相连。该多基岛引线框架中的四个角通过连筋对相连基岛进行固定,其与各个基岛直接相连的引脚共同作用,对各个基岛进行固定,可以起到对基岛的支撑作用,同时不会造成切筋困难的问题。
优选地,所述副基岛中至少其中之一设置为L型。设置成L型的副基岛有利于增强该多基岛引线框架结构的稳定性。
优选地,所述第一基岛上设置有粗糙面。通过半刻蚀工艺形成的粗糙面,可以增加框架的表面粗糙度,增强该基岛引线框架与后续封装流程中塑封后塑封体的结合力,降低产品分层的风险。
优选地,所述副基岛中至少其中之一设置有镀银区。镀银区可以使得基岛具有更优异的导电性和散热性,并且降低了导通电阻,同时保证封装打线与框架的良好焊接性能。
优选地,所述多基岛引线框架结构包括48个引脚,其中引脚的宽度为0.25mm,引脚的长度为0.4mm,引脚与引脚之间的间距为0.5mm。采用通用的QFN封装框架,可以增强PSE产品的兼容性、通用性,提高了可应用的范围。
优选地,所述多基岛引线框架结构呈左右分布,所述第一基岛位于所述多基岛引线框架结构左右两侧其中一侧,所述第二基岛、所述第三基岛、所述第四基岛和所述第五基岛共同占据所述多基岛引线框架结构左右两侧的另外一侧;所述第二基岛和所述第三基岛与所述第四基岛和所述第五基岛上下对称分布,其中,所述第二基岛和所述第五基岛面积相等且呈L型对称分布,所述第三基岛和所述第四基岛面积相等且为矩形对称分布。采用该对称结构的基岛分布方式,将极大地增强多基岛引线框架结构的稳定性。
优选地,所述多基岛引线框架结构呈上下分布,所述第一基岛、所述第二基岛和所述第三基岛位于所述多基岛引线框架结构上下两侧其中一侧,所述第四基岛和所述第五基岛位于所述多基岛引线框架结构上下两侧的另外一侧;其中,所述第四基岛和所述第五基岛面积相等且为矩形对称分布;所述第二基岛为L型分布。
附图说明
图1为本实用新型提供的一种用于PSE电源控制器封装的多基岛引线框架的第一实施例的平面结构示意图。
图2为图1中一种用于PSE电源控制器封装的多基岛引线框架镀导电金属层后的示意图。
图3为图1中一种用于PSE电源控制器封装的多基岛引线框架结构的一实施例的仰视图。
图4为图3中一种用于PSE电源控制器封装的多基岛引线框架结构的侧视图。
图5为图3中一种用于PSE电源控制器封装的多基岛引线框架结构的俯视图。
图6为本实用新型提供的一种用于PSE电源控制器封装的多基岛引线框架第二实施例的平面结构示意图。
具体实施方式
以下配合图式及本实用新型的较佳实施例,进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段。在结合附图对本实用新型的原理和特征进行描述时,所举实施例只用于解释本实用新型,并非用于限定本实用新型的范围。本实用新型的说明书和权利要求书以及附图中的术语“第一”、“第二”、“第三”等是用于区别类似的对象,不必拘泥于用来描述特定的顺序或先后次序。应当理解,这样的描述对象在适当的情况下可以互换。
在本实用新型中,提供一种专为PSE电源控制器封装的五基岛引线框架结构,其可以将PSE电源控制器中的主控芯片和4个功率芯片共同封装于该结构中,将不再需要通过PCB板连接外部器件,减少了板级成本,同时保证主IC芯片的采样精度,提高了PSE电源控制器的兼容性,提高产品的可靠性;同时不需要将芯片和功率器件集成到一颗IC芯片中,这将极大地减小功率器件的面积,降低成本,并同时提高PSE电源控制器的性能。
请参照图1和图2所示,图1为本实用新型提供的一种用于PSE电源控制器封装的多基岛引线框架的第一实施例的平面结构示意图,图2为图1中一种用于PSE电源控制器封装的多基岛引线框架镀导电金属层后的示意图。该多基岛引线框架主要应用于PSE电源控制器的封装,该多基岛引线框架可以将多颗芯片合封,从而形成一个独立的QFN封装结构。
如图1所示,在图1中的多基岛引线框架10,其封装采用虚线框示意性表示出。该多基岛引线框架10包括五个基岛,即第一基岛11、第二基岛12、第三基岛13、第四基岛14和第五基岛15。五个基岛相互之间电气隔离,本实施例中给出了五个基岛的分布方式,用于确保五个基岛相互之间的电气隔离。第一基岛11为该框架的主基岛,第二基岛12、第三基岛13、第四基岛14和第五基岛15为该框架的副基岛,第一基岛11的面积大于其他四个副基岛。在该实施例中,该框架呈左右分布,第一基岛11位于该框架中的左侧部分,第二基岛12、第三基岛13、第四基岛14和第五基岛15共同占据该框架的右侧部分,其中第二基岛12和第三基岛13占据右下侧,第四基岛14和第五基岛15占据右上侧,第二基岛12和第五基岛15面积相等且呈L型对称分布,第三基岛13和第四基岛14面积相等且为矩形对称分布。
在本实施例中,第一基岛11具有用来承载主控芯片的第一承载面111,以及与第一承载面111对应的第一散热面112(标示于图5中),第一散热面112兼具散热功能。其中,当该多基岛引线框架10进行塑封后,第一散热面112会裸露出来,作为最大裸露散热面在后续与PCB充分接触,成为良好的散热通道,达到高散热的目的。在本实施例中,示意性地绘出与第一基岛11分离的二十二个第一引脚113,与第一基岛11相连的四个第二引脚114,以及五个备用第三引脚115。需要说明的是,本实用新型中给出的各种不同类型的引脚个数仅为其中一个较佳的实施例,在其他实施例中,第一引脚113、第二引脚114和第三引脚115的个数及位置可以不受限制,只要满足本实用新型的目的即可。第一引脚113与第一基岛11不直接连接,其上设置有打线区1131,通过镀银或者镀锡后,能够与设置在所述第一基岛11上的主控芯片与设置在其他基岛上的器件通过金属引线连接,并作为后续形成的QFN封装结构的功能性引脚与外界电连接。第二引脚114与第一基岛11直接连接,其作为第一基岛11的主散热引脚和功能性引脚与外界电连接;另外,当该多基岛引线框架10应用PSE电源控制器塑封时,对面积较大的第一基岛11起到支撑的作用。
在第一基岛11的上下边缘处会设计正面半刻蚀的粗糙面116,通过半刻蚀的工艺形成的粗糙面116,可以增加框架的表面粗糙度,增强该基岛引线框架10与后续封装流程中塑封后塑封体的结合力,降低产品分层的风险。如图2中所示,第一基岛11还通过两个连筋117进行固定,两个连筋117与四个与第一基岛11直接相连的第二引脚114共同作用,对第一基岛11进行固定,可以起到对第一基岛的支撑作用,同时不会造成切筋困难的问题。
在本实施例中,第二基岛12具有用来承载功率器件的第二承载面121,以及与第二承载面121对应的第二散热面122(标示于图5中),第二散热面122兼具散热功能。在本实施例中,为了增强该多基岛引线框架的整体稳定性,第二基岛12设计为倒L型。第二基岛12上设置有与第二基岛12分离的第四引脚123,以及与第二基岛12相连的三个第五引脚124。第二基岛12通过三个与第二基岛12相连的第五引脚124进行固定,第五引脚124起到对第二基岛12的支撑作用。如图2中所示,第二基岛12上设计有镀银区126,镀银区126可以使第二基岛12具有更优异的导电性和散热性,并且降低了导通电阻,同时保证封装打线和框架的良好焊接性能。
在本实施例中,第三基岛13具有用来承载功率器件的第三承载面131,以及与第三承载面131对应的第三散热面132(标示于图5中),第三散热面132兼具散热功能,其作用与第二散热面122一致。第三基岛13上设置有与第三基岛13分离的第六引脚133,与第三基岛13相连的三个第七引脚134,以及与第三基岛分离的备用第八引脚135。如图2中所示,第三基岛13通过连筋137以及三个与第三基岛13相连的第七引脚134进行固定,起到对第三基岛13的支撑作用。与第二基岛12类似,第三基岛13上设置有镀银区136,镀银区136可以使第三基岛13具有更优异的导电性和散热性,并且降低了导通电阻,同时保证封装打线与框架的良好焊接性能。
在本实施例中,第四基岛14具有用来承载功率器件的第四承载面141,以及与第四承载面141对应的第四散热面142(标示于图5中),第四散热面142兼具散热性能,其作用与第二散热面122一致。为了提高该多基岛引线框架结构的稳定性,第四散热面142与第三散热面132面积相等,且呈对称分布。第四基岛14上设置有与第四基岛14分离的第九引脚143,与第四基岛14相连的三个第十引脚144,以及与第四基岛14分离的备用第十一引脚145。如图2中所示,第四基岛14上设置有连筋147,第四基岛14通过连筋147,第四基岛14通过连筋147以及三个与第四基岛14相连的第十引脚144进行固定,起到对第四基岛14的支撑作用。与第二基岛12类似,第四基岛14上设置有镀银区146,镀银区146可以使得第四基岛14具有更优异的导电性和散热性,并且降低了导通电阻,同时保证封装打线与框架的良好焊接性能。
在本实施例中,第五基岛15具有用来承载功率器件的第五承载面151,以及与第五承载面151对应的第五散热面152(标示于图5中),第五散热面152兼具散热功能,其作用与第二散热面122一致。为了增强该多基岛引线框架的整体稳定性,第二基岛12设计为倒L型。为了进一步提高该多基岛引线框架结构的稳定性,第五散热面152与第二散热面122面积相等,且呈对称分布。第五基岛15上设置有与第五基岛15分离的第十二引脚153,以及与第五基岛15相连的两个第十三引脚154。第五基岛15通过两个与第五基岛15相连的第十三引脚154进行固定,第十三引脚154起到对第五基岛15的支撑作用。如图2中所示,第五基岛15上设计有镀银区156,镀银区156可以使第五基岛15具有更优异的导电性和散热性,并且降低了导通电阻,同时保证封装打线和框架的良好焊接性能。
为了进一步增强该多基岛引线框架10与封装后道流程中塑封后塑封体的结合力,降低产品分层的风险,如图中所示,在第二基岛12和第五基岛15上设置有粗糙面125和粗糙面155,通过半刻蚀的工艺形成的粗糙面125和粗糙面155,可以增加框架的表面粗糙度,降低产品分层的风险。
为了便于理解,请一并参阅图3-图5,其中,图3为图1中一种用于PSE电源控制器封装的多基岛引线框架结构的一实施例的仰视图;图4为图3中多基岛引线框架结构的侧视图;图5为图3中多基岛引线框架结构的俯视图。如图5中所示,第一散热面112的左侧边界与多基岛引线框架10左侧引脚的右边界间距为k,第一散热面112的上下边界与多基岛引线框架10上下边缘间距一致,保持第一散热面112在竖直方向上处于居中位置。第二散热面122细长散热面的右边界与右边第三散热面132的左边界的间距为k5,第二散热面122上边界与第三散热面132下边界间距为k3。第三散热面132右边界与引线框架10右侧引脚25的左边界间距为k4。第四散热面142下边界与多基岛引线框架10下侧引脚37的间距为k2。第五散热面152左边界与第一散热面112右边界间距为k1。由图1-图5中可以看出,在本实用新型中,主基岛与其余副基岛之间设置了充足的安全间隔距离,封装结构表面的散热片之间、引脚与引脚之间、散热片与基岛之间均留有安全间距,可以有效防止高压击穿,满足PSE设备的封装和可靠性要求。
在本实施例中,多基岛引线框架10采用通用的QFN封装框架,如图5中所示,引脚采用通用的QFN封装框架的宽度,优选地引脚宽度b为0.25mm,引脚长度L为0.4mm,引脚与引脚之间的间距e为0.5mm。采用通用的QFN封装框架,可以增强PSE产品的兼容性、通用性,提高了可应用的范围。
请参照图6所示,图6为本实用新型提供的一种用于PSE电源控制器封装的多基岛引线框架第二实施例的平面结构示意图。
在图6中的多基岛引线框架20,其封装采用虚线框示意性表示出。该多基岛引线框架20包括五个基岛,即第一基岛21、第二基岛22、第三基岛23、第四基岛24和第五基岛25。五个基岛相互之间电气隔离,本实施例中给出了五个基岛的分布方式,用于确保五个基岛相互之间的电气隔离。第一基岛21为该框架的主基岛,第二基岛22、第三基岛23、第四基岛24和第五基岛25为该框架的副基岛,第一基岛21的面积大于其他四个副基岛。在该实施例中,该框架呈上下分布,第一基岛21、第二基岛22和第三基岛23位于该框架的下侧部分,第四基岛24和第五基岛25位于该框架的上侧部分,其中,第二基岛22和第三基岛23占据右下侧,第二基岛22呈L型分布;第四基岛24和第五基岛25面积相等且为矩形对称分布于该框架的上侧部分。
在本实施例中,第一基岛21具有用来承载主控芯片的第一承载面211,以及与第一承载面211对应的第一散热面212(图中未示出),第一散热面212兼具散热功能。其中,当该多基岛引线框架20进行塑封后,第一散热面212会裸露出来,作为最大裸露散热面在后续与PCB充分接触,成为良好的散热通道,达到高散热的目的。在第一基岛21的上下边缘以及L型细长边上会设计正面半刻蚀的粗糙面216,通过半刻蚀的工艺形成的粗糙面216,可以增加框架的表面粗糙度,增强该基岛引线框架20与后续封装流程中塑封后塑封体的结合力,降低产品分层的风险。如图6中所示,第一基岛21还通过连筋进行固定,连筋同与第一基岛21直接相连引脚共同作用,对第一基岛21进行固定,可以起到对第一基岛21的支撑作用,同时不会造成切筋困难的问题。
在本实施例中,第二基岛22具有用来承载功率器件的第二承载面221,以及与第二承载面221对应的第二散热面222(图中未示出),第二散热面222兼具散热功能。在本实施例中,为了增强该多基岛引线框架的整体稳定性,第二基岛22设计为倒L型。
在本实施例中,第三基岛23具有用来承载功率器件的第三承载面231,以及与第三承载面231对应的第三散热面232(图中未示出),第三散热面232兼具散热功能。第三基岛23通过连筋以及与第三基岛23相连的引脚进行固定,起到对第三基岛23的支撑作用。
在本实施例中,第四基岛24具有用来承载功率器件的第四承载面241,以及与第四承载面241对应的第四散热面242(图中未示出),第四散热面242兼具散热性能。第五基岛25具有用来承载功率器件的第五承载面251,以及与第五承载面251对应的第五散热面252(图中未示出),第五散热面252兼具散热功能。为了增强该多基岛引线框架的整体稳定性,第四基岛24和第五基岛25面积相等,且呈对称分布。第四基岛24和第五基岛25上分别通过连筋以及与基岛相连的引脚进行固定,起到对第四基岛24和第五基岛25的支撑作用,同时不会造成切筋困难的问题。
与第一实施例类似,第二实施例中的多基岛引线框架20中的主基岛21与其余副基岛之间设置了充足的安全间隔距离,封装结构表面的散热片之间、引脚与引脚之间、散热片与基岛之间均留有安全间距,可以有效防止高压击穿,满足PSE设备的封装和可靠性要求。多基岛引线框架20也采用通用的QFN封装框架,引脚采用通用的QFN封装框架的宽度,优选地引脚宽度b为0.25mm,引脚长度L为0.4mm,引脚与引脚之间的间距e为0.5mm。采用通用的QFN封装框架,可以增强PSE产品的兼容性、通用性,提高了可应用的范围。
采用本实用新型中提供的用于PSE电源控制器封装的多基岛引线框架结构,具有如下优势:(1)提出一种专为PSE电源控制器封装的五基岛引线框架结构,将PSE电源控制器中的主控芯片和4个MOS功率芯片合封在一起,不需要通过PCB板额外连接外部MOS功率器件,减少了板级成本,且不需要主控芯片与功率器件采用相同工艺集成在一起,在保证主控芯片采样精度的同时提高了PSE设备的集成度,进一步简化了封装外围的电路,节省了外设成本和布线成本;(2)将用于放置主控芯片的主基岛的面积尽可能设计成大尺寸,进一步提高了芯片对外部环境的散热性能;(3)本实用新型充分融合了QFN类贴片封装的优点,可以增加可放置芯片的面积,提升了产品整体的可靠性,增强PSE产品的兼容性、通用性,并且提高了PSE设备的性能和可应用范围;(4)主基岛与其余副基岛之间设置了充足的安全间隔距离,封装结构表面的散热片之间,引脚与引脚之间,散热片与基岛之间均留有安全间距,可以有效防止高压击穿,满足PSE设备的封装和可靠性要求。
以上所述仅是本实用新型的优选实施例而已,并非对本实用新型做任何形式上的限制,虽然本实用新型已以优选实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案的范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (10)
1.一种用于PSE电源控制器封装的多基岛引线框架结构,其特征在于:所述多基岛引线框架结构包括第一基岛、第二基岛、第三基岛、第四基岛和第五基岛,其中,第一基岛为主基岛,第二基岛、第三基岛、第四基岛和第五基岛为副基岛;所述第一基岛的面积大于第二基岛、第三基岛、第四基岛和第五基岛中的任一个;其中,
第一基岛具有用来承载主控芯片的第一承载面,以及与第一承载面对应的第一散热面;
第二基岛具有用来承载功率器件的第二承载面,以及与第二承载面对应的第二散热面;
第三基岛具有用来承载功率器件的第三承载面,以及与第三承载面对应的第三散热面;
第四基岛具有用来承载功率器件的第四承载面,以及与第四承载面对应的第四散热面;
第五基岛具有用来承载功率器件的第五承载面,以及与第五承载面对应的第五散热面;
所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛之间设置有安全间隔距离,用于实现各个基岛之间的电气隔离。
2.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于:所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛上均设置有若干个与基岛直接相连的引脚,所述引脚用于对基岛进行支撑固定。
3.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛至少其中之一上设置有若干与基岛分离的引脚以及备用引脚。
4.根据权利要求1或2中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述多基岛引线框架结构的四个角通过连筋对所连基岛进行固定。
5.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述副基岛中至少其中之一设置为L型。
6.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述第一基岛上设置有粗糙面。
7.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述副基岛中至少其中之一设置有镀银区。
8.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述多基岛引线框架结构包括48个引脚,其中引脚的宽度为0.25mm,引脚的长度为0.4mm,引脚与引脚之间的间距为0.5mm。
9.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述多基岛引线框架结构呈左右分布,所述第一基岛位于所述多基岛引线框架结构左右两侧其中一侧,所述第二基岛、所述第三基岛、所述第四基岛和所述第五基岛共同占据所述多基岛引线框架结构左右两侧的另外一侧;所述第二基岛和所述第三基岛与所述第四基岛和所述第五基岛上下对称分布,其中,所述第二基岛和所述第五基岛面积相等且呈L型对称分布,所述第三基岛和所述第四基岛面积相等且为矩形对称分布。
10.根据权利要求1中所述的用于PSE电源控制器封装的多基岛引线框架结构,其特征在于,所述多基岛引线框架结构呈上下分布,所述第一基岛、所述第二基岛和所述第三基岛位于所述多基岛引线框架结构上下两侧其中一侧,所述第四基岛和所述第五基岛位于所述多基岛引线框架结构上下两侧的另外一侧;其中,所述第四基岛和所述第五基岛面积相等且为矩形对称分布;所述第二基岛为L型分布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220177751.0U CN215933594U (zh) | 2022-01-24 | 2022-01-24 | 一种用于pse电源控制器封装的多基岛引线框架结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220177751.0U CN215933594U (zh) | 2022-01-24 | 2022-01-24 | 一种用于pse电源控制器封装的多基岛引线框架结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215933594U true CN215933594U (zh) | 2022-03-01 |
Family
ID=80404629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220177751.0U Active CN215933594U (zh) | 2022-01-24 | 2022-01-24 | 一种用于pse电源控制器封装的多基岛引线框架结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215933594U (zh) |
-
2022
- 2022-01-24 CN CN202220177751.0U patent/CN215933594U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589869B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US8358017B2 (en) | Semiconductor package featuring flip-chip die sandwiched between metal layers | |
US8669650B2 (en) | Flip chip semiconductor device | |
US7776658B2 (en) | Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates | |
US7485498B2 (en) | Space-efficient package for laterally conducting device | |
US9082868B2 (en) | Semiconductor component and method of manufacture | |
US20060151868A1 (en) | Package for gallium nitride semiconductor devices | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
US7274092B2 (en) | Semiconductor component and method of assembling the same | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
US9214417B2 (en) | Combined packaged power semiconductor device | |
US20120181676A1 (en) | Power semiconductor device packaging | |
CN110600450A (zh) | 用于布置芯片的引线框架、封装体以及电源模块 | |
US9437587B2 (en) | Flip chip semiconductor device | |
TWI405319B (zh) | 堆疊之積體電路晶片組成件 | |
CN215933594U (zh) | 一种用于pse电源控制器封装的多基岛引线框架结构 | |
US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
EP3018710B1 (en) | Arrangement of semiconductor dies | |
CN211182198U (zh) | 一种多基岛引线框架及sop封装结构 | |
CN209896055U (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
CN212517192U (zh) | 一种多基岛引线框架及芯片封装结构 | |
CN216871961U (zh) | 半导体装置 | |
CN218123390U (zh) | 引线框架、封装结构及电子设备 | |
CN212182308U (zh) | 一种超薄电子芯片封装结构 | |
US20140103393A1 (en) | Surface Mountable Power Components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |