CN110600450A - 用于布置芯片的引线框架、封装体以及电源模块 - Google Patents

Abstract

本发明公开了一种用于布置芯片的引线框架、封装体以及电源模块，其中所述引线框架(100)包括多个基岛(1，2，3，4)，其中每个基岛具有用于布置至少一个芯片的区域，并且所述多个基岛(1，2，3，4)中的部分或全部基岛适于布置整流二极管芯片；多个引脚(10，20，30，40，50)，其中所述多个引脚(10，20，30，40，50)中的部分或全部引脚分别与所述多个基岛(1，2，3，4)中的相应一个连接，并且部分相邻引脚间具有安全间距(L)。根据本发明的技术方案，可以实现将包括四个整流二极管芯片在内的更多芯片布置于多个基岛上，从而能够在有限空间中封装更多芯片，以及提供集成度更高的电源模块。

Description

用于布置芯片的引线框架、封装体以及电源模块

技术领域

本发明总体上涉及半导体封装技术领域。更具体地，本发明涉及一种用于布置芯片的引线框架、封装体以及电源模块技术领域。

背景技术

随着集成电路技术的飞速发展，对封装工艺的要求也越来越高。目前受限于封装体的尺寸，如何在一个封装体内封装更多的芯片，成为现今研究的热点。

现有的封装工艺所能实现的多基岛引线框架通常在每个基岛上布置一个芯片，对封装体尺寸的小型化和封装芯片的数量都构成了限制。特别在电源应用领域，电路中常需要用整流桥实现交流电转化为直流电，而用于连接整流桥的四个整流二极管芯片由于数量和连接关系的限制，难以集成于封装体内，同时也存在市政交流电难以输入以及安全性和可靠性等问题。

发明内容

为了至少解决在上述背景技术部分所描述的现有技术缺陷，本发明提供了一种用于布置芯片的引线框架，该引线框架通过对多个基岛的布置和多个与基岛连接的引脚的布置，可以实现将包括四个整流二极管芯片在内的更多芯片布置于多个基岛上，特别是对部分相邻引脚安全间距的设置，可以使相应的引脚适于输入交流电，保证了整个引线框架以及芯片的安全性。进一步地，本发明还提供了包括该引线框架的封装体以及电源模块，以使该封装体在有限的空间中封装更多的芯片，以及使该电源模块的集成度更高，更利于产品的小型化。

在上述发明思想的背景下，本发明在一个方面提供一种用于布置芯片的引线框架，包括：多个基岛，其中每个基岛具有用于布置至少一个芯片的区域，并且所述多个基岛中的部分或全部基岛适于布置整流二极管芯片；多个引脚，其中所述多个引脚中的部分或全部引脚分别与所述多个基岛中的相应一个连接，并且部分相邻引脚间具有安全间距。

根据本发明的一个实施例，所述多个基岛中的第一基岛、第二基岛和第三基岛适于布置整流二极管芯片，所述第二基岛具有用于布置至少两个芯片的区域；所述多个引脚中包括与所述第一基岛连接的第一引脚、与所述第二基岛连接的第二引脚、与所述第三基岛连接的第三引脚以及第四引脚；其中所述第一引脚和所述第三引脚布置于所述引线框架的两侧，所述第一引脚和所述第三引脚适于输入交流电；所述第一引脚与所述第二引脚相邻布置，且具有所述安全间距；所述第三引脚和所述第四引脚相邻布置，且具有所述安全间距，其中所述第四引脚适于所述整流二极管芯片的整流输出。

根据本发明的另一个实施例，还包括与所述第四引脚连接的第四基岛，所述第四基岛具有用于布置至少一个芯片或至少两个芯片的区域。

根据本发明的又一个实施例，所述多个引脚中的部分引脚的宽度被加宽，以辅助散热。

根据本发明的一个实施例，所述多个基岛中的部分或全部基岛具有散热面，所述散热面暴露于所述引线框架外，以在连接电路板时进行散热。

根据本发明的另一个实施例，所述多个基岛中包括适于布置金属氧化物半导体型场效应管芯片的基岛，该基岛的尺寸根据所述金属氧化物半导体型场效应管芯片的尺寸和数量进行设置。

根据本发明的又一个实施例，所述多个基岛中的部分或全部基岛通过连筋与所述引线框架连接。

根据本发明的一个实施例，每个所述基岛上还具有用于连接引线的区域，用于通过引线实现与基岛上布置的芯片之间的连接。

本发明在另一个方面还提供了一种用于布置芯片的封装体，包括如本发明在一个方面中任一项所述的引线框架。

本发明在又一个方面还提供了一种电源模块，包括封装有多个芯片的组件，所述芯片布置在如本发明在一个方面中任一项所述的引线框架上。

通过上述对本发明的方案及其多个实施例的描述，本领域技术人员可以理解本发明的用于布置芯片的引线框架通过多个基岛和多个引脚的设置，可以实现将包括四个整流二极管芯片在内的更多芯片布置于多个基岛上，特别是对部分相邻引脚安全间距的设置，可以使相应的引脚适于输入交流电，克服了现有技术中由于生产工艺上的差异和难度而难以将整流二极管芯片集成于单一封装体内的缺陷。同时，本发明还通过提供的加宽引脚和基岛设置散热面等实施例，解决了散热的问题。进一步地，本发明还提供了包括该引线框架的封装体以及电源模块，从而实现了在有限空间中封装更多芯片，以及提供集成度更高的电源模块的目的，使得小型化后的电源模块可以更广泛的应用于照明、小家电等各种电源应用中。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是总体上示出根据本发明的用于布置芯片的引线框架的示意图；

图2是示出根据本发明的用于布置芯片的引线框架的一个实施例示意图；

图3是示出根据本发明的封装体的一个实施例示意图；以及

图4是示出根据本发明的用于布置芯片的引线框架的另一个实施例示意图。

具体实施方式

本发明针对现有技术的不足，提供了一种全新的可实现的解决方案。特别地，通过对多个基岛的设置来满足不同的使用要求。通过下面的描述，本领域技术人员可以理解本发明涉及到多种不同的用于布置芯片的引线框架实施例。在本公开的教导下，本领域技术人员可以对本发明的示例性基岛和引脚的形状、尺寸以及连接关系等进行修改或对某些组件进行替换，而这些修改或替换依然落入本发明由权利要求书所限定的保护范围内。

现在将参考附图描述本发明的实施例。应当理解，为了说明的简单和清楚，在认为合适的情况下，可以在附图中重复附图标记以指示对应或类似的元件。另外，本申请阐述了许多具体细节以便提供对本文所述实施例的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践本文描述的实施例。在其他情况下，没有详细描述公知的方法、过程和组件，以免模糊本文描述的实施例。而且，该描述不应被视为限制本文描述的实施例的范围。下面将结合附图来具体地描述本发明的各种实施例。

图1是总体上示出根据本发明的用于布置芯片的引线框架的示意图。如图1中所示，本发明所提供的一种用于布置芯片的引线框架100，可以包括：多个基岛(例如图示中的1、2、3、4)，该多个基岛1、2、3、4之间可以通过电气隔离等方式进行隔离设置，其中每个基岛具有用于布置至少一个芯片的区域，每个基岛的尺寸可以根据需要布置芯片的数量和尺寸等进行设置，每个基岛的形状可以根据需要布置的芯片的尺寸和位置等进行设置，例如可以为正方形、长方形、L型等或者其他不规则形状等。并且多个基岛中的部分或全部基岛可以用于布置特殊尺寸的芯片或者需要特定布置位置的芯片，例如在一个实施例中，该多个基岛1、2、3、4中的部分(例如由虚线框示出的1、2)或全部基岛1、2、3、4适于布置整流二极管芯片(或称整流桥芯片)；在另一个实施例中，该多个基岛中包括适于布置金属氧化物半导体型场效应管(MOSFET)芯片的基岛，该基岛的尺寸根据所述金属氧化物半导体型场效应管(MOSFET)芯片的尺寸和数量进行设置。而在同一个基岛中还可以布置不同类型的芯片，例如在一个实施例中，图示中的基岛2可以布置整流二极管芯片，同时也可以布置其他芯片(例如主控芯片等)。

在一个实施例中，根据本发明的每个基岛上除了具有布置芯片的区域外，还具有用于连接引线的区域，用于通过引线实现与基岛上布置的芯片之间的连接。该用于连接引线的区域可以位于用于布置芯片的区域之外。该基岛可以通过引线实现与其他基岛上布置的芯片之间的连接。该引线可以为金属引线，例如铜引线、金引线、银引线等。该引线的连接可以通过键合引线的方法进行电性连接。

在另一个实施例中，该多个基岛中的部分或全部基岛具有散热面，该散热面暴露于该引线框架100外，以在连接电路板(PCB)时进行散热。该散热面可以为基岛上与布置芯片的一面相反的另一面(或称为背面)。具有散热面的基岛可以通过设置为下沉或者凹陷的方式，使该基岛的散热面露出。该散热面上可以通过布置散热片的方式实现散热的效果。具有散热面的基岛上可以布置发热量大的芯片，例如主控芯片等，该基岛的散热面对于这种发热量大的芯片可以提供高效的散热方式，以保证芯片以及整个组件的安全。当该引线框架外封装有塑封体时，该散热面暴露于塑封体之外，以便于连接电路板时进行散热。

在又一个实施例中，该多个基岛中的部分或全部基岛可以通过连筋(或称连接筋)与引线框架连接。该连筋可以与基岛连接，并连接至引线框架的边缘甚至外侧，以起到支撑该基岛的作用，特别对于尺寸较大以及易变形的基岛，可以有效的支撑基岛，使其结构和位置保持稳定。该连筋在连接到引线框架时，可以根据需要连接到引线框架的一侧或者多侧。该连筋伸出引线框架的部分可以在封装后进行裁切，以使封装体的边缘平整和美观。

本发明所提供的一种用于布置芯片的引线框架100还包括多个引脚(例如图1中所示的10、20、30、40、50)，以便于与外部的电路连接。该多个引脚10、20、30、40、50可以布置于引线框架100的同一侧或不同侧。该多个引脚的形状可以相同也可以不同。引脚的形状可以为T型、L型等。其中该多个引脚10、20、30、40、50中的部分或全部引脚分别与所述多个基岛1、2、3、4中的相应一个连接。例如图示中的引脚10可以与基岛1连接，引脚20可以与基岛2连接，引脚30可以与基岛3连接，引脚40可以与基岛4连接，引脚50可以独立布置于引线框架100上。在一个实施例中，可以不设置独立布置的引脚50，而只布置与基岛连接的引脚。在另一个实施例中，也可以布置多个如引脚50的独立布置于引线框架100上的引脚。进一步地，根据本发明的技术方案，该多个引脚10、20、30、40、50中的部分相邻引脚间(例如引脚10和引脚20间)具有安全间距L，以符合安规要求。

在一个实施例中，该多个引脚中的部分引脚的宽度被加宽，以辅助散热。该部分引脚可以为多个引脚中的一个、两个或者更多个。根据本发明的多个基岛中的部分基岛可以适于布置大电流功率器件(例如续流二极管芯片等)，而与该基岛连接的引脚可以设置为被加宽的引脚，以适于通过大电流，有助于大电流功率器件的散热。因此，根据本发明的方案，通过对基岛和与其连接的引脚的设置，能够实现布置特定芯片的目的。

在另一个实施例中，该多个引脚中的部分或者全部引脚伸出引线框架的端部可以设置为弯折状，以便于与电路板(PCB)连接，从而与外部电路连接。当该引线框架进行封装后，该多个引脚仍然伸出塑封体外。

以上结合图1总体上对本发明的用于布置芯片的引线框架的技术方案和多个实施例进行了描述，本领域技术人员应该理解的是，图1中所示的基岛和引线的数量和设置方式是示例性的而非限制性的。基岛的数量不限于图示中的四个，可以根据需要设置的更多或者更少。基岛的形状、尺寸以及位置不限于图示中的形状、尺寸以及位置关系，其尺寸可以更大或更小，其形状可以为多种形状，其位置可以根据需要进行调整。引脚的数量不限于图示中的五个，可以根据需要设置的更多或者更少。安全间距L不限于图示中的引脚10和引脚20之间，也可以引脚30和引脚40之间或者引脚40和50之间等。适于布置整流二极管芯片的基岛不限于图示中虚线框中的基岛1和基岛2，也可以更多或者更少。适于布置整流二极管芯片的基岛上也可以不布置整流二极管芯片，而是布置其他芯片等。下面结合图2对根据本发明的用于布置芯片的引线框架的一个实施例进行说明。

如图2中所示，该引线框架100中的多个基岛包括第一基岛1、第二基岛2和第三基岛3，该三个基岛适于布置整流二极管芯片，其中第二基岛2具有用于布置至少两个芯片的区域。该引线框架100的多个引脚中包括与第一基岛1连接的第一引脚10、与第二基岛2连接的第二引脚20、与第三基岛3连接的第三引脚30以及不与基岛连接的第四引脚40。其中该第一引脚10和第三引脚30布置于引线框架100的两侧；第一引脚10与第二引脚20相邻布置，且具有安全间距L1；第三引脚30和第四引脚40相邻布置，且具有安全间距L2，在一个实施例中，该安全间距L1可以≥2mm，安全间距L2可以≥2mm，符合安规要求，保证安全性。第一引脚10和第三引脚30适于输入交流电(例如120V或者220V的交流电)，第四引脚40适于整流二极管芯片的整流输出。

根据这样的设置，在一个实施例中，可以在第一基岛1上布置一个整流二极管芯片，在第三基岛3上布置一个整流二极管芯片，在第二基岛2上布置两个整流二极管芯片，该四个整流二极管芯片可以组成整流桥(或称整流二极管芯片组)，并通过引线连接等方式，实现桥式整流的功能。该引线连接方式可以为：第一基岛1上布置的一个整流二极管芯片可以通过引线连接到第四引脚40，第三基岛上布置的一个整流二极管芯片可以通过引线连接到第四引脚40，第二基岛上布置的两个整流二极管芯片中的一个通过引线连接到第一基岛10上，另一个连接到第三基岛30上。第一引脚10和第三引脚30可以分别接市政交流电的零线和火线，从而输入市政交流电。而经过整流桥整流输出的直流电可以通过第四引脚40输出。第四引脚40的形状可以设置为图示中的折线型，与周围的基岛保持适宜的距离，以适于相关引线的连接，从而避免引线过长影响电流、热传导以及信号的传输。

根据本发明的一个实施例，引线框架100的多个引脚中还可以包括第五引脚50、第六引脚60以及第七引脚70或者更多的引脚。其中第五引脚50与第四引脚相邻布置，且具有安全间距L3，该安全间距L3可以≥1.5mm，以符合安规要求。第六引脚60和第七引脚70可以布置于与第一引脚10相同的一侧。

根据本发明的另一个实施例，第二基岛2上除了可以布置两个整流二极管芯片外，还可以布置至少一个芯片，例如主控芯片或者续流二极管芯片等。

根据本发明的又一个实施例，该引线框架100还可以包括连筋11，用于连接并支撑尺寸较大或者易变形的基岛。如图2中所示，连筋11可以连接第二基岛2，并连接至该引线框架100的两侧，从而有效的支撑和固定第二基岛2，避免第二基岛2因为尺寸大而容易变形或移动。该第二基岛2可以使用一个连筋进行支撑和固定，也可以使用两个连筋分别固定该第二基岛2的两侧，从而起到支撑和固定的作用。

根据本发明的一个实施例，该引线框架100的多个基岛中的部分基岛还可以以具有散热面。例如，第二基岛2的背面，即与布置芯片的一面相反的一面上，设置散热面。由于第二基岛2上可以布置多个芯片，或者布置发热量大的芯片，因此可以通过散热面的设置提供有效的散热，保证芯片和整个引线框架100的安全性。同时，可以通过下沉等方式使第二基岛2的散热面暴露于整个引线框架100之外，从而在接入电路板时与电路板连接，便于散热。当对该引线框架100进行封装后，也要保证第二基岛2的散热面暴露于封装体之外，以保证其能够与电路板连接并在与电路板连接时进行散热。

以上结合图2详细描述了适于布置整流二极管芯片的第一基岛1、第二基岛2、第三基岛3的布置方式以及多个变形例，需要理解的是，图2中所示的引线框架100的结构是示例性的而非限制性的，例如第二基岛2具有散热面，其他基岛也可以具有散热面，具体结构与第二基岛2具有的散热面结构相同或相似，此处不再赘述，下面结合图3对具有散热面的引线框架封装后的结构进行说明。

图3是示出包括根据本发明的具有散热面的引线框架的封装体的一个实施例示意图。如图3中所示，该封装体200中包括根据本发明的引线框架，该引线框架可以包括多个引脚10、20、30、40、50、60、70、80，该引线框架的多个基岛中包括具有散热面110的基岛，例如图2中所示的第二基岛2。散热面110露于该封装体200之外，以在连接电路板(例如印制电路板)时进行散热。该多个引脚10、20、30、40、50、60、70、80伸出封装体200外，并可以在其端部设置为弯折状，以便于与电路板连接。例如该多个引脚10、20、30、40、50、60、70、80的弯折位置可以如图示中的A处，弯折方向朝向散热面的方向。图3所示的封装体结构是示例性的而非限制性的，例如，当引线框架中的多个基岛均没有散热面时，封装该引线框架的塑封体外也无需露出散热面。

图4是示出根据本发明的用于布置芯片的引线框架的另一个实施例示意图。如图4中所示，该引线框架100中的多个基岛包括第一基岛1、第二基岛2、第三基岛3、第四基岛4以及第五基岛5。该引线框架100的多个引脚中包括与第一基岛1连接的第一引脚10、与第二基岛2连接的第二引脚20、与第三基岛3连接的第三引脚30、与第四基岛4连接的第四引脚40、与第五基岛5连接的第五引脚50以及不与基岛连接的第六引脚60和第七引脚70。其中该第一引脚10和第三引脚30布置于引线框架100的两侧；第一引脚10与第二引脚20相邻布置，且具有安全间距L1；第三引脚30和第四引脚40相邻布置，且具有安全间距L2；第四引脚40和第五引脚50相邻布置，且具有安全间距L3。在一个实施例中，该安全间距L1可以≥2mm，安全间距L2可以≥2mm，安全间距L3≥1.5mm，符合安规要求，保证安全性。第一引脚10和第三引脚30适于输入交流电(例如120V或者220V的交流电)，第四引脚40适于整流二极管芯片的整流输出。

图4中所示的第一基岛1、第二基岛2以及第三基岛3这三个基岛可以适于布置整流二极管芯片，其中第二基岛2具有用于布置至少两个芯片的区域，第一基岛1、第二基岛2以及第三基岛3上布置芯片的方式与图2中的相同或相似，此处不再赘述。图4中所示的第一基岛1、第二基岛2以及第三基岛3与图2中所示的区别在于，基岛2的形状可以设置为L型，由于第四引脚40与第四基岛4连接，因此第一基岛1以及第三基岛3上布置的芯片可以通过引线连接到第四基岛4，从而从引脚40输出整流后的直流电。第二基岛可以通过连筋11-1连接到该引线框架100的一侧。

图示中的第四基岛4具有用于布置至少一个芯片或至少两个芯片的区域。与第四基岛4连接的第四引脚40被加宽，可通过大电流，以辅助散热。因此第四基岛4上可以布置两个芯片或者至少一个大电流功率器件，例如续流二极管芯片、绝缘栅双极型晶体管(IGBT)等。

图示中的第五基岛5可以设置为适于布置金属氧化物半导体型场效应管(MOSFET)芯片的基岛，该基岛的尺寸根据所述金属氧化物半导体型场效应管(MOSFET)芯片的尺寸和数量进行设置。当MOSFET芯片尺寸较大时，第五基岛5的尺寸可以相应的调整，以适于大尺寸芯片的布置。第五基岛5上还可以根据需要布置其他芯片，例如双极结型晶体管芯片、主控芯片等。第五基岛5可以通过连筋11-2连接到该引线框架100的一侧。

在一个实施例中，图示中的第一引脚10、第二引脚20、第三引脚30、第四引脚40、第五引脚50、第六引脚60以及第七引脚70中的一个或多个可以在各自的A处弯折，以便于与电路板连接。

上面结合图4示例性的描述了根据本发明的引线框架的多种基岛和多种引脚的布置实施例，本领域技术人员可以理解的是，适于布置整流二极管芯片的基岛、适于布置大电流功率器件的基岛以及适于布置尺寸较大的芯片的基岛的位置不限于图4中所示的方式，也可以根据需要进行调整。同时，根据上述的本发明的方案和实施例的描述可知，根据本发明的方案，适于布置不同种类的芯片的基岛可以布置于同一个引线框架内，例如适于布置整流二极管芯片的基岛、适于布置大电流功率器件的基岛以及适于布置尺寸较大的芯片的基岛同时布置于如图4所示的实施例中，而且同一个基岛上可以适于布置不同种类的多个芯片，因此，封装有该引线框架的封装体内可以封装更多的芯片，从而有利于形成集成度更高的电源模块。

在上述的本发明方案中，通过对多个基岛和多个引线的设置，可以实现同一个基岛布置多个芯片(其中多个芯片可以为不同种类的芯片)，以及布置有不同种类的芯片的多个基岛布置于一个引线框架内，当对该引线框架进行塑封以形成封装体时，能够实现在有限的封装体空间内布置更多的芯片。根据本发明的方案，可以实现将包括四个整流二极管芯片在内的更多芯片布置于多个基岛上，并通过键合引线的方式进行组合，特别是对部分相邻引脚安全间距的设置，保证安全性的同时可以使相应的引脚适于输入交流电，克服了现有技术中由于生产工艺上的差异和难度而难以将整流二极管芯片集成于单一封装体内的缺陷。从而有利于形成高度集成的电源管理方案。同时，本发明还通过提供的加宽引脚和基岛设置散热面等方式，解决了散热的问题。

进一步地，本发明还提供了包括该引线框架的封装体以及电源模块，从而实现了在有限空间中封装更多芯片，以及提供集成度更高的电源模块的目的，使得小型化后的电源模块可以更广泛的应用于照明、小家电等各种电源应用中。

虽然本说明书已经示出和描述了本发明的多个实施例，但对于本领域技术人员显而易见的是，这样的实施例只是以示例的方式提供的。本领域技术人员会在不偏离本发明思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本发明的过程中，可以采用对本文所描述的本发明实施例的各种替代方案。所附权利要求书旨在限定本发明的保护范围，并因此覆盖这些权利要求范围内的模块组成、等同或替代方案。

Claims (10)

1.一种用于布置芯片的引线框架(100)，包括：

多个基岛(1，2，3，4)，其中每个基岛具有用于布置至少一个芯片的区域，并且所述多个基岛(1，2，3，4)中的部分或全部基岛适于布置整流二极管芯片；

多个引脚(10，20，30，40，50)，其中所述多个引脚(10，20，30，40，50)中的部分或全部引脚分别与所述多个基岛(1，2，3，4)中的相应一个连接，并且部分相邻引脚间具有安全间距(L)。

2.根据权利要求1所述的引线框架(100)，其中所述多个基岛(1，2，3)中的第一基岛(1)、第二基岛(2)和第三基岛(3)适于布置整流二极管芯片，

所述第二基岛(2)具有用于布置至少两个芯片的区域；

所述多个引脚(10，20，30，40)中包括与所述第一基岛(1)连接的第一引脚(10)、与所述第二基岛(2)连接的第二引脚(20)、与所述第三基岛(3)连接的第三引脚(30)以及第四引脚(40)；

其中所述第一引脚(10)和所述第三引脚(30)布置于所述引线框架(100)的两侧，所述第一引脚(10)和所述第三引脚(30)适于输入交流电；

所述第一引脚(10)与所述第二引脚(20)相邻布置，且具有所述安全间距(L1)；

所述第三引脚(30)和所述第四引脚(40)相邻布置，且具有所述安全间距(L2)，其中所述第四引脚(40)适于所述整流二极管芯片的整流输出。

3.根据权利要求2所述的引线框架(100)，还包括与所述第四引脚(40)连接的第四基岛(4)，所述第四基岛(4)具有用于布置至少一个芯片或至少两个芯片的区域。

4.根据权利要求1所述的引线框架(100)，其中所述多个引脚(10，20，30，40，50)中的部分引脚的宽度被加宽，以辅助散热。

5.根据权利要求1所述的引线框架(100)，其中所述多个基岛(1，2，3，4)中的部分或全部基岛具有散热面(110)，所述散热面(110)暴露于所述引线框架(100)外，以在连接电路板时进行散热。

6.根据权利要求1所述的引线框架(100)，其中所述多个基岛(1，2，3，4，5)中包括适于布置金属氧化物半导体型场效应管芯片的基岛(5)，该基岛(5)的尺寸根据所述金属氧化物半导体型场效应管芯片的尺寸和数量进行设置。

7.根据权利要求1所述的引线框架(100)，其中所述多个基岛(1，2，3，4)中的部分或全部基岛通过连筋与所述引线框架(100)连接。

8.根据权利要求1所述的引线框架(100)，其中每个所述基岛上还具有用于连接引线的区域，用于通过引线实现与基岛上布置的芯片之间的连接。

9.一种用于布置芯片的封装体(200)，包括如权利要求1-8中任一项所述的引线框架(100)。

10.一种电源模块，包括封装有多个芯片的组件，所述芯片布置在如权利要求1-8中任一项所述的引线框架(100)上。