CN212033014U - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN212033014U
CN212033014U CN202021203647.1U CN202021203647U CN212033014U CN 212033014 U CN212033014 U CN 212033014U CN 202021203647 U CN202021203647 U CN 202021203647U CN 212033014 U CN212033014 U CN 212033014U
Authority
CN
China
Prior art keywords
power device
pin
integrated circuit
electrically connected
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021203647.1U
Other languages
English (en)
Inventor
曲克峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Youwang Electronics Co ltd
Original Assignee
Hangzhou Youwang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Youwang Electronics Co ltd filed Critical Hangzhou Youwang Electronics Co ltd
Priority to CN202021203647.1U priority Critical patent/CN212033014U/zh
Application granted granted Critical
Publication of CN212033014U publication Critical patent/CN212033014U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种封装结构，该封装结构在载片表面设置了第一功率器件和第二功率器件，在第三引脚的芯片设置区设置了一个集成电路芯片，集成电路芯片的第二端和第三端分别与第一功率器件和第二功率器件电连接，集成电路芯片的第一端通过第三引脚引出，第一功率器件的第二端以及第二功率器件的第二端分别通过第一引脚和第六引脚引出，第一功率器件和第二功率器件的第一端通过第七引脚引出，实现了集成电路芯片、第一功率器件和第二功率器件的集成封装，提高了封装结构的集成度，解决了传统大功率电源系统采用分立器件而造成的外围器件多、结构复杂和系统成本高的问题。

Description

一种封装结构
技术领域
本申请涉及集成电路技术领域，更具体地说，涉及一种封装结构。
背景技术
在传统的大功率电源系统中，通常需要一颗集成电路芯片和至少一颗功率器件(Power Electronic Device)芯片构成，这颗集成电路芯片和这些功率器件芯片相互配合，共同完成大功率电源系统的功能。
但这些芯片零散设置在电路板上的情况导致了大功率电源系统集成度较低，外围器件多和结构复杂的问题，满足不了高品质产品的要求。
实用新型内容
为解决上述技术问题，本申请提供一种封装结构，通过将集成电路芯片、第一功率器件和第二功率器件封装在一起的方式，提高了电源系统的集成度，解决了传统电源系统用分立器件造成的外围器件多、结构复杂和系统成本高的问题。
为实现上述目的，本申请提供如下技术方案：
一种封装结构，包括：载片、集成电路芯片、多个引脚、第一功率器件和第二功率器件；其中，
所述第一功率器件和所述第二功率器件均设置于所述载片表面，所述第一功率器件的第一端和所述第二功率器件的第一端均朝向所述载片设置，且与所述载片电连接，所述第一功率器件和第二功率器件包括相同或不同类型的功率器件；
所述多个引脚包括第一引脚、第三引脚、第六引脚和第七引脚，所述第七引脚与所述载片电连接；
所述第三引脚包括芯片设置区，所述集成电路芯片设置于所述芯片设置区，且所述集成电路芯片的第一端与所述第三引脚电连接，所述集成电路芯片的第二端与所述第一功率器件电连接，所述集成电路芯片的第三端与所述第二功率器件电连接；
所述第一功率器件的第二端与所述第一引脚电连接，所述第二功率器件的第二端与所述第六引脚电连接。
可选的，所述功率器件包括MOS管、三极管和可控硅中的至少一种；
所述集成电路芯片包括栅极驱动器芯片或源极驱动器芯片中的一种。
可选的，所述功率器件的耐压值的取值范围为40V～1500V；
所述功率器件的电流能力的取值范围为2A～100A。
可选的，所述集成电路芯片包括内置的温度保护电路。
可选的，所述多个引脚还包括第二引脚、第四引脚和第五引脚；其中，
所述第二引脚、第四引脚和第五引脚中的至少一个与所述集成电路芯片除第一端、第二端和第三端外的其他连接端电连接。
可选的，不与所述集成电路芯片电连接的第二引脚、第四引脚和第五引脚作为冗余引脚。
可选的，所述集成电路芯片的第二端通过一根第一类焊线与所述第一功率器件电连接，所述集成电路芯片的第三端通过一根所述第一类焊线与所述第二功率器件电连接；
所述第一功率器件的第二端通过第二类焊线与所述第一引脚电连接；
所述第二功率器件的第二端通过所述第二类焊线与所述第六引脚电连接。
可选的，所述第一类焊线的直径小于所述第二类焊线的直径。
可选的，所述第一类焊线的直径的取值范围为0.8mil～2.0mil。
可选的，所述第二类焊线的直径的取值范围为3mil～20mil。
可选的，所述第二类焊线由多根第一类焊线并联构成。
可选的，还包括：散热片；
所述散热片与所述载片的一端连接。
从上述技术方案可以看出，本申请提供了一种封装结构，所述封装结构在载片表面设置了第一功率器件和第二功率器件，在第三引脚的芯片设置区设置了一个集成电路芯片，所述集成电路芯片的第二端和第三端分别与第一功率器件和第二功率器件电连接，所述集成电路芯片的第一端通过第三引脚引出，所述第一功率器件的第二端以及第二功率器件的第二端分别通过第一引脚和第六引脚引出，所述第一功率器件和第二功率器件的第一端通过所述第七引脚引出，实现了集成电路芯片、第一功率器件和第二功率器件的集成封装，提高了封装结构的集成度，解决了传统大功率电源系统采用分立器件而造成的外围器件多、结构复杂和系统成本高的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种封装结构的主视图；
图2为本申请的一个实施例提供的一种封装结构的结构示意图；
图3为本申请的一个实施例提供的集成电路芯片、第一功率器件和第二功率器件的连接关系示意图。
具体实施方式
正如背景技术中所述，现有技术中的大功率电源系统多采用分立的集成电路芯片和多个功率器件芯片进行电路搭建，这些分立的器件都需要各自的封装结构实现电路保护或散热等目的，这就导致现有技术中的大功率电源系统需要设置大面积的电路板来容纳这些功率器件，还需要设置复杂的走线线路和大量的外围器件实现这些器件的电连接，造成了现有的大功率电源系统的集成度较低、外围器件较多、结构复杂和成本较高的问题。
有鉴于此，本申请实施例提供了一种封装结构，包括：载片、集成电路芯片、多个引脚、第一功率器件和第二功率器件；其中，
所述第一功率器件和所述第二功率器件均设置于所述载片表面，所述第一功率器件的第一端和所述第二功率器件的第一端均朝向所述载片设置，且与所述载片电连接，所述第一功率器件和第二功率器件包括相同或不同类型的功率器件；
所述多个引脚包括第一引脚、第三引脚、第六引脚和第七引脚，所述第七引脚与所述载片电连接；
所述第三引脚包括芯片设置区，所述集成电路芯片设置于所述芯片设置区，且所述集成电路芯片的第一端与所述第三引脚电连接，所述集成电路芯片的第二端与所述第一功率器件电连接，所述集成电路芯片的第三端与所述第二功率器件电连接；
所述第一功率器件的第二端与所述第一引脚电连接，所述第二功率器件的第二端与所述第六引脚电连接。
所述封装结构在载片表面设置了第一功率器件和第二功率器件，在第三引脚的芯片设置区设置了一个集成电路芯片，所述集成电路芯片的第二端和第三端分别与第一功率器件和第二功率器件电连接，所述集成电路芯片的第一端通过第三引脚引出，所述第一功率器件的第二端以及第二功率器件的第二端分别通过第一引脚和第六引脚引出，所述第一功率器件和第二功率器件的第一端通过所述第七引脚引出，实现了集成电路芯片、第一功率器件和第二功率器件的集成封装，提高了封装结构的集成度，解决了传统大功率电源系统采用分立器件而造成的外围器件多、结构复杂和系统成本高的问题。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种封装结构，如图1和图2所示，所述封装结构包括：载片、集成电路芯片11、多个引脚、第一功率器件9和第二功率器件10；其中，
所述第一功率器件9和所述第二功率器件10均设置于所述载片表面，所述第一功率器件9的第一端和所述第二功率器件10的第一端均朝向所述载片设置，且与所述载片电连接，所述第一功率器件9和第二功率器件10包括相同或不同类型的功率器件；
所述多个引脚包括第一引脚1、第三引脚3、第六引脚6和第七引脚7，所述第七引脚7与所述载片电连接；
所述第三引脚3包括芯片设置区，所述集成电路芯片11设置于所述芯片设置区，且所述集成电路芯片11的第一端与所述第三引脚3电连接，所述集成电路芯片11的第二端与所述第一功率器件9电连接，所述集成电路芯片11的第三端与所述第二功率器件10电连接；
所述第一功率器件9的第二端与所述第一引脚1电连接，所述第二功率器件10的第二端与所述第六引脚6电连接。
引脚又可称为管脚，是指从封装结构内部，将所述第一功率器件9、第二功率器件10或集成电路芯片11的连接节点(或称“极”或“端”等，即以二极管而立，二极管的连接节点包括第一端和第二端，所述二极管的第一端和第二端可以分别指二极管的阳极和阴极)引出到外部的接线。所有的引脚构成了封装结构的接口。在图1和图2中，第一引脚1、第三引脚3、第六引脚6和第七引脚7分别以标号1、3、6和7标出。
所述载片又可称为基片，是指用于承载第一功率器件9和第二功率器件10等元件的结构。
通常情况下，所述封装结构还包括塑封体，所述塑封体覆盖所述第一功率器件9、第二功率器件10背离所述载片一侧表面，以及位于所述芯片设置区上的集成电路芯片11背离所述第三引脚3的一侧表面，所述塑封体用于提高所述第一功率器件9、第二功率器件10和所述集成电路芯片11的防水防尘特性。多个所述引脚的一端分别与所述第一功率器件9、第二功率器件10和所述集成电路芯片11的连接节点连接，另一端则暴露在所述塑封体外部。
所述功率器件，又可称为电力电子器件(Power Electronic Device)，是主要用于电力设备的电能变换和控制电路方面的大功率电子器件。
在本申请的一个实施例中，所述功率器件包括MOS管(Semiconductor Field-Effect Transistor，MOSFET，场效应管)、三极管(Bipolar Junction Transistor，BJT)和可控硅(Silicon Controlled Rectifier，SCR)中的至少一种；
所述集成电路芯片11包括栅极驱动器芯片或源极驱动器芯片中的一种。
在本申请的一个实施例中，所述集成电路芯片11还可内置温度保护电路，可以精准的实现第一功率器件9和第二功率器件10的温度检测，实现温度过高保护，提升了电路的安全性，而且外围电路可以减少保护电路，节省成本。
可选的，所述功率器件的耐压值的取值范围为40V～1500V；
所述功率器件的电流能力的取值范围为2A～100A。
当所述功率器件均为MOS管时，所述第一功率器件9的第一端和所述第二功率器件10的第一端均是指MOS管的漏极，所述第一功率器件9的第二端以及所述第二功率器件10的第二端均是指MOS管的源极，所述第一功率器件9中的MOS管的栅极与所述集成电路芯片11的第二端电连接，所述第二功率器件10中的MOS管的栅极与所述集成电路芯片11的第三端电连接。
当所述功率器件均为三极管时，类似的，所述第一功率器件9的第一端和所述第二功率器件10的第一端均是指三极管的集电极，所述第一功率器件9的第二端和所述第二功率器件10的第二端均是指三极管的发射极，第一功率器件9中的三极管的基极与所述集成电路芯片11的第二端电连接，第二功率器件10中的三极管的基极与所述集成电路芯片11的第三端电连接。
当所述功率器件均为可控硅时，类似的，所述第一功率器件9的第一端和所述第二功率器件10的第一端均是指可控硅的漏极，所述第一功率器件9的第二端和所述第二功率器件10的第二端均是指可控硅的源极，所述第一功率器件9的第三端和所述第二功率器件10的第三端均是指可控硅的控制极。
对于集成电路芯片11而言，所述集成电路芯片11可以包括栅极驱动器芯片或源极驱动器芯片中的任意一种。
参考图3，图3中示出了一种具体的第一功率器件9、第二功率器件10和集成电路芯片11的连接关系示意图，在图3中，第一功率器件9为MOS管，且具体为PMOS管，第二功率器件10为MOS管，且具体为NMOS管，所述集成电路芯片11的第二端与PMOS管的栅极电连接，所述集成电路芯片11的第三端与NMOS管的栅极电连接，PMOS管的漏极作为第一功率器件9的第一端与NMOS管的漏极电连接，NMOS管的漏极作为所述第二功率器件10的第一端。PMOS管的源极作为第一功率器件9的第二端，NMOS管的源极作为第二功率器件10的第二端。
上面仅对所述集成电路芯片11与第一功率器件9和第二功率器件10的电连接关系进行了描述，可选的，在本申请的一个实施例中，所述多个引脚还包括：第二引脚2、第四引脚4和第五引脚5；其中，
所述第二引脚2、第四引脚4和第五引脚5中的至少一个与所述集成电路芯片除第一端、第二端和第三端外的其他连接端电连接。
在本实施例中，还提供了第二引脚2、第四引脚4和第五引脚5，以供集成电路芯片11除第一端、第二端和第三端外的其他连接端与这些引脚电连接，从而实现这些连接端的引出。
所述第二引脚2、第四引脚4和第五引脚5中不与所述集成电路芯片电连接的引脚可称为冗余引脚，所述冗余引脚可以保留，也可以去除，去除后有利于提高各个引脚之间的间距，有利于提高爬电电压。
在上述实施例的基础上，在本申请的一个实施例中，所述集成电路芯片11的第二端通过一根第一类焊线13与所述第一功率器件9电连接，所述集成电路芯片11的第三端通过一根所述第一类焊线14与所述第二功率器件10电连接；
所述第一功率器件9的第二端通过第二类焊线12与所述第一引脚1电连接；
所述第二功率器件10的第二端通过所述第二类焊线15与所述第六引脚6电连接。
一般情况下，用于实现集成电路芯片11的第二端以及第三端分别与第一功率器件9和第二功率器件10电连接的第一类焊线(即标号13、14的焊线)的直径较小。而用于实现第一功率器件9的第二端或第二功率器件10的第二端与引脚的电连接的第二类焊线(即标号12、15的焊线)的直径较大，因此所述第一类焊线的直径小于所述第二类焊线的直径，一般所述第一类焊线的直径的取值范围为0.8mil(密耳)～2.0mil；所述第二类焊线的直径的取值范围为3mil～20mil。在本申请的其他实施例中，所述第二类焊线也可以由多根第一类焊线并联构成，本申请对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个可选实施例中，仍然参考图1和图2，所述封装结构还包括：散热片；
所述散热片与所述载片的一端连接，被塑封体暴露在外部，以对所述集成电路芯片11、第一功率器件9和第二功率器件10在工作时产生的热量向外散发，保证集成电路芯片11、第一功率器件9和第二功率器件10的正常工作。
在图1和图2中，用标号8表示所述散热片和所述载片连接在一起的结构，并未单独标出所述散热片和所述载片。
仍然参考图1和图2，在图1和图2中，7个引脚排列为一排，并按照顺序依次编号为第一引脚1至第七引脚7。
所述载片设置有集成电路芯片11、第一功率器件9和第二功率器件10的一侧表面的四个角固定在塑封体(图1和图2中未标出)上，塑封体采用绝缘材料，实现各类器件、焊线和载片等结构的封装，实现一个电气绝缘隔离的密闭环境，保护内部器件不受外部环境的影响。
综上所述，本申请实施例提供了一种封装结构，所述封装结构将集成电路芯片、第一功率器件9和第二功率器件10封装在一起，减少了封装成本，以及整机PCB板的焊接次数。并且在所述封装结构中，载片和管脚上分别放置不同的芯片，有效实现高低压器件之间的电气隔离。
另外，所述封装结构的内部采用焊线实现集成电路芯片11、第一功率器件9和第二功率器件10的互联，同时绝缘的塑封体能有效的屏蔽外界环境的干扰。
最后，集成电路芯片11可内置温度保护电路，可以精准的实现第一功率器件9和第二功率器件10的温度检测，实现温度过高保护，提升了电路的安全性，而且外围电路可以减少保护电路，节省成本。
本说明书中各实施例中记载的特征可以相互替换或者组合，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种封装结构，其特征在于，包括：载片、集成电路芯片、多个引脚、第一功率器件和第二功率器件；其中，
所述第一功率器件和所述第二功率器件均设置于所述载片表面，所述第一功率器件的第一端和所述第二功率器件的第一端均朝向所述载片设置，且与所述载片电连接，所述第一功率器件和第二功率器件包括相同或不同类型的功率器件；
所述多个引脚包括第一引脚、第三引脚、第六引脚和第七引脚，所述第七引脚与所述载片电连接；
所述第三引脚包括芯片设置区，所述集成电路芯片设置于所述芯片设置区，且所述集成电路芯片的第一端与所述第三引脚电连接，所述集成电路芯片的第二端与所述第一功率器件电连接，所述集成电路芯片的第三端与所述第二功率器件电连接；
所述第一功率器件的第二端与所述第一引脚电连接，所述第二功率器件的第二端与所述第六引脚电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述功率器件包括MOS管、三极管和可控硅中的至少一种；
所述集成电路芯片包括栅极驱动器芯片或源极驱动器芯片中的一种。
3.根据权利要求1所述的封装结构，其特征在于，所述功率器件的耐压值的取值范围为40V～1500V；
所述功率器件的电流能力的取值范围为2A～100A。
4.根据权利要求1所述的封装结构，其特征在于，所述集成电路芯片包括内置的温度保护电路。
5.根据权利要求1所述的封装结构，其特征在于，所述多个引脚还包括第二引脚、第四引脚和第五引脚；其中，
所述第二引脚、第四引脚和第五引脚中的至少一个与所述集成电路芯片除第一端、第二端和第三端外的其他连接端电连接。
6.根据权利要求5所述的封装结构，其特征在于，不与所述集成电路芯片电连接的第二引脚、第四引脚和第五引脚作为冗余引脚。
7.根据权利要求1所述的封装结构，其特征在于，所述集成电路芯片的第二端通过一根第一类焊线与所述第一功率器件电连接，所述集成电路芯片的第三端通过一根所述第一类焊线与所述第二功率器件电连接；
所述第一功率器件的第二端通过第二类焊线与所述第一引脚电连接；
所述第二功率器件的第二端通过所述第二类焊线与所述第六引脚电连接。
8.根据权利要求7所述的封装结构，其特征在于，所述第一类焊线的直径小于所述第二类焊线的直径。
9.根据权利要求8所述的封装结构，其特征在于，所述第一类焊线的直径的取值范围为0.8mil～2.0mil。
10.根据权利要求8所述的封装结构，其特征在于，所述第二类焊线的直径的取值范围为3mil～20mil。
11.根据权利要求7所述的封装结构，其特征在于，所述第二类焊线由多根第一类焊线并联构成。
12.根据权利要求1所述的封装结构，其特征在于，还包括：散热片；
所述散热片与所述载片的一端连接。
CN202021203647.1U 2020-06-24 2020-06-24 一种封装结构 Active CN212033014U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021203647.1U CN212033014U (zh) 2020-06-24 2020-06-24 一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021203647.1U CN212033014U (zh) 2020-06-24 2020-06-24 一种封装结构

Publications (1)

Publication Number Publication Date
CN212033014U true CN212033014U (zh) 2020-11-27

Family

ID=73477359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021203647.1U Active CN212033014U (zh) 2020-06-24 2020-06-24 一种封装结构

Country Status (1)

Country Link
CN (1) CN212033014U (zh)

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
CN106252320B (zh) 半导体装置
US8987777B2 (en) Stacked half-bridge power module
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
WO2015029159A1 (ja) 半導体装置
US9589904B2 (en) Semiconductor device with bypass functionality and method thereof
JP2020004893A (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
CN110600450A (zh) 用于布置芯片的引线框架、封装体以及电源模块
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
CN111540723A (zh) 功率半导体器件
CN216145614U (zh) 智能功率模块
US20190214333A1 (en) Serially-connected transistor device
CN220510029U (zh) 一种大功率半导体的双基岛串联内绝缘封装结构
CN106685339A (zh) 光伏接线盒和二极管
CN112968027A (zh) 智能功率模块
CN212033014U (zh) 一种封装结构
US20130285230A1 (en) Electronic device
CN211182198U (zh) 一种多基岛引线框架及sop封装结构
US10804189B2 (en) Power device package structure
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
CN212182323U (zh) 一种封装结构
CN218827095U (zh) 一种集成电路封装结构
TWM558995U (zh) 電晶體之串聯裝置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant