CN212517192U - 一种多基岛引线框架及芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种多基岛引线框架及芯片封装结构。多基岛引线框架可设计成双基岛、三基岛或更多基岛，增加了引脚数量，加宽了主散热引脚的宽度，同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，提高了散热性能，并同时内部可内置续流二极管，提高了集成度和封装可靠性。

Description

一种多基岛引线框架及芯片封装结构

技术领域

本实用新型涉及集成电路封装技术领域，尤其涉及一种多基岛引线框架及芯片封装结构。

背景技术

半导体器件封装事业担负着国内振兴半导体行业的重任。芯片封装是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，是整个集成电路制造过程中重要一环。芯片封装起到安放、固定、密封、保护芯片和增强散热性能的作用，可以隔绝外界污染及外力对芯片的破坏。目前国内的封装形式多种多样，例如有DIP(Dual In-line Package，双列直插式封装)直插式封装技术、SOP(Small Outline Package，小尺寸封装)贴片式封装技术。

DIP直插式封装技术的封装形式可用于功率比较大的产品，适合PCB(PrintedCircuit Board，印刷电路板)穿孔安装，具有布线和操作较为方便等特点；但是其封装效率低、封装体积较大、芯片整体偏厚、管脚容易损坏、封装价格较高。SOP贴片式封装技术具有封装效率高、封装体积小、成本低等诸多优势；但是其可放芯片面积小、散热性能较差、可应用功率范围较低。

发明内容

本实用新型的目的在于，针对现有技术中存在的技术问题，提供一种多基岛引线框架及芯片封装结构，可以增加可放芯片面积、提高散热性能、提高可应用功率范围、提升封装可靠性。

为实现上述目的，本实用新型提供了一种多基岛引线框架，包括：相互之间电气隔离的至少两个基岛，所述至少两个基岛的其中之一为主散热基岛；一主散热引脚，与所述主散热基岛的本体直接连接；多个第一引脚，分别与任一所述基岛的本体直接连接；多个第二引脚，分别与任一所述基岛的本体分离；其中，所述主散热引脚的宽度大于所有所述第一引脚的宽度，且大于所有所述第二引脚的宽度。

为实现上述目的，本实用新型还提供了一种芯片封装结构，包括：多基岛引线框架；所述多基岛引线框架采用本实用新型所述的多基岛引线框架。

本实用新型的优点在于：应用本实用新型多基岛引线框架的芯片封装结构的封装体积小，可设计成双基岛、三基岛或更多基岛，以兼容更多产品需求，提高了应用灵活度，改善封装结构中芯片类型的限制，有利于节约制备成本；增加了引脚数量，加宽了主散热引脚的宽度，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，进一步提高了芯片对外部环境的散热性能；可应用于大功率、电源等器件，并同时内部可内置续流二极管，提高了集成度，可使封装外围的电路进一步简化，进而降低转换装置的成本。本实用新型融合了SOP贴片封装的优点，同时增加了可放芯片面积、提高了芯片对外部环境的散热性能、提高了可应用功率范围、提升了封装可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型多基岛引线框架第一实施例的平面结构示意图；

图2A为本实用新型多基岛引线框架第二实施例的平面结构示意图；

图2B为图2A所示多基岛引线框架镀导电金属层后的示意图；

图3为本实用新型多基岛引线框架第三实施例的平面结构示意图；

图4为本实用新型多基岛引线框架第四实施例的平面结构示意图；

图5A为本实用新型芯片封装结构一实施例的主视图；

图5B为图5A所示芯片封装结构的侧视图；

图5C为图5A所示芯片封装结构的俯视图。

具体实施方式

下面将结合附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。本实用新型的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”“具有”以及它们的任何变形，意图在于覆盖不排它的包含。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”“连接”应做广义理解。例如，可以是电连接或相互通讯，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。应当理解，当称元件“耦接到”另一元件时，存在中间元件。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

本实用新型设计了一种低成本、高散热、多基岛、多引脚的多基岛引线框架结构。新的多基岛引线框架包括：相互之间电气隔离的至少两个基岛、一主散热引脚、多个第一引脚以及多个第二引脚。两个基岛的其中之一为主散热基岛，主散热引脚与主散热基岛的本体直接连接；多个第一引脚分别与任一所述基岛的本体直接连接；多个第二引脚分别与任一所述基岛的本体分离；其中，所述主散热引脚的宽度大于所有所述第一引脚的宽度，且大于所有所述第二引脚的宽度。

应用本实用新型多基岛引线框架的芯片封装结构的封装体积小(整体大小约3.9mm*8.6mm)，可设计成双基岛、三基岛或更多基岛，以兼容更多产品需求，提高了应用灵活度，改善封装结构中芯片类型的限制，有利于节约制备成本；增加了引脚数量(可设置10个引脚)，加宽了主散热引脚(引脚7)的宽度(宽度增加到约1.67mm)，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，进一步提高了芯片对外部环境的散热性能；可应用于大功率、电源等器件，并同时内部可内置续流二极管，提高了集成度，可使封装外围的电路进一步简化，进而降低转换装置的成本。本实用新型融合了SOP贴片封装的优点，同时增加了可放芯片面积、提高了芯片对外部环境的散热性能、提高了可应用功率范围、提升了封装可靠性。

请参阅图1，本实用新型多基岛引线框架第一实施例的平面结构示意图。

在本实施例中，所述多基岛引线框架10包括相互之间电气隔离的双基岛，分别为第一基岛11以及第二基岛12，引线框架的封装线采用图示线框109示意性标示出。其中，所述第一基岛11为主散热基岛，所述第一基岛11的面积大于或等于所述第二基岛12的面积，从而利于放置功率器件。在其它实施例中，所述多基岛引线框架10也可以包括相互之间电气隔离的三个基岛。

在本实施例中，所述多基岛引线框架10的总引脚数为10个，包括：1个主散热引脚(引脚7)，3个第一引脚(引脚5、引脚6、引脚9)，6个第二引脚(引脚1、引脚2、引脚3、引脚 4、引脚8、引脚10)；10个引脚均采用强度增强型引脚(即引脚硬度大于预设强度)，使得引脚不易折弯或断裂；各引脚之间留有间距，以减小引脚之间由于间距太近造成放电击穿的风险。

在本实施例中，所述第一基岛11具有用于承载功率器件的第一承载面111。所述主散热引脚(引脚7)设置于所述多基岛引线框架10的一边、并与所述第一基岛11的本体直接连接；多个所述第一引脚(引脚5、引脚6)设置于所述多基岛引线框架10两边、并与所述第一基岛11的本体直接连接；一所述第二引脚(引脚4)设置于所述多基岛引线框架的一边、并靠近所述第一基岛11的本体。优选的，所述第一基岛11与一第一连筋(Tie bar)108相连，提高了基岛稳定性。所述功率器件包括但不限于三极管，MOS管，晶闸管，以及绝缘栅双极型晶体管(IGBT)和快恢复二极管(FRD)的组合等。所述功率器件可以采用导电胶等粘结剂粘贴于所述第一基岛11上。

具体的，所述主散热引脚(引脚7)以及与所述第一基岛11直连的一第一引脚(引脚6)，设置于所述多基岛引线框架10的第一边101；与所述第一基岛11直连的另一第一引脚(引脚 5)和对应所述第一基岛11的第二引脚(引脚4)，设置于所述多基岛引线框架10的第二边102。进一步的实施例中，所述主散热引脚(引脚7)的引脚宽度W1范围为1.65mm～1.70mm。通过加宽所述主散热引脚(7脚)的宽度，提高了基岛上承载的芯片对外部环境的散热性能。所述主散热引脚(7脚)的宽度W1优选为1.67mm。所述第一边101与所述第二边102相对设置。

进一步的实施例中，所述主散热引脚(引脚7)与所述第一连筋108分设于所述多基岛引线框架10的相邻两边。通过直连形式的主散热引脚(引脚9)与连筋配合，进一步提高了基岛稳定性。

进一步的实施例中，对应所述第一基岛11的第二引脚(引脚4)靠近所述第一基岛11的本体的一端(内引脚)呈L型。通过将分离引脚的内引脚设计成L型，在塑封时，可以增加塑封料与引脚的结合力，防止切筋时引脚根部受外力拉扯松动。

在本实施例中，所述第二基岛12具有用于承载驱动芯片的第二承载面121。一第一引脚(引脚9)设置于所述多基岛引线框架10的一边、并与所述第二基岛12的本体直接连接；多个第二引脚(引脚1、引脚2、引脚3、引脚8、引脚10)设置于所述多基岛引线框架10的相对两边、并靠近所述第二基岛12的本体。优选的，所述第二基岛12与一第二连筋107相连，提高了基岛稳定性。所述驱动芯片为集成电路芯片(IC)，用于驱动控制其它器件，例如驱动控制所述第一基岛11上承载的功率器件。所述驱动芯片可以采用绝缘胶等粘结剂粘贴于所述第二基岛12上，并通过金属引线与相应的引脚电连接。

具体的，与所述第二基岛12直连的第一引脚(引脚9)，设置于所述多基岛引线框架10 的第一边101；对应所述第二基岛12的一第二引脚(引脚8)与另一第二引脚(引脚10)，也设置于所述多基岛引线框架10的第一边101，并分设于与所述第二基岛12直连的第一引脚(引脚9)的两侧；对应所述第二基岛12的另外的第二引脚(引脚1、引脚2、引脚3)，设置于所述多基岛引线框架10的第二边102。所述第一边101与所述第二边102相对设置。

进一步的实施例中，与所述第二基岛12直连的第一引脚(引脚9)与所述第二连筋107分设于所述多基岛引线框架10的相邻两边。通过直连形式的第一引脚(引脚9)与连筋配合，进一步提高了基岛稳定性。

进一步的实施例中，对应所述第二基岛12的第二引脚(引脚1、引脚2、引脚3、引脚8、引脚10)靠近所述第二基岛12的本体的一端(内引脚)呈L型或T型。通过将分离引脚的内引脚设计成L型或T型，在塑封时，可以增加塑封料与引脚的结合力，防止切筋时引脚根部受外力拉扯松动。

进一步的实施例中，所述主散热引脚(引脚7)与相邻的第二引脚(引脚8)之间的引脚间距 H1范围为2.10mm～2.20mm。通过加宽压差较大的所述主散热引脚(7脚)与相邻的第二引脚 (引脚8)之间的引脚间距，进一步提高了散热性能，且可以减小引脚之间由于间距太近造成放电击穿的风险。所述主散热引脚(7脚)与相邻的第二引脚(引脚8)之间的引脚间距H1优选为2.14mm。

进一步的实施例中，与所述第一基岛11直连的一第一引脚(引脚5)与另一第一引脚(引脚6)对称设置。与所述第一基岛11直连的第一引脚(引脚5)与相邻的第二引脚(引脚4)之间的引脚间距H2范围为3.40mm～3.42mm。通过加宽压差较大的引脚之间的引脚间距，减小引脚之间由于间距太近造成放电击穿的风险。与所述第一基岛11直连的第一引脚(引脚5)与相邻的第二引脚(引脚4)之间的引脚间距H2优选为3.41mm。

本实施例多基岛引线框架结构，增加了引脚数量，加宽了主散热引脚的宽度，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，可应用于大功率、电源等器件，进一步提高了芯片对外部环境的散热性能，且可使封装外围的电路进一步简化，进而降低转换装置的成本。

请一并参阅图2A-2B，其中，图2A为本实用新型多基岛引线框架第二实施例的平面结构示意图，图2B为图2A所示多基岛引线框架镀导电金属层后的示意图。

如图2A所示，与图1所示实施例的不同之处在于，在本实施例中，所述多基岛引线框架20包括相互之间电气隔离的三基岛，分别为第一基岛21、第二基岛22以及第三基岛23，引线框架的封装线采用图示线框209示意性标示出。其中，所述第一基岛21为主散热基岛，所述第一基岛21的面积大于或等于所述第二基岛22的面积，从而利于放置功率器件；所述第二基岛22的面积大于所述第三基岛23的面积，从而利于放置驱动芯片。

在本实施例中，所述第一基岛21具有用于承载功率器件的第一承载面211。所述主散热引脚(引脚7)设置于所述多基岛引线框架20的一边、并与所述第一基岛21的本体直接连接；一所述第一引脚(引脚6)设置于所述多基岛引线框架20的一边、并与所述第一基岛21的本体直接连接。优选的，所述第一基岛21与一第一连筋208相连，提高了基岛稳定性。具体的，所述主散热引脚(引脚7)和与所述第一基岛21直连的第一引脚(引脚6)，均设置于所述多基岛引线框架20的第一边201。

在本实施例中，所述第二基岛22具有用于承载驱动芯片的第二承载面221。一所述第一引脚(引脚9)设置于所述多基岛引线框架20的一边、并与所述第二基岛22的本体直接连接；多个所述第二引脚(引脚1、引脚2、引脚3、引脚8、引脚10)设置于所述多基岛引线框架20的相对两边、并靠近所述第二基岛22的本体。优选的，所述第二基岛22与一第二连筋207相连，提高了基岛稳定性。也即，本实施例中第二基岛22的设置方式与图1所示实施例中的第二基岛12的设置方式相同，此处不再赘述。

进一步的实施例中，所述主散热引脚(引脚7)与相邻的第二引脚(引脚8)之间的引脚间距范围为2.10mm～2.20mm。通过加宽压差较大的所述主散热引脚(7脚)与相邻的第二引脚(引脚 8)之间的引脚间距，进一步提高了散热性能，且可以减小引脚之间由于间距太近造成放电击穿的风险。所述主散热引脚(7脚)与相邻的第二引脚(引脚8)之间的引脚间距优选为2.14mm。

在本实施例中，所述第三基岛23具有用于承载二极管的第三承载面231。一所述第一引脚(引脚5)设置于所述多基岛引线框架20的一边、并与所述第三基岛23的本体直接连接。所述二极管可以为续流二极管；通过内部内置续流二极管，可使封装外围的电路进一步简化，进而降低转换装置的成本。所述二极管可以采用导电胶等粘结剂粘贴于所述第三基岛23上。

进一步的实施例中，所述第三基岛23与相邻的所述第一基岛21之间的分界区为弯折结构，从而有效利用引线框架的空间。

进一步的实施例中，与所述第三基岛23直连的第一引脚(引脚5)和与所述第一基岛21 直连的第一引脚(引脚6)对称设置。

进一步的实施例中，与所述第三基岛23直连的第一引脚(引脚5)与相邻的第二引脚(引脚4)之间的引脚间距范围为3.40mm～3.42mm。通过加宽压差较大的引脚之间的引脚间距，减小引脚之间由于间距太近造成放电击穿的风险。与所述第三基岛23直连的第一引脚(引脚 5)与相邻的第二引脚(引脚4)之间的引脚间距优选为3.41mm。

如图2B所示，所述第一基岛21、第二基岛22以及第三基岛23的基岛表面全部镀有导电金属(例如全镀银)；所述主散热引脚(引脚7)、各直连引脚(引脚5、引脚6、引脚9) 以及各分离引脚(引脚1～引脚4、引脚8、引脚10)，处于所述多基岛引线框架20内的部分也全镀银。基岛上承载的芯片或器件可以直接粘贴于相应基岛上，或通过绝缘胶粘贴于相应基岛上，并通过打线方式连接相应的基岛本体或引脚。需要说明的是，基岛表面也可部分镀有导电金属，可根据承载产品以及工艺要求选择。基岛表面蒸镀导电金属的方式，提高了封装产品的导电性。

本实施例多基岛引线框架结构，增加了引脚数量，加宽了主散热引脚的宽度，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，可应用于大功率、电源等器件，进一步提高了芯片对外部环境的散热性能；通过内部内置续流二极管，提高了封装集成度，且可使封装外围的电路进一步简化，进而降低转换装置的成本。

请参阅图3，本实用新型多基岛引线框架第三实施例的平面结构示意图。

与图2A所示实施例的不同之处在于，在本实施例中，所述多基岛引线框架30包括相互之间电气隔离的双基岛，分别为第一基岛31以及第三基岛33，引线框架的封装线采用图示线框309示意性标示出。其中，所述第一基岛31为主散热基岛，所述第一基岛31的面积大于所述第三基岛33的面积，从而利于放置更大的功率器件或功能芯片；相应的直连形式的第一引脚的数量也增加了。也即，将图2A所示多基岛引线框架20中用来放置驱动芯片的基岛和放置功率器件的基岛相连，形成一个较大面积的大基岛，从而放置更大的芯片。

在本实施例中，所述第一基岛31具有用于承载功率器件或功能芯片的第一承载面311。所述主散热引脚(引脚7)设置于所述多基岛引线框架30的一边、并与所述第一基岛31的本体直接连接；多个所述第一引脚(引脚6、引脚8、引脚9、引脚10)设置于所述多基岛引线框架20的一边、并与所述第一基岛31的本体直接连接；多个所述第二引脚(引脚1、引脚2、引脚3、引脚4)设置于所述多基岛引线框架30的一边、并靠近所述第一基岛31的本体。所述功率器件包括但不限于三极管，MOS管，晶闸管，以及绝缘栅双极型晶体管(IGBT)和快恢复二极管(FRD)的组合等。所述功能芯片包括但不限于驱动芯片。

进一步的实施例中，所述第一基岛31分别与一第一连筋308和一第二连筋307相连，提高了基岛稳定性。

具体的，所述主散热引脚(引脚7)和与所述第一基岛31直连的所有第一引脚(引脚6、引脚8、引脚9、引脚10)，设置于所述多基岛引线框架30的第一边301。对应所述第一基岛31的所有第二引脚(引脚1、引脚2、引脚3、引脚4)，设置于所述多基岛引线框架30的第二边302。通过将压差不同的引脚相对设置，提高了负载的可靠性。

在本实施例中，所述第三基岛33具有用于承载二极管的第三承载面331。一所述第一引脚(引脚5)设置于所述多基岛引线框架30的一边、并与所述第三基岛33的本体直接连接。也即，本实施例中第三基岛33的设置方式与图2A所示实施例中的第三基岛23的设置方式相同，此处不再赘述。

本实施例多基岛引线框架结构，增加了引脚数量，加宽了主散热引脚的宽度，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件或功能芯片的基岛的面积尽可能的设计成大尺寸，可应用于大功率、电源等器件，进一步提高了芯片对外部环境的散热性能；通过内部内置续流二极管，可使封装外围的电路进一步简化，进而降低转换装置的成本。

请参阅图4，本实用新型多基岛引线框架第四实施例的平面结构示意图。

在本实施例中，所述多基岛引线框架40包括相互之间电气隔离的三基岛，分别为第一基岛41、第二基岛42以及第三基岛43，引线框架的封装线采用图示线框409示意性标示出。与图2A所示实施例的不同之处在于，所述第一基岛41的面积小于所述第二基岛42的面积。所述第一基岛31仍为主散热基岛。即，将用于放置驱动芯片的基岛面积设计为大尺寸，而将第一基岛41作为一个可散热可独立的引脚，适用于AC-DC产品。

相应的，分离形式的一第二引脚(引脚4)靠近所述第二基岛42的本体；同时，将原本为分离形式的一第二引脚(引脚1)改为直连形式，与所述第二基岛42的本体直接连接。从而，与所述第二基岛42直连的两第一引脚(引脚1、引脚9)分设于第二连筋407的两侧；直连形式的第一引脚(引脚1、引脚9)与连筋配合，进一步提高了基岛稳定性。

本实施例多基岛引线框架结构，增加了引脚数量，加宽了主散热引脚的宽度，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；将其中一基岛作为一个可散热可独立的引脚，适用于AC-DC产品；通过内部内置续流二极管，可使封装外围的电路进一步简化，进而降低转换装置的成本。

基于同一发明构思，本实用新型还提供了一种芯片封装结构，其采用本实用新型上述的多基岛引线框架。

请一并参阅图5A-图5C，其中，图5A，本实用新型芯片封装结构一实施例的主视图，图5B为图5A所示芯片封装结构的侧视图，图5C为图5A所示芯片封装结构的俯视图。

在本实施例中，所述芯片封装结构包括塑封体501以及多个引脚502；所述塑封体501 内部塑封有一多基岛引线框架，所述多基岛引线框架上承载有功率器件、驱动芯片、二极管的任一其中之二。所述多基岛引线框架可采用上述多基岛引线框架10、多基岛引线框架20、多基岛引线框架30、多基岛引线框架40的任意其中之一。所述多基岛引线框架在与功率器件、驱动芯片等电子组件塑封后，能够形成一个独立的芯片封装结构。

在本实施例中，多个引脚502总引脚数为10个，10个引脚均采用强度增强型引脚(即引脚硬度大于预设强度)，使得引脚不易折弯或断裂；各引脚之间留有间距，以减小引脚之间由于间距太近造成放电击穿的风险。

10个引脚中包括1个主散热引脚5021，所述主散热引脚5021的引脚宽度范围为1.65mm～1.70mm。通过加宽所述主散热引脚5021的宽度，提高了基岛上承载的芯片对外部环境的散热性能。所述主散热引脚5021的宽度W1优选为1.67mm。

应用本实用新型多基岛引线框架的芯片封装结构的封装体积小(整体大小约为：L*W＝3.9mm*8.6mm)，可设计成双基岛、三基岛以兼容更多产品需求，提高了应用灵活度，改善封装结构中芯片类型的限制，有利于节约制备成本；增加了引脚数量(可设置10个引脚)，加宽了主散热引脚的宽度(宽度增加到约1.67mm)，大大提高了芯片对外部环境的散热性能；同时也增加了引脚硬度，避免折弯或断裂的风险，提升了封装可靠性；同时将用于放置功率器件的基岛的面积尽可能的设计成大尺寸，进一步提高了芯片对外部环境的散热性能；可应用于大功率、电源等器件，并同时内部可内置续流二极管，提高了集成度，可使封装外围的电路进一步简化，进而降低转换装置的成本。本实用新型融合了SOP贴片封装的优点，同时增加了可放芯片面积、提高了芯片对外部环境的散热性能、提高了可应用功率范围、提升了封装可靠性。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (11)

1.一种多基岛引线框架，其特征在于，包括：

相互之间电气隔离的至少两个基岛，所述至少两个基岛的其中之一为主散热基岛；

一主散热引脚，与所述主散热基岛的本体直接连接；

多个第一引脚，分别与任一所述基岛的本体直接连接；

多个第二引脚，分别与任一所述基岛的本体分离；

其中，所述主散热引脚的宽度大于所有所述第一引脚的宽度，且大于所有所述第二引脚的宽度。

2.如权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架的总引脚数为10个，并均采用强度增强型引脚。

3.如权利要求1所述的多基岛引线框架，其特征在于，所述主散热引脚的引脚宽度范围为1.65mm～1.70mm。

4.如权利要求1所述的多基岛引线框架，其特征在于，所述主散热引脚与相邻的第二引脚之间的引脚间距范围为2.10mm～2.20mm。

5.如权利要求1所述的多基岛引线框架，其特征在于，所述第二引脚靠近相应基岛的本体的一端呈L型或T型。

6.如权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架包括第一基岛，所述第一基岛为所述主散热基岛；

所述第一基岛与至少一连筋相连，所述第一基岛具有用于承载功率器件或功能芯片的第一承载面；

所述主散热引脚设置于所述多基岛引线框架一边、并与所述第一基岛的本体直接连接；至少一所述第一引脚设置于所述多基岛引线框架至少一边、并与所述第一基岛的本体直接连接；

至少一所述第二引脚设置于所述多基岛引线框架至少一边、并靠近所述第一基岛的本体。

7.如权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架包括第一基岛，所述第一基岛为所述主散热基岛；

所述第一基岛与至少一连筋相连；

所述主散热引脚设置于所述多基岛引线框架一边、并与所述第一基岛的本体直接连接；至少一所述第一引脚设置于所述多基岛引线框架至少一边、并与所述第一基岛的本体直接连接；

所述第一基岛与所述主散热引脚以及与所述第一基岛的本体直接连接所述第一引脚作为一可散热的独立引脚。

8.如权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架包括第二基岛；

所述第二基岛与至少一连筋相连，所述第二基岛具有用于承载驱动芯片的第二承载面；至少一所述第一引脚设置于所述多基岛引线框架至少一边、并与所述第二基岛的本体直接连接；

多个所述第二引脚设置于所述多基岛引线框架相对两边、并靠近所述第二基岛的本体。

9.如权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架包括第三基岛；

所述第三基岛具有用于承载二极管的第三承载面；

一所述第一引脚设置于所述多基岛引线框架一边、并与所述第三基岛的本体直接连接。

10.如权利要求9所述的多基岛引线框架，其特征在于，所述第三基岛与相邻的另一基岛之间的分界区为弯折结构。

11.一种芯片封装结构，其特征在于，包括：多基岛引线框架；所述多基岛引线框架采用如权利要求1-10任一项所述的多基岛引线框架。

Images