CN212967676U - 散热芯片及电路板 - Google Patents

散热芯片及电路板 Download PDF

Info

Publication number
CN212967676U
CN212967676U CN202021733700.9U CN202021733700U CN212967676U CN 212967676 U CN212967676 U CN 212967676U CN 202021733700 U CN202021733700 U CN 202021733700U CN 212967676 U CN212967676 U CN 212967676U
Authority
CN
China
Prior art keywords
chip
heat dissipation
heat
thermal deformation
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021733700.9U
Other languages
English (en)
Inventor
柯武生
张进国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dawei Chuangxin Microelectronics Technology Co ltd
Original Assignee
Shenzhen Xinhuiqun Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinhuiqun Microelectronic Technology Co ltd filed Critical Shenzhen Xinhuiqun Microelectronic Technology Co ltd
Priority to CN202021733700.9U priority Critical patent/CN212967676U/zh
Application granted granted Critical
Publication of CN212967676U publication Critical patent/CN212967676U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种散热芯片及电路板。所述散热芯片包括：焊盘，包括散热基板和设置于散热基板周围的电极触点引脚；第一黏结层，设置于散热基板上；芯片，通过第一黏结层安装于散热基板的上表面，并与电极触点引脚电连接，芯片的上表面设置有第二黏结层；封装体，包覆焊盘、第一黏结层、芯片和第二黏结层，电极触点引脚外露于封装体；热形变散热件，在受热时会产生热形变，热形变散热件设置于封装体上且与焊盘分别位于芯片的两侧，热形变散热件通过第二黏结层固定于芯片的上表面。本实用新型有利于芯片快速散热。

Description

散热芯片及电路板
技术领域
本实用新型涉及芯片散热领域，尤其涉及一种散热芯片及电路板。
背景技术
随着器件尺度的减小，单个芯片的器件集成密度的增大以及时钟频率的提高导致芯片的功耗迅速增加。急剧增长的功耗带来芯片温度的升高，不仅会使器件及电路性能发生退化，还会对器件和电路的可靠性带来影响。当今的高性能芯片生产的热量已经达到了每平方厘米100瓦。未来的芯片可能会产生更高的热量，预计如果不采用有效的散热手段，芯片的温度过高会对器件及电路性能产生严重不良影响。
发明内容
有鉴于此，本实用新型提供一种散热芯片及电路板，以解决现有芯片散热不佳的问题。
本实用新型提供的一种散热芯片，包括：
焊盘，包括散热基板和设置于所述散热基板周围的电极触点引脚；
第一黏结层，设置于所述散热基板上；
芯片，通过所述第一黏结层安装于所述散热基板的上表面，并与所述电极触点引脚电连接，所述芯片的上表面设置有第二黏结层；
封装体，包覆所述焊盘、所述第一黏结层、所述芯片和所述第二黏结层，所述电极触点引脚外露于所述封装体；
热形变散热件，在受热时会产生热形变，所述热形变散热件设置于所述封装体上且与所述焊盘分别位于所述芯片的两侧，所述热形变散热件通过所述第二黏结层固定于所述芯片的上表面。
可选地，所述热形变散热件包括主体部和连接部，所述连接部的两端分别连接主体部和第一黏结层，主体部在受热时产生热形变。
可选地，所述主体部为板体，所述连接部的正投影落入所述主体部的正投影内。
可选地，所述散热芯片还包括导热材料，所述主体部设置有挡墙，所述挡墙朝向所述芯片的上表面延伸，所述挡墙的下端抵接于芯片的上表面，并将所述导热材料限位于所述芯片与主体部的内侧面之间。
可选地，芯片与所述电极触点引脚通过金线电连接，所述金线位于所述挡墙之外。
可选地，所述芯片的下部设置有导电引脚，所述导电引脚与所述电极触点引脚电连接。
可选地，所述主体部和连接部为一体成型结构。
可选地，所述热形变散热件的上表面外露于所述封装体。
可选地，所述散热基板外露于所述封装体。
本实用新型提供的一种电路板，包括印制电路板(Printed Circuit Board,PCB)以及安装于PCB上的上述任一项散热芯片。
本实用新型通过在芯片上方设置热形变散热件，使芯片产生的热量经由热形变散热件快速传导至封装体外界，从而有利于芯片快速散热，另外，热形变散热件对封装体的热形变有应力矫正效果，当芯片产生热量时，芯片与散热基板因热膨胀系数不匹配而产生应力，同时热形变散热件也因受热变形产生应力，顶部的热形变散热件与底部的散热基板上下设置，使应力抵消或部分抵消，有利于消除或减小整个器件的形变。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例的散热芯片的结构示意图；
图2是本实用新型一实施例的电路板的结构示意图。
具体实施方式
下面结合附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述实施例仅是一部分实施例，而非全部。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
应理解，在本实用新型实施例的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述实施例的技术方案和简化描述，而非指示或暗示装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
图1是本实用新型一实施例的散热芯片的结构示意图。请参阅图1所示，所述散热芯片10包括焊盘11、第一黏结层12、芯片13、第二黏结层14、封装体15、以及热形变散热件16。
焊盘(Die Pad)11包括散热基板111和电极触点引脚112，该电极触点引脚112又称引线框架(Lead Frame)，设置于散热基板111周围。
第一黏结层12设置于散热基板111上。
芯片13通过第一黏结层12安装于散热基板111的上表面，并与电极触点引脚112电连接，具体地，芯片13设置有金线(Gold Wire)131，每一条金线131的两端分别与芯片13和电极触点引脚112连接，由此实现芯片13和电极触点引脚112之间的电连接。
第二黏结层14设置于芯片13的上表面。
封装体15包覆所述焊盘11、第一黏结层12、芯片13和第二黏结层14，所述电极触点引脚112外露于封装体15。
热形变散热件16在受热时会产生热形变，该热形变散热件16设置于封装体15上且与焊盘11分别位于芯片13的两侧，该热形变散热件16通过第二黏结层14固定于芯片13的上表面。
基于此，通过在芯片13上方设置热形变散热件16，使芯片13产生的热量能够经由热形变散热件16快速传导至封装体15外界，最终传导至空气中，从而有利于芯片13的快速散热。
另外，散热基板111也可以外露于封装体15，具体地，散热基板111的底面可以与封装体15平齐，于此，芯片13产生的热量能够经由散热基板111快速传导至封装体15外界，最终传导至空气中，从而进一步的有利于芯片13的快速散热。
在本实施例中，热形变散热件16的设置位置可以有多种选择，例如热形变散热件16完全包覆于封装体15内，或者可以镶嵌于封装体15的顶面，即热形变散热件16的上表面外露于封装体15，具体地，该热形变散热件16的上表面可以与封装体15的上表面平齐，或者热形变散热件16的上表面可以高于封装体15的上表面。
在芯片13封装中，热形变散热件16的材质可以与散热基板111的材质相同，例如均为纯金属或者合金，具体可以为紫铜或者铜合金。对于紫铜材质，可以保证散热基板111与热形变散热件16的膨胀系数一致，在二者尺寸相同或者相近时，两者可以产生相当的形变量。
请继续参阅图1，热形变散热件16可以包括主体部161和连接部162，连接部162的两端分别连接主体部161和第一黏结层12。
主体部161在受热时产生热形变。该主体部161可以与散热基板111的形状相同，均为板体，且连接部162的正投影落入主体部161的正投影内，即，主体部161的横向尺寸大于连接部162的横向尺寸。基于此，主体部161的内侧面和芯片13的上表面之间具有容置空间，本实用新型实施例可以在该容置空间内填充导热材料17，芯片13产生的热量可以通过导热材料17传导给热形变散热件16。
进一步地，主体部161朝向芯片13的内侧面上，可以设置有挡墙163，挡墙163沿着主体部161的周边设置，金线131位于挡墙163之外。在芯片13封装中，挡墙163的下端抵接于芯片13的上表面，并将导热材料17限位于芯片13与主体部161的内侧面之间，于此，挡墙163可以阻挡导热材料17外露，避免造成污染。
在其他实施例中，所述芯片13的下部可以设置有导电引脚，该导电引脚与电极触点引脚112电连接，此时，芯片13的上表面可以并未设置有用于焊接金线131的凸点，因此挡墙163可以与芯片13的外侧抵接，也可以实现将导热材料17限位于芯片13与主体部161的内侧面之间。进一步地，为确保该限位效果，此时挡墙163的高度可以大于导热材料17的高度。
连接部162在受热时是否会产生热形变，本实用新型实施例并不予以限制。例如，所述主体部161和连接部162可以为一体成型结构，即，两者的材质相同，此时连接部162在受热时也会产生热形变。
在本实用新型实施例中，芯片13可以为硅片，其与底部的散热基板111通过银浆(即第一黏结层12)连接，实现接地散热。硅片通过打金线131的方式与电极触点引脚112连接，实现电气连接。
封装体15可以采用环氧树脂塑料材料。
当前，电子产品自始至终都是朝着更小的尺寸、更轻的质量、更快的速度、更高的频率、更低的成本、更高的可靠性方向演进，芯片器件凭借更薄的厚度、无引脚设计、优异的散热性能，非常低的阻抗和自感，在电子产品的高速或微波设计中大量应用。正式基于芯片的小型化超薄化设计趋势，散热芯片整个器件的结构较薄，封装体较薄，容易产生形变。并且，具有导热和散热作用的焊盘作为引线框架结构的一部分，也是整个器件具有优异散热性能的原因，但是这种基于焊盘的引线框架结构在SMT(Surface Mounted Technology,表面贴装技术)焊接、或者长期工作时，会受环境温度或功率变化的影响而发生动态的热变形，致使整个器件中的焊点受到较大拉应力作用，会严重劣化焊点的寿命，影响高可靠产品，包括通讯产品的应用。对此，本实用新型实施例的所述散热芯片10可以解决该问题。
请继续参阅图1，热形变散热件16在受热时会产生形变，对封装体15的热形变有应力矫正效果，当芯片13产生热量时，芯片13与散热基板111因热膨胀系数不匹配而产生应力，同时热形变散热件16也因受热变形产生应力，顶部的热形变散热件16与底部的散热基板111上下设置，使应力抵消或部分抵消，有利于消除或减小整个器件的形变。
采用这种应力矫正的结构设计，器件可避免在SMT组装过程或者长期工作中受热产生变形，保护焊点，延长器件应用寿命。并且，这种结构的优化，不占用板上布局面积，且不会增加SMT流程。
在芯片13封装中，热形变散热件16的材质可以有多种选择，热形变散热件16的材质也可以与散热基板111的材质不相同，通过调整热形变散热件16的尺寸来实现与散热基板111的相匹配的热变形。
热形变散热件16的厚度可以大于或等于0.1mm，其尺寸小于等于整个器件顶部尺寸。具体的，热形变散热件16的尺寸以及厚度需要根据热形变散热件16的结构强度、热膨胀系数，以及散热基板111的热膨胀系数、厚度、结构强度来综合进行计算，确保热形变散热件16的强度能够纠正底部散热基板111热变形产生的应力。
本实用新型实施例可以选取合适的计算方式来设计热形变散热件16的各项指标的参数。在实际应用场景中，所述热形变散热件16的尺寸一般通过工程测试，选取兼顾成本和效果的厚度和尺寸。应理解，热形变散热件16的尺寸并不一定需要和散热基板111完全一致，只要存在热形变散热件16，就会有应力消除的效果。
本实用新型还提供一种电路板。图2是本实用新型一实施例的电路板的结构示意图。请参阅图2所示，所述电路板包括印制电路板21和安装于该印制电路板21上的若干散热芯片10。
这些散热芯片10在印制电路板21上的排布及安装方式，本实用新型实施例并不予以限制。其中，散热芯片10的电极触点引脚112与印制电路板21上的导电引脚电性连接。
由于该电路板具有上述散热芯片10，因此能够产生与该散热芯片10相同的有益效果，此处不再予以赘述。
需要说明的是，本文中的术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
另外，尽管本文采用术语“第一、第二、第三”等描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本文范围的情况下，第一信息也可被称为第二信息，类似地，第二信息也可被称为第一信息，取决于语境。术语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。再者，本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
尽管已经相对于一个或多个实现方式示出并描述了本实用新型，但本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本实用新型包括所有此修改和变型，并且由前述实施例的技术方案进行支撑。即，以上所述仅为本实用新型的部分实施例，并非因此限制本实用新型的专利范围，凡是利用本说明书及附图内容所作的等效结构变换，例如各实施例之间技术特征的结合，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种散热芯片，其特征在于，包括：
焊盘，包括散热基板和设置于所述散热基板周围的电极触点引脚；
第一黏结层，设置于所述散热基板上；
芯片，通过所述第一黏结层安装于所述散热基板的上表面，并与所述电极触点引脚电连接，所述芯片的上表面设置有第二黏结层；
封装体，包覆所述焊盘、所述第一黏结层、所述芯片和所述第二黏结层，所述电极触点引脚外露于所述封装体；
热形变散热件，在受热时会产生热形变，所述热形变散热件设置于所述封装体上且与所述焊盘分别位于所述芯片的两侧，所述热形变散热件通过所述第二黏结层固定于所述芯片的上表面。
2.根据权利要求1所述的散热芯片，其特征在于，所述热形变散热件包括主体部和连接部，所述连接部的两端分别连接所述主体部和所述第一黏结层，所述主体部在受热时产生热形变。
3.根据权利要求2所述的散热芯片，其特征在于，所述主体部为板体，所述连接部的正投影落入所述主体部的正投影内。
4.根据权利要求3所述的散热芯片，其特征在于，所述散热芯片还包括导热材料，所述主体部设置有挡墙，所述挡墙朝向所述芯片的上表面延伸，所述挡墙的下端抵接于芯片的上表面，并将所述导热材料限位于所述芯片与主体部的内侧面之间。
5.根据权利要求4所述的散热芯片，其特征在于，所述芯片与所述电极触点引脚通过金线电连接，所述金线位于所述挡墙之外。
6.根据权利要求4所述的散热芯片，其特征在于，所述芯片的下部设置有导电引脚，所述导电引脚与所述电极触点引脚电连接。
7.根据权利要求2所述的散热芯片，其特征在于，所述热形变散热件的主体部和连接部为一体成型结构。
8.根据权利要求1所述的散热芯片，其特征在于，所述热形变散热件的上表面外露于所述封装体。
9.根据权利要求1所述的散热芯片，其特征在于，所述散热基板外露于所述封装体。
10.一种电路板，其特征在于，包括印制电路板PCB以及安装于所述PCB上的如上述权利要求1至9任一项所述的散热芯片。
CN202021733700.9U 2020-08-14 2020-08-14 散热芯片及电路板 Active CN212967676U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021733700.9U CN212967676U (zh) 2020-08-14 2020-08-14 散热芯片及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021733700.9U CN212967676U (zh) 2020-08-14 2020-08-14 散热芯片及电路板

Publications (1)

Publication Number Publication Date
CN212967676U true CN212967676U (zh) 2021-04-13

Family

ID=75356700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021733700.9U Active CN212967676U (zh) 2020-08-14 2020-08-14 散热芯片及电路板

Country Status (1)

Country Link
CN (1) CN212967676U (zh)

Similar Documents

Publication Publication Date Title
US8213180B2 (en) Electromagnetic interference shield with integrated heat sink
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
KR100752239B1 (ko) 전력 모듈 패키지 구조체
CN107305875B (zh) 双向半导体封装件
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
KR101443980B1 (ko) 접속핀 및 이를 갖는 전력 모듈 패키지
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
CN109616452B (zh) 一种散热组件、相应的散热装置以及相应的电路板
CN111261598A (zh) 封装结构及其适用的电源模块
EP2398302B1 (en) Semiconductor device
CN102164453A (zh) 电路模块
US7310224B2 (en) Electronic apparatus with thermal module
US20130344714A1 (en) Contact device, socket device and electronic apparatus
CN212967676U (zh) 散热芯片及电路板
CN112823416A (zh) 表面安装式热缓冲器
CN212587487U (zh) 固态硬盘及电路板
CN210379025U (zh) 功率器件封装结构
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
JP2007157801A (ja) 半導体モジュールとその製造方法
CN219017645U (zh) 一种应用于平面型功率器件的封装结构
CN220652012U (zh) 一种基于dbc绝缘散热的to-247-5l封装结构
CN220753407U (zh) 一种功率管组件及pcb组件
CN219778877U (zh) Mos器件在印制电路板上的连接结构
CN220272469U (zh) 封装结构和电气组件
CN210984717U (zh) 散热封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000 a1406, building 12, shenzhenwan science and technology ecological park, No. 18, South Keji Road, high tech community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Dawei Chuangxin Microelectronics Technology Co.,Ltd.

Address before: Room 4003 / 4005, block a, United Plaza, Binhe Avenue, Futian District, Shenzhen, Guangdong 518000

Patentee before: Shenzhen Xinhuiqun Microelectronic Technology Co.,Ltd.

CP03 Change of name, title or address