CN104347611B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104347611B
CN104347611B CN201410389342.7A CN201410389342A CN104347611B CN 104347611 B CN104347611 B CN 104347611B CN 201410389342 A CN201410389342 A CN 201410389342A CN 104347611 B CN104347611 B CN 104347611B
Authority
CN
China
Prior art keywords
resinite
plastic film
inner lead
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410389342.7A
Other languages
English (en)
Other versions
CN104347611A (zh
Inventor
中村宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104347611A publication Critical patent/CN104347611A/zh
Application granted granted Critical
Publication of CN104347611B publication Critical patent/CN104347611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/06—Arrangements for measuring electric power or power factor by measuring current and voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种能够简化配线作业的半导体装置。半导体装置PM1具有：半导体元件(绝缘栅型双极晶体管IGBT)(10a)，其具有发射极主电极(N)以及发射极感应电极(ES)；集成电路(IC1)，其具有检测用端子(CIN)；塑膜树脂体(PKG)，其对半导体元件(10a)以及集成电路(IC1)进行封装；以及引线(RD1)。引线(RD1)具有：内部引线部分(31)，其被塑膜树脂体(PKG)封装，并与发射极感应电极(ES)电气连接；内部引线部分(30)，其被塑膜树脂体(PKG)封装，并与发射极主电极(N)电气连接；以及外部引线部分(40)，其在塑膜树脂体(PKG)的外侧露出，一侧与内部引线部分(31)连接，另一侧与内部引线部分(30)连接。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
当前，例如如日本特开平9－139461号公报公开内容所示，已知具有多根引线在塑膜树脂体的侧面并排地伸出的这种外观的半导体装置。这种外观在通常的集成电路中被采用。其制造过程通常为，在引线框架上进行半导体芯片的接合以及导线接合，通过塑膜树脂对引线框架进行封装，然后，进行切断引线框架的引线切断。
专利文献1：日本特开平9－139461号公报
专利文献2：日本特开2013－055739号公报
专利文献3：日本特开平5－190748号公报
具有电流感应功能的半导体元件是公知的，内置有这种半导体元件的功率半导体模块也已经普及。另外，不仅存在利用电流感应功能的电流检测方式，还存在利用检测主电流进行电流检测的方式。并且，还已知将这2种电流检测功能设在1个功率半导体模块中的技术。在这种功率半导体模块中，用户能够从2种电流检测功能中选择1 种而进行使用。
将功率半导体组件安装在安装基板上，与其它部件一起作为逆变器电路等的各种电路的结构要素而使用。被提供上述的电流检测方式选项的用户必须准备适合自己选出的电流检测方式的安装基板。具体地说，在利用电流感应功能时，要求准备在适当的位置配置有感应电阻的安装基板。另外，在进行主电流的检测时，要求准备在适当位置配置有分流电阻的安装基板。
在上述的功率半导体模块中，在用户侧增加了电流检测方式的选项，但同时还向用户要求安装基板的适当设计以及准备。因此，从用户便利性角度考虑还存在改善的余地。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于，在用户能够选择电流检测方式的半导体装置中，提高对于配线作业的用户便利性。
另外，在提供上述电流检测方式的选项的情况下，增大了用户应进行的配线作业的负担。其结果，存在产生误配线的可能性。本发明人着眼于这一点，发明了能够检测误配线的半导体装置。
本发明的其他目的在于，在用户能够选择电流检测方式的半导体装置中，检测误配线。
第1发明所涉及的半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其具有：第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；第2内部引线部分，其被所述塑膜树脂体封装，并与所述主电极电气连接；以及外部引线部分，其在所述塑膜树脂体的外侧露出，一侧与所述第1内部引线部分连接，另一侧与所述第2内部引线部分连接。
第2发明所涉及的半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子以及基准电位端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其具有：第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；第2内部引线部分，其被所述塑膜树脂体封装，并与所述基准电位端子电气连接；以及外部引线部分，其在所述塑膜树脂体的外侧露出，一侧与所述第1内部引线部分连接，另一侧与所述第2内部引线部分连接。
第3发明所涉及的半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子以及基准电位端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其被所述塑膜树脂体局部地封装，与所述电流检测电极、所述基准电位端子以及所述主电极电气连接，
所述引线具有：
第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；
第2内部引线部分，其被所述塑膜树脂体封装，并与所述基准电位端子电气连接；
第3内部引线部分，其被所述塑膜树脂体封装，并与所述主电极电气连接；以及
外部引线部分，其具有第1分支部、第2分支部和第3分支部，所述第1分支部与所述第1内部引线部分连接，所述第2分支部与所述第2内部引线部分连接，所述第3分支部与所述第3内部引线部分连接，所述外部引线部分在所述塑膜树脂体的外部露出。
第4发明所涉及的半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
主电极端子，其与前述主电极电气连接；
检测电极端子，其与所述电流检测电极电气连接；以及
集成电路，其具有电压检测端子，该电压检测端子用于对所述主电极和所述电流检测电极择一地进行电压检测，如果输入至所述电压检测端子的电压超过第1阈 值 ，则判定为发生了过电流异常，如果输入至所述电压检测端子的电压低于比所述第1阈 值 小的第2阈 值 ，则判定为发生了误配线。
发明的效果
根据第1至第3发明所涉及的半导体装置，能够简化配线作业。
根据第4发明所涉及的半导体装置，能够检测误配线。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的图。
图2是表示本发明的实施方式1所涉及的半导体装置的图。
图3是表示本发明的实施方式1所涉及的半导体装置的电路的图。
图4是表示本发明的实施方式1所涉及的半导体装置的电路的图。
图5是表示在本发明的实施方式1所涉及的半导体装置中可能产生误配线的图。
图6是表示本发明的实施方式2所涉及的半导体装置的图。
图7是表示本发明的实施方式2所涉及的半导体装置的图。
图8是表示本发明的实施方式2所涉及的半导体装置的图。
图9是表示本发明的实施方式2所涉及的半导体装置的图。
图10是表示本发明的实施方式2所涉及的半导体装置的图。
图11是表示本发明的实施方式2所涉及的半导体装置的图。
图12是表示本发明的实施方式2所涉及的半导体装置的图。
标号的说明
2a、2b、2c、2d侧面，10a、10b半导体元件，20a、20b续流二极管元件，22a、22b芯片焊盘，23a、23b引线，30、31、133内部引线部分，30a、30b、30c、30d、31a、31b、133a、133b端部，32、 33、34引线，33a、33b端部，40、140外部引线部分，140a、140b、 140c分支部，BW1接合线，CIN检测用端子，E发射极主电极， ES发射极感应电极，GND接地端子，IC1集成电路，G栅极电极， N发射极主电极，PKG塑膜树脂体，PM1半导体装置，PM2半导体装置，RD1、RD2引线，Rs1、Rs2感应电阻，Rsh分流电阻， X1、X2配线区间
具体实施方式
实施方式1
[实施方式1的装置的构造]
图1至3是表示本发明的实施方式1所涉及的半导体装置PM1 的图。图1是俯视观察半导体装置PM1的图，并且，透视示出内部结构的一部分。
半导体装置PM1具有多根引线在塑膜树脂体的侧面并排地伸出的外观。这种外观被通常的集成电路采用。其制造过程通常为以下流程，即，在引线框架上进行半导体芯片的接合以及导线接合，利用塑膜树脂进行封装，通过切断引线框架而分离出各个引线。
半导体装置PM1能够与利用电流感应功能的电流检测方式、和检测主电流的电流检测方式这两者相对应。通过1个半导体装置PM1 能够与这2种电流检测方式相对应，能够向用户提供这2种电流检测方式的选项。
半导体装置PM1具有半导体元件10a、10b。半导体元件10a、 10b是绝缘栅型双极晶体管(IGBT)。半导体元件10a具有输入控制信号的栅极电极G、作为主电极的集电极主电极C以及发射极主电极N。半导体元件10a还具有发射极感应电极ES。省略详细的图示，但在图1中，在半导体元件10a的表面设置的这些电极相互绝缘。
发射极感应电极ES是在发射极集电极之间流过的主电流的一部分被分流而得到的感应电流所流过的电极。经由发射极感应电极 ES，半导体元件10a能够进行电流感应。但是，本发明并不限定于此，也可以是具有电流感应功能的除了IGBT以外的其他半导体元件。
此外，在图1中，为了方便，也一起图示出续流二极管元件20a、 20b，半导体元件10a、10b与续流二极管元件20a、20b通过接合线连接。这种电气连接构造已经公开，并非新事项，因此省略详细说明。
此外，在图1中，在由塑膜树脂体PKG的表面覆盖的部分(没有透视的部分)还设有其他的半导体元件。
集成电路IC1具有检测用端子CIN、和应与作为基准电位的接地电位连接的接地端子GND。
塑膜树脂体PKG对半导体元件10a、10b以及集成电路IC1进行封装。塑膜树脂体PKG具有2个相对的主面(图1的纸面前侧表面以及纸面背侧表面)、和将2个主面连结的4个侧面2a、2b、2c、 2d。在4个侧面中，在侧面2a和与2a相对的侧面2b上，与半导体元件10a、10b以及集成电路IC1电气连接的其他多根引线并排地凸出。
半导体装置PM1在其内部具有多根引线。这些引线分别具有被塑膜树脂体PKG封装的内部引线部分、和向塑膜树脂体PKG的外部伸出的外部引线部分。各引线经由接合线，其内部引线部分表面分别与半导体元件10a、10b的各电极或者集成电路IC1的各个电极连接，作为半导体装置PM1的电路配线而起作用。
如图1所示，半导体装置PM1具有芯片焊盘22a、22b。在芯片焊盘22a、22b上分别接合有半导体元件10a、10b以及续流二极管元件20a、20b。芯片焊盘22a与引线23a一体地连接，芯片焊盘22b 与引线23b一体地连接，引线23a、23b向塑膜树脂体PKG的外面伸出。
半导体装置PM1具有引线32、33、34。并且，半导体装置PM1 还具有作为本实施方式的1个技术特征的引线RD1。
引线32经由接合线而与半导体元件10a、10b的栅极电极电气连接。另外，引线32经由接合线而与集成电路IC1的控制信号端子电气连接。由此，经由引线32，集成电路IC1输出的栅极驱动信号向半导体元件10a、10b的栅极电极进行供给。
引线33具有接合有集成电路IC1的芯片焊盘部、和从该芯片焊盘部向大致相反方向伸出的端部33a、33b。端部33a从塑膜树脂体 PKG的侧面2a向外部伸出。端部33b从塑膜树脂体PKG的侧面2c 向外部露出。该引线33通过接合线而与集成电路IC1的接地端子连接。端部33a是在安装半导体装置PM1时，应与接地电位连接的接地连接用引线。
引线34经由接合线而与集成电路IC1的检测用端子CIN电气连接。引线34从塑膜树脂体PKG的侧面2a向外部凸出。利用该引线 34的露出端部，如后述的图4所示，通过与感应电阻、分流电阻一起构成电路，从而集成电路IC1能够进行电流感应。
引线RD1具有被塑膜树脂体PKG封装的内部引线部分30、31、和向塑膜树脂体PKG的外部露出的外部引线部分40。外部引线部分 40与内部引线部分30、31相连。外部引线部分40在侧面2c沿侧面 2c的长度方向延伸。
侧面2c是与多根引线并排地凸出的侧面2a、2b不同的侧面。由此，外部引线部分40能够避免受到位于侧面2a、2b的多根引线的干涉，实现半导体装置PM1向现有的安装基板的的无障碍安装。
内部引线部分30被塑膜树脂体PKG封装，经由接合线而与半导体元件10a、10b的发射极主电极E电气连接。内部引线部分30 具有分别通过2根接合线与半导体元件10a、10b连接的平面部、和从该平面部向塑膜树脂体PKG的侧面2b凸出的3个端部30a、30b、 30c。
端部30a、30b、30c作为用于与半导体元件10a、10b的发射极电气连接的发射极电极引线进行使用。内部引线部分30还具有向塑膜树脂体PKG的侧面2c伸出的端部30d。端部30d与外部引线部分 40相连。
内部引线部分31被塑膜树脂体PKG封装，经由接合线而与半导体元件10a、10b的发射极感应电极ES电气连接。具体地说，内部引线部分31具有端部31a，该端部31a用于发射极感应电流的检测，将发射极感应电流向半导体装置PM1的外部输出。
另外，内部引线部分31提供有向塑膜树脂体PKG的侧面2c伸出的端部31b。端部31b与外部引线部分40相连。
外部引线部分40如上所述，在一侧与内部引线部分31连接，在另一侧与内部引线部分30连接。外部引线部分40在塑膜树脂体 PKG的侧面2c侧露出。如所述所示，该外部引线部分40根据用户所选择出的电流检测方式，有时被切断或不被切断。通过切断外部引线部分40，能够以机械及电气方式与内部引线部分30、31断开。
图2是表示本发明的实施方式1所涉及的半导体装置PM1的图。在外部引线部分40的表面设有沿外部引线部分40的短边方向延伸的切口40a。由此，能够使外部引线部分40的切断容易化。
[实施方式1的电路]
图3以及图4是表示本发明的实施方式1所涉及的半导体装置 PM1的电路的图，示出了半导体装置PM1的内部电路的一部分。在图1所示的构造图和图3以及图4所示的电路图之间标注有相同标号的结构，分别具有对应关系。
(主电流检测方式)
图3是表示在安装半导体装置PM1时，在采用检测主电流的电流检测方式的情况下的电路的图。在这种情况下，如图3所示，将外接的分流电阻Rsh向应安装半导体装置PM1的安装基板(未图示) 进行设置。以将检测用端子CIN与发射极感应电极ES连接的方式，在安装基板侧预先形成用于将端部31a与引线34的端部电气连接的配线60。
在此，在采用检测主电流的方式的情况下，外部引线部分40保持为不被切断。将分流电阻Rsh的一端接地，分流电阻Rsh的另外一端与外部引线部分40电气连接。由此，能够经由外部引线部分40，将分流电阻Rsh的另外一端与发射极主电极N以及检测用端子CIN 连接。
(利用电流感应功能的方式)
图4是表示在安装半导体装置PM1时，利用半导体元件10a、 10b的电流感应功能，在采用检测电流感应电流的电流检测方式情况下的电路的图。在该情况下，在实施方式1中，将外接的感应电阻 Rs1向应安装半导体装置PM1的安装基板(未图示)进行设置。
另外，在图4的情况下，与图3相同地，以将检测用端子CIN 与发射极感应电极ES电气连接的方式，在安装基板侧预先形成用于将端部31a与引线34的端部电气连接的配线。
在这里，在利用电流感应功能的情况下，外部引线部分40被切断。这样，如图4所示，发射极主电极N与检测用端子CIN电气断开。另一方面，将感应电阻Rs1的一端与检测用端子CIN和发射极感应电极ES两方连接，并且，感应电阻Rs1的另一端接地。
如以上的说明所述，根据实施方式1，在能够选择多个电流检测方式的半导体装置PM1中，预先形成用于与特定电流检测方式所要求的电气连接部位相连的引线RD1，使其一部分向塑膜树脂体PKG 的外部露出。该引线RD1的露出部分即外部引线部分40，根据电流检测方式，在保留的情况直接使用，或者如果不需要则可以切断。因此，可以提供能够简化配线作业的半导体装置PM1。
[实施方式1的装置的误配线判定功能]
图5是表示在本发明的实施方式1所涉及的半导体装置PM1中产生误配线的图。如图5所示的误配线为下述情况，即，在没有切断外部引线部分40的情况下进行了与图4所示的电流感应方式的电路连接。
在实施方式1中，在集成电路IC1中搭载了如下所述的误配线判定功能。集成电路IC1经由检测用端子CIN，对发射极主电极N 和发射极感应电极ES择一地进行电压检测。如果检测用端子CIN的电压超过第1阈 值 Vth1，则判定为发生了过电流异常，如果检测用端子的电压低于比第1阈 值 Vth1小的第2阈 值 Vth2，则判定为发生了误配线。
该判定的依据如下所述。首先，如果进行图4所示的正确的电路连接，则根据来自发射极感应电极ES的感应电流，感应电阻Rs1 的电压变化。
感应电阻Rs1的电压输入至检测用端子CIN，在该电压过大的情况下，集成电路IC1判断为在半导体元件10a(IGBT)中流过过电流。上述第1阈 值 Vth1是用于该过电流判断的阈 值 。在产生过电流时，集成电路IC1采用调整栅极驱动信号，停止半导体元件10a的输出或者减小电流等措施。
但是，在图5的误配线中，由于外部引线部分40的存在，导致检测用端子CIN接地。因此，即使存在来自发射极感应电极ES的感应电流，感应电阻Rs1的电压也不会变化。由此，检测用端子CIN 的电压成为接地电位，与图4的正常配线的情况相比，明显保持为较低的电压。
因此，在本实施方式中，预先对比第1阈 值 Vth1小的第2阈 值 Vth2进行存储，在检测用端子CIN的电压较低以至于低于该第2阈 值 Vth2的情况下，判定为发生了误配线。
可以通过经由与IC1连接的其他引线中的某一根向半导体装置 PM1的外部发送错误信号，从而通知判定结果。也可以使集成电路 IC1进行规定的保护动作等。
实施方式2
图6以及图7是表示本发明的实施方式2所涉及的半导体装置 PM2的图。图6是通过与实施方式1相同的形式，俯视观察半导体装置PM2并透视其内部构造的一部分的图。另外，图7是放大了图 6中的半导体元件10a以及集成电路IC1的周边的图。
半导体装置PM2除了取代引线RD1以及引线33而具有引线 RD2这一点、以及集成电路IC1的接合线连接不同这一点以外，具有与实施方式1所涉及的半导体装置PM1相同的结构。因此，在以下说明中对于与实施方式1相同或者相当的结构标注相同的标号而进行说明，并且，以与实施方式1的不同点为中心进行说明，共同的项目简化说明乃至省略。
引线RD2具有内部引线部分30、31，内部引线部分133，外部引线部分140。内部引线部分30被塑膜树脂体PKG封装，与发射极主电极N电气连接。内部引线部分31被塑膜树脂体PKG封装，与发射极感应电极ES电气连接。这点与实施方式1相同。
内部引线部分133被塑膜树脂体PKG封装，与基准电位端子 GND电气连接，这点与实施方式1的引线33相同。但是，内部引线部分133是引线RD2的一部分，经由外部引线部分140而与内部引线部分30、31相连。这点与引线33不同。
内部引线部分133具有端部133a、133b，这些相当于引线33 的端部33a、33b。如后述所示，内部引线部分133的端部133a、133b 与外部引线部分140的分支部140a相连。
外部引线部分140分支出分支部140a、140b、140c。分支部140b 与内部引线部分31连接。分支部140a与内部引线部分133连接。分支部140c与内部引线部分30连接。外部引线部分140在塑膜树脂体 PKG的侧面2c侧向外部露出。
外部引线部分140被划分为配线区间X1和配线区间X2这两个区间。配线区间X1是指从分支部140a至分支部140b进行连结的区间。配线区间X2是指从分支部140b至分支部140c进行连结的区间。根据半导体装置PM2，能够根据选择出的电流检测方式，选择性地使用这些配线区间X1、X2。
如图6以及图7所示，半导体装置PM2内置有感应电阻Rs2。感应电阻Rs2被封装在塑膜树脂体PKG的内部，串联插入至内部引线部分133的中途。具体地说，感应电阻Rs2形成在内部引线部分 133的端部133b附近。感应电阻Rs2串联插入至内部引线部分133 的中央的芯片焊盘和端部133b之间。
该感应电阻Rs2是在使用电流感应功能时所利用的电阻。感应电阻Rs2比在主电流检测中使用的分流电阻Rsh的电阻值小即可。因此，小型的电阻即可，因此如本实施方式这样，适合封装在塑膜树脂体PKG内部。
如图7所示，在半导体装置PM2中，集成电路IC1的检测用端子CIN经由接合线BW1而与内部引线部分31电气连接。这点与实施方式1不同。
图8是表示本发明的实施方式2所涉及的半导体装置PM2的电路图。图8示出了图6所示的半导体装置PM2的内部电路的一部分，标注共同的标号的结构彼此对应。在图6所示的阶段中，外部引线部分140没有被切断，保留有配线区间X1、X2两者。如后述所示，根据选择电流感应功能和主电流检测功能中的哪一个，以保留该配线区间X1、X2中某一个的方式对外部引线部分140进行切断。
[实施方式2的装置的使用方法]
(在利用电流感应功能时)
图9以及图10是表示本发明的实施方式2所涉及的半导体装置 PM2的图，示出了在利用电流感应功能时的情况。在利用电流感应功能时，使用配线区间X1而不使用配线区间X2。
即，只保留外部引线部分140中的从分支部140a至分支部140b 进行连结的部分，切断从分支部140b至分支部140b进行连结的部分。其结果，形成了如图9所示的外观。此外，端部30d在塑膜树脂体 PKG的侧面2c露出。
图10表示在将图9所示状态的半导体装置PM2安装在安装基板(未图示)上时应形成的电路。如图10所示，通过外部引线部分 140的配线区间X1，检测用端子CIN以及发射极感应电极ES的连接点、与感应电阻Rs2的一端电气连接。感应电阻Rs2的另一端接地。
(在检测主电流时)
图11以及图12是表示本发明的实施方式2所涉及的半导体装置的图，示出了采用检测主电流方式的情况。在检测主电流时，与利用电流感应功能时相反地，使用配线区间X2而不使用配线区间X1。
即，只保留外部引线部分140中的从分支部140b至分支部140c 进行连结的部分，切断从分支部140a至分支部140b进行连结的部分。其结果，形成了如图11所示的外观。此外，端部133d在塑膜树脂体 PKG的侧面2c露出。
图12表示了在将图11所示状态的半导体装置PM2安装在安装基板(未图示)上时应形成的电路。如图12所示，通过外部引线部分140的配线区间X2，检测用端子CIN以及发射极感应电极ES的连接点、与发射极主电极N电气连接。分流电阻Rsh的一端与配线区间X2连接，分流电阻Rsh的另一端接地。
如以上的说明所示，根据实施方式2，在能够选择多个电流检测方式的半导体装置PM2中，预先形成与特定电流检测方式所要求的电气连接部分相连的引线RD2，使其一部分向塑膜树脂体PKG的外部露出。该引线RD2的露出部分即外部引线部分140，根据电流检测方式，在保留的情况下直接使用，或者如果不需要则可以切断。因此，提供能够简化配线作业的半导体装置PM2。
此外，对于上述的实施方式1、2所涉及的半导体装置PM1、PM2，可以在外部引线部分40、140已进行了所需的切断之后的状态下进行交易，或者也可以在不切断的情况下直接进行交易。即，根据实施方式2，能够将图9以及图11所示的外部引线部分140切断之后的半导体装置PM2进行交易。但是，本发明并不限定于这种情况，也可以在图6所示的不切断外部引线部分140的状态下直接进行交易。在这种情况下，购买人(用户)一方可以根据需要进行切断。
此外，上述具有误配线判定功能的集成电路IC1，可以应用于不具有引线RD1、RD2的其他半导体装置。即使在不具有引线RD1、 RD2的其他半导体装置中，在用户在安装基板侧进行与引线RD1相当的电路配线的情况下，集成电路IC1的误配线判定功能也可以起到有效的作用。因此，也可以从实施方式1、2所涉及的半导体装置PM1、 PM2中，仅提取出具有该误配线判定功能的集成电路IC1所涉及的技术思路而独立地实施。
另外，相反地，也可以仅将引线RD1、RD2所体现的技术思路与具有误配线判定功能的集成电路IC1独立地进行实施。即，在实施方式1、2所涉及的半导体装置PM1、PM2中，可以将集成电路IC1 置换为不具有误配线判定功能的集成电路。

Claims (8)

1.一种半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其具有：第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；第2内部引线部分，其被所述塑膜树脂体封装，并与所述主电极电气连接；以及外部引线部分，其在所述塑膜树脂体的外侧露出，一侧与所述第1内部引线部分连接，另一侧与所述第2内部引线部分连接。
2.一种半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子以及基准电位端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其具有：第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；第2内部引线部分，其被所述塑膜树脂体封装，并与所述基准电位端子电气连接；以及外部引线部分，其在所述塑膜树脂体的外侧露出，一侧与所述第1内部引线部分连接，另一侧与所述第2内部引线部分连接。
3.一种半导体装置，其特征在于，具有：
半导体元件，其具有主电极以及电流检测电极；
集成电路，其具有检测用端子以及基准电位端子；
塑膜树脂体，其对所述半导体元件以及所述集成电路进行封装；以及
引线，其被所述塑膜树脂体局部地封装，与所述电流检测电极、所述基准电位端子以及所述主电极电气连接，
所述引线具有：
第1内部引线部分，其被所述塑膜树脂体封装，并与所述电流检测电极电气连接；
第2内部引线部分，其被所述塑膜树脂体封装，并与所述基准电位端子电气连接；
第3内部引线部分，其被所述塑膜树脂体封装，并与所述主电极电气连接；以及
外部引线部分，其具有第1分支部、第2分支部和第3分支部，所述第1分支部与所述第1内部引线部分连接，所述第2分支部与所述第2内部引线部分连接，所述第3分支部与所述第3内部引线部分连接，所述外部引线部分在所述塑膜树脂体的外部露出。
4.根据权利要求2或3所述的半导体装置，其特征在于，
还具有被封装在所述塑膜树脂体的内部、且串联插入至所述第2内部引线部分中的电阻。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在所述外部引线部分的表面设有沿所述外部引线部分的短边方向延伸的切口。
6.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述集成电路经由所述检测用端子，对所述主电极和所述电流检测电极择一地进行电压检测，如果所述检测用端子的电压超过第1阈值，则判定为发生了过电流异常，如果所述检测用端子的电压低于比所述第1阈值小的第2阈值，则判定为发生了误配线。
7.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述塑膜树脂体具有相对的2个主面、和将所述2个主面连结的4个侧面，
在所述4个侧面中，在第1侧面和与所述第1侧面相对的第2侧面，与所述半导体元件以及所述集成电路电气连接的其他多根引线并排地凸出，
在所述4个侧面中，在与所述第1、2侧面不同的第3侧面，所述外部引线部分进行延伸。
8.一种半导体装置，其特征在于，具有：
半导体元件，其有具主电极以及电流检测电极；
主电极端子，其与所述主电极电气连接；
检测电极端子，其与所述电流检测电极电气连接；以及
集成电路，其具有电压检测端子，该电压检测端子用于对所述主电极和所述电流检测电极择一地进行电压检测，如果输入至所述电压检测端子的电压超过第1阈值，则判定为发生了过电流异常，如果输入至所述电压检测端子的电压低于比所述第1阈值小的第2阈值，则判定为发生了误配线。
CN201410389342.7A 2013-08-09 2014-08-08 半导体装置 Active CN104347611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-165997 2013-08-09
JP2013165997A JP6094420B2 (ja) 2013-08-09 2013-08-09 半導体装置

Publications (2)

Publication Number Publication Date
CN104347611A CN104347611A (zh) 2015-02-11
CN104347611B true CN104347611B (zh) 2017-09-01

Family

ID=52389022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410389342.7A Active CN104347611B (zh) 2013-08-09 2014-08-08 半导体装置

Country Status (4)

Country Link
US (1) US9599655B2 (zh)
JP (1) JP6094420B2 (zh)
CN (1) CN104347611B (zh)
DE (1) DE102014213541B4 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664536B2 (ja) * 2011-12-19 2015-02-04 株式会社デンソー 電流検出回路および半導体集積回路装置
JP6633861B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6832094B2 (ja) * 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
JP2018107364A (ja) 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6729474B2 (ja) * 2017-04-24 2020-07-22 三菱電機株式会社 半導体装置
JP6804421B2 (ja) * 2017-10-06 2020-12-23 三菱電機株式会社 半導体装置
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
JP7098953B2 (ja) * 2018-02-20 2022-07-12 三菱電機株式会社 半導体装置
US11227822B2 (en) 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device
US10447278B1 (en) 2018-07-17 2019-10-15 Northrop Grumman Systems Corporation JTL-based superconducting logic arrays and FPGAs
US10818346B2 (en) 2018-09-17 2020-10-27 Northrop Grumman Systems Corporation Quantizing loop memory cell system
US11024791B1 (en) 2020-01-27 2021-06-01 Northrop Grumman Systems Corporation Magnetically stabilized magnetic Josephson junction memory cell
JP7214050B2 (ja) * 2020-05-19 2023-01-27 三菱電機株式会社 半導体モジュール
JP2023140778A (ja) * 2022-03-23 2023-10-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637679A (zh) * 2011-02-14 2012-08-15 三菱电机株式会社 半导体模块
CN103155386A (zh) * 2011-07-06 2013-06-12 富士电机株式会社 功率半导体器件的电流校正电路和电流校正方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
US5128823A (en) 1989-06-14 1992-07-07 Nippondenso Co., Ltd. Power semiconductor apparatus
JPH05190748A (ja) 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH1131777A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp リードフレームおよび半導体装置とその製造方法
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP3768744B2 (ja) * 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2004117111A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 半導体装置
JP2004127983A (ja) * 2002-09-30 2004-04-22 Mitsubishi Electric Corp 電力用半導体装置
JP2004048084A (ja) 2003-11-12 2004-02-12 Mitsubishi Electric Corp 半導体パワーモジュール
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5104016B2 (ja) * 2007-04-26 2012-12-19 三菱電機株式会社 パワー半導体モジュール
JP5298473B2 (ja) * 2007-07-23 2013-09-25 富士電機株式会社 半導体装置
JP5481030B2 (ja) 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP5633210B2 (ja) * 2010-06-28 2014-12-03 富士通セミコンダクター株式会社 半導体装置
JP5755533B2 (ja) 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5673449B2 (ja) * 2011-09-01 2015-02-18 三菱電機株式会社 半導体装置
JP2013165997A (ja) 2013-04-24 2013-08-29 Heiwa Corp 遊技機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637679A (zh) * 2011-02-14 2012-08-15 三菱电机株式会社 半导体模块
CN103155386A (zh) * 2011-07-06 2013-06-12 富士电机株式会社 功率半导体器件的电流校正电路和电流校正方法

Also Published As

Publication number Publication date
JP2015035515A (ja) 2015-02-19
CN104347611A (zh) 2015-02-11
JP6094420B2 (ja) 2017-03-15
DE102014213541B4 (de) 2022-10-06
US9599655B2 (en) 2017-03-21
DE102014213541A1 (de) 2015-02-12
US20150042373A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347611B (zh) 半导体装置
CN106505066B (zh) 静电放电保护电路
CN104681553B (zh) 电子部件
CN206270478U (zh) 电子装置及磁传感器集成电路
CN104871307B (zh) 半导体装置
CN104170255B (zh) 过电流检测装置及使用其的智能功率模块
CN105281730B (zh) 电子开关元件和集成传感器
US20210104360A1 (en) Integrated circuit having current-sensing coil
US10277219B2 (en) Electronic switching and reverse polarity protection circuit
CN106341032B (zh) 电力变换装置
CN102611305A (zh) 带有集成高功率分立场效应晶体管和低压控制器的升压变换器
JP2007005509A (ja) 半導体集積回路装置及びこれを用いたレギュレータ
CN107710575A (zh) 电力变换装置
CN106898607A (zh) 半导体器件
TWI220573B (en) Integrated circuit driver having stable bootstrap power supply
CN109756212A (zh) 驱动控制电路和具有驱动控制电路和晶体管器件的电路
US9627527B2 (en) Semiconductor device
CN104576122A (zh) 微型开关
CN105027281B (zh) 半导体模块
CN206671517U (zh) 一种具有磁滞线圈的磁传感器封装结构
CN107015171A (zh) 一种具有磁滞线圈的磁传感器封装结构
CN108242436A (zh) 共接触部半导体器件封装
CN105162442B (zh) 一种功率管驱动集成电路
CN105489578B (zh) 叠层芯片封装结构
KR20040031600A (ko) 전압귀환회로를 갖는 반도체 장치 및 이를 이용한 전자장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant