CN212725296U - 一种芯片扩展电路 - Google Patents

Abstract

本实用新型提供了一种芯片扩展电路，其电路包括：包括多个IO单元，多个电源单元和多个接地单元，还包括：多个拐角功能焊盘单元；所述多个拐角功能焊盘单元分别设置于芯片的各角落；电源单元，IO单元，接地单元和拐角功能焊盘单元首尾相连。本实用新型丰富了芯片设计的IO Cell种类，增加了芯片设计时IO的灵活性，可以获得更多的IO pad数目，在整体芯片面积不变的前提下增加封装引脚数量，从而使得芯片具有更多布局可能性，提升整体芯片性能和可靠性。

Description

一种芯片扩展电路

技术领域

本实用新型涉及半导体技术领域，尤指一种芯片扩展电路。

背景技术

芯片随着制造的演进，元件的尺寸已缩减到深亚微米阶段。在传统的芯片设计中，出于产品ESD等可靠性因素的考虑，往往将芯片输入输出的IO Cell，设计成芯片最外层的一个环状IO ring，在这个IO ring中，位于芯片4个角落的Corner Cell，通常只起到将IOring中的电源和地线连接起来的作用，并不担任其他功能，尤其是信号引脚的功能。

传统的芯片设计中，IO ring的结构如图1所示，其中芯片4个角落的 CornerCell，将芯片IO ring的4条边上的各种类型的IO Cell连接起来，使得IO Cell的电源和地线构成了一个闭合的环形。除此之外，Corner Cell 并不参与IO的其他功能，其所占据的四个角落的面积，并未得到充分利用。图2显示的是传统的IO Corner Cell的设计，其中并无电路器件，图 3的版图示意图，显示了传统的IO Corner Cell将芯片IO环中的pre-driver电源和地(VDD和VSS)以及post-driver电源和地(VDDIO和VSSIO) 的4根bus连接贯通。

但是，随着现代芯片产品的发展，对大型芯片信号引脚数量提出越来越大的需求，同时小型或者紧凑型封装芯片产品则对引脚数目提出更苛刻和极致的兼容性要求，传统的IO Corner Cell的设计方式，芯片四角的资源无法被充分利用，造成芯片面积的浪费。

发明内容

本实用新型的目的是提供一种芯片扩展电路，实现丰富了芯片设计的IO Cell种类，增加了芯片设计时IO的灵活性，可以获得更多的IO pad数目，在整体芯片面积不变的前提下增加封装引脚数量，从而使得芯片具有更多布局可能性，提升整体芯片性能和可靠性。

本实用新型提供的技术方案如下：

本实用新型提供一种芯片扩展电路，包括多个IO单元，多个电源单元和多个接地单元，还包括：多个拐角功能焊盘单元；

所述多个拐角功能焊盘单元分别设置于芯片的各角落；

电源单元，IO单元，接地单元和拐角功能焊盘单元首尾相连。

进一步的，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输入子单元包括第一接合焊盘、输入转换子单元；

所述第一接合焊盘通过所述输入转换子单元与伸出的信号收发引脚连接。

进一步的，所述输入转换子单元包括：第一互补金属氧化物半导体组；

所述第一互补金属氧化物半导体组的输入端与所述第一接合焊盘连接，所述第一互补金属氧化物半导体组的输出端通过伸出的信号收发引脚与所述核心电路连接。

进一步的，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输出子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输出子单元包括第二接合焊盘、输出转换子单元；

所述第二接合焊盘通过所述输出转换子单元与伸出的信号收发引脚连接。

进一步的，所述输出转换子单元包括：第二互补金属氧化物半导体组；

所述第二互补金属氧化物半导体组的输出端与所述第二接合焊盘连接，所述第二互补金属氧化物半导体组的输入端通过伸出的信号收发引脚与所述核心电路连接。

进一步的，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入输出子单元；

所述核心电路的信号收发引脚、输入使能引脚和输出使能引脚通过所述缺口伸出；

所述信号输入输出子单元包括第三接合焊盘、输入输出转换子单元；

所述第三接合焊盘通过所述输入输出转换子单元与伸出的引脚连接。

进一步的，所述输入输出转换子单元包括：第三互补金属氧化物半导体组；

所述第三互补金属氧化物半导体组的第一输入输出端与所述第三接合焊盘连接，所述第三互补金属氧化物半导体组的第二输入输出端通过伸出的信号收发引脚与所述核心电路连接；

所述第三互补金属氧化物半导体组的第一信号输入端、第二信号输入端分别通过所述输入使能引脚和输出使能引脚与所述核心电路连接。

进一步的，所述拐角功能焊盘单元包括内核供电子单元和IO供电子单元；

所述内核供电子单元包括第四接合焊盘，所述第四接合焊盘通过内核电源总线依次与各电源单元，IO单元和接地单元连接；和/或，

所述IO供电子单元包括第五接合焊盘，所述第五接合焊盘通过IO电源总线依次与各电源单元，IO单元和接地单元连接。

进一步的，所述拐角功能焊盘单元包括内核接地子单元和IO接地子单元；

所述内核接地子单元包括第六接合焊盘，所述第六接合焊盘通过内核接地总线依次与各电源单元，IO单元和接地单元连接；和/或，

所述IO接地子单元包括第七接合焊盘，所述第七接合焊盘通过IO接地总线依次与各电源单元，IO单元和接地单元连接。

通过本实用新型提供的一种芯片扩展电路，能够丰富了芯片设计的IO Cell 种类，增加了芯片设计时IO的灵活性，可以获得更多的IO pad数目，在整体芯片面积不变的前提下增加封装引脚数量，从而使得芯片具有更多布局可能性，提升整体芯片性能和可靠性。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种芯片扩展电路的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是传统芯片的Corner Cell以及IO ring的结构示意图；

图2是传统芯片的Corner Cell结构示意图，其内部无电路器件；

图3是传统芯片的Corner Cell的版图结构示意图；

图4是本实用新型一种芯片角落设有Corner Bond Pad Cell以及IO ring的结构示意图；

图5是本实用新型一种芯片角落设有Corner Input Cell的电路结构示意图；

图6是本实用新型另一种芯片角落设有Corner Input Cell带有输入使能的电路结构示意图；

图7是本实用新型一种芯片角落设有Corner Input Cell的版图示意图；

图8是本实用新型一种芯片角落设有Corner Output Cell的电路结构示意图；

图9是本实用新型另一种芯片角落设有Corner Output Cell带有输出使能的电路结构示意图；

图10是本实用新型一种芯片角落设有Corner Output Cell的版图示意图；

图11是本实用新型一种芯片角落设有Corner inout Cell的电路结构示意图；

图12是本实用新型一种芯片角落设有Corner inout Cell的版图示意图；

图13是本实用新型一种芯片角落设有Corner VDD Cell的版图示意图；

图14是本实用新型一种芯片角落设有Corner VDDIO Cell的版图示意图；

图15是本实用新型一种芯片角落设有Corner VSS Cell的版图示意图；

图16是本实用新型一种芯片角落设有Corner VSSIO Cell的版图示意图；

图17是本实用新型一种使用Corner Bond Pad Cell以及IO ring结构示意图；

图18是本实用新型一种使用Corner Bond Pad Cell以及IO ring结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。

为使图面简洁，各图中只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

本实用新型的一个实施例，如图4所示，一种芯片扩展电路，包括多个IO 单元，多个电源单元和多个接地单元，还包括：多个拐角功能焊盘单元；

所述多个拐角功能焊盘单元分别设置于芯片的各角落；

电源单元，IO单元，接地单元和拐角功能焊盘单元首尾相连。

具体的，将普通的角落单元(Corner Cell)开发成具备各种输入输出功能的新种类的拐角功能焊盘单元(Corner Bond Pad Cell)，使得该类 Corner Cell不仅能够完成传统的将IO ring中的电源和地线互连贯通的功能，更可以实现信号或者电源、地的封装引线需求。

基于前述实施例，如图7所示，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输入子单元包括第一接合焊盘、输入转换子单元；

所述第一接合焊盘通过所述输入转换子单元与伸出的信号收发引脚连接。

所述输入转换子单元包括：第一互补金属氧化物半导体组；

所述第一互补金属氧化物半导体组的输入端与所述第一接合焊盘连接，所述第一互补金属氧化物半导体组的输出端通过伸出的信号收发引脚与所述核心电路连接。

具体的，图6是用于输入信号的IO corner pad cell(是上述Corner Bond PadCell中的一种)的一种电路示意图，其是一个普通的带输入使能和施密特触发的信号输入单元(Corner Input Cell)子电路。当然，如果芯片对于功耗要求较低，则可采用

如图5所示的是用于输入信号的IO corner pad cell的另一种电路示意图，图7是该信号输入单元(Corner Input Cell)的版图以及在IO ring左下角应用环境下的示意图，其中的右上靠近核心电路的区域，是该IO corner pad cell与内核电路交互的引脚(cellpin)位置指示，外侧靠近芯片边缘的则是新设计的用于封装打线的第一接合焊盘(inputBond Pad)。

基于前述实施例，如图10所示，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输出子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输出子单元包括第二接合焊盘、输出转换子单元；

所述第二接合焊盘通过所述输出转换子单元与伸出的信号收发引脚连接。

所述输出转换子单元包括：第二互补金属氧化物半导体组；

所述第二互补金属氧化物半导体组的输出端与所述第二接合焊盘连接，所述第二互补金属氧化物半导体组的输入端通过伸出的信号收发引脚与所述核心电路连接。

图8是用于输出信号的IO corner pad cell的电路示意图，这是一个普通的output cell电路。图9是用于输出信号的IO corner pad cell的另一个电路示意图，这是一个普通的带输出使能的output cell电路。

图10是该cell的版图以及在IO ring左下角应用环境的示意图，其中的右上靠近核心电路的区域，是该IO corner pad cell与内核电路交互的引脚(cell pin)位置指示，外侧靠近芯片边缘的则是新设计的用于封装打线的bond pad。

基于前述实施例，如图12所示，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入输出子单元；

所述核心电路的信号收发引脚、输入使能引脚和输出使能引脚通过所述缺口伸出；

所述信号输入输出子单元包括第三接合焊盘、输入输出转换子单元；

所述第三接合焊盘通过所述输入输出转换子单元与伸出的引脚连接。

所述输入输出转换子单元包括：第三互补金属氧化物半导体组；

所述第三互补金属氧化物半导体组的第一输入输出端与所述第三接合焊盘连接，所述第三互补金属氧化物半导体组的第二输入输出端通过伸出的信号收发引脚与所述核心电路连接；

所述第三互补金属氧化物半导体组的第一信号输入端、第二信号输入端分别通过所述输入使能引脚和输出使能引脚与所述核心电路连接。

图11是用于输入输出(可配置)信号的IO corner pad cell的电路示意图，这是一个普通的带有输入使能、输出使能和上下拉电阻的inout cell 电路。图12是该cell的版图以及在IO ring左下角应用环境的示意图，其中的右上靠近核心电路的区域，是该IOcorner pad cell与内核电路交互的引脚(cell pin)位置指示，外侧靠近芯片边缘的则是新设计的用于封装打线的bond pad。

基于前述实施例，如图13和图14所示，所述拐角功能焊盘单元包括内核供电子单元和IO供电子单元；

所述内核供电子单元包括第四接合焊盘，所述第四接合焊盘通过内核电源总线(VDD bus)依次与各电源单元，IO单元和接地单元连接；和/ 或，

所述IO供电子单元包括第五接合焊盘，所述第五接合焊盘通过IO电源总线(VDDIObus)依次与各电源单元，IO单元和接地单元连接。

具体的，图13是用于内核电压(pre-driver)的VDD IO corner pad cell 的版图以及在IO ring左下角应用环境的示意图，外侧靠近芯片边缘的则是新设计的用于封装打线的bond pad，该bond pad在IO corner pad cell 内部与VDD bus相连。

图14是用于IO电压(post-driver)的VDDIO IO corner pad cell的版图以及在IOring左下角应用环境的示意图，外侧靠近芯片边缘的则是新设计的用于封装打线的bondpad，该bond pad在IO corner pad cell内部与 VDDIO bus相连。

基于前述实施例，如图15和图16所示，所述拐角功能焊盘单元包括内核接地子单元和IO接地子单元；

所述内核接地子单元包括第六接合焊盘，所述第六接合焊盘通过内核接地总线(VSS bus)依次与各电源单元，IO单元和接地单元连接；和/ 或，

所述IO接地子单元包括第七接合焊盘，所述第七接合焊盘通过IO接地总线(VSSIObus)依次与各电源单元，IO单元和接地单元连接。

图15是用于内核地(pre-driver)的VSS IO corner pad cell的版图以及在IOring左下角应用环境的示意图，外侧靠近芯片边缘的则是新设计的用于封装打线的bondpad，该bond pad在IO corner pad cell内部与VSS bus相连。

图16是用于IO地(post-driver)的VSSIO IO corner pad cell的版图以及在 IOring左下角应用环境的示意图，外侧靠近芯片边缘的则是新设计的用于封装打线的bondpad，该bond pad在IO corner pad cell内部与VSSIO bus相连。

示例性的，图17是使用本发明的IO corner pad cell的一个范例，在该例中，左下角为电源corner pad cell，右下角为地corner pad cell，左上角为输入corner padcell，右上角为输出corner pad cell.

图18是本发明的另一个应用，其中左下角为电源corner pad cell，右下角为地corner pad cell，左上角和右上角均为可配置的输入输出corner pad cell。

注意，本文中列举的上述IO cell类型和电路，虽然仅仅涵盖了普通的数字逻辑芯片的设计，但是本实用新型利用芯片角落增加corner bond pad cell的设计方法，适用于所有类型的IO功能、电路以及版图设计，包括核心电压与IO 电压不同的IO、核心电压与IO电压相同的IO、模拟IO、独立电源和地的IO、各种高速IO(例如LVDS、DDR等)、用于晶圆CP测试的IO、以及各种其他特殊用途的IO等，都应视为本实用新型的保护范围。

在传统的芯片设计中，出于产品ESD等可靠性因素的考虑，往往将芯片输入输出的IO cell，设计成芯片最外层的一个环状IO ring，在这个IO ring中，位于芯片4个角落的corner cell，通常只起到将IO ring中的电源和地线连接起来的作用，并不担任其他功能，尤其是信号引脚的功能。但是，随着现代芯片产品的发展，对大型芯片信号引脚数量提出越来越大的需求，同时小型或者紧凑型封装芯片产品则对引脚数目提出更苛刻和极致的兼容性要求，传统的IO corner cell的设计方式，芯片四角的资源无法被充分利用，造成芯片面积的浪费和产品成本的提升。

本实施例中，将普通的IO corner cell开发成具备各种输入输出功能的新种类的corner cell，该方法在corner cell版图内设计了可以用于芯片产品封装打线的bondpad，包括但不限于如下的若干种基础类型的IO电路，使得该类IO corner cell不仅能够完成传统的将IO ring中的电源和地线互连贯通的功能，更可以象普通的IO cell一样，可以完成信号或者电源、地的封装引线需求。通过本实施例丰富了芯片设计的IO cell种类，增加了芯片设计时IO的灵活性，特别对pad-limited设计类型的芯片来说，可以获得更多的IOpad数目，从而减小芯片的总体面积，获得芯片产品的成本优势。而对于普通core-limited设计类型的芯片来说，该IO cell的使用，也可以在整体芯片面积不变的前提下增加封装引脚数量，从而获得芯片内IP和信号的更多布局可能性，提升整体芯片性能和可靠性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (9)

1.一种芯片扩展电路，包括多个IO单元，多个电源单元和多个接地单元，其特征在于，还包括：多个拐角功能焊盘单元；

所述多个拐角功能焊盘单元分别设置于芯片的各角落；

电源单元，IO单元，接地单元和拐角功能焊盘单元首尾相连。

2.根据权利要求1所述的芯片扩展电路，其特征在于，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输入子单元包括第一接合焊盘、输入转换子单元；

所述第一接合焊盘通过所述输入转换子单元与伸出的信号收发引脚连接。

3.根据权利要求2所述的芯片扩展电路，其特征在于，所述输入转换子单元包括：第一互补金属氧化物半导体组；

所述第一互补金属氧化物半导体组的输入端与所述第一接合焊盘连接，所述第一互补金属氧化物半导体组的输出端通过伸出的信号收发引脚与所述核心电路连接。

4.根据权利要求1所述的芯片扩展电路，其特征在于，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输出子单元；

所述核心电路的信号收发引脚通过所述缺口伸出；

所述信号输出子单元包括第二接合焊盘、输出转换子单元；

所述第二接合焊盘通过所述输出转换子单元与伸出的信号收发引脚连接。

5.根据权利要求4所述的芯片扩展电路，其特征在于，所述输出转换子单元包括：第二互补金属氧化物半导体组；

所述第二互补金属氧化物半导体组的输出端与所述第二接合焊盘连接，所述第二互补金属氧化物半导体组的输入端通过伸出的信号收发引脚与所述核心电路连接。

6.根据权利要求1所述的芯片扩展电路，其特征在于，芯片角落靠近核心电路处设有缺口，所述拐角功能焊盘单元包括信号输入输出子单元；

所述核心电路的信号收发引脚、输入使能引脚和输出使能引脚通过所述缺口伸出；

所述信号输入输出子单元包括第三接合焊盘、输入输出转换子单元；

所述第三接合焊盘通过所述输入输出转换子单元与伸出的引脚连接。

7.根据权利要求6所述的芯片扩展电路，其特征在于，所述输入输出转换子单元包括：第三互补金属氧化物半导体组；

所述第三互补金属氧化物半导体组的第一输入输出端与所述第三接合焊盘连接，所述第三互补金属氧化物半导体组的第二输入输出端通过伸出的信号收发引脚与所述核心电路连接；

所述第三互补金属氧化物半导体组的第一信号输入端、第二信号输入端分别通过所述输入使能引脚和输出使能引脚与所述核心电路连接。

8.根据权利要求1所述的芯片扩展电路，其特征在于，所述拐角功能焊盘单元包括内核供电子单元和IO供电子单元；

所述内核供电子单元包括第四接合焊盘，所述第四接合焊盘通过内核电源总线依次与各电源单元，IO单元和接地单元连接；和/或，

所述IO供电子单元包括第五接合焊盘，所述第五接合焊盘通过IO电源总线依次与各电源单元，IO单元和接地单元连接。

9.根据权利要求1所述的芯片扩展电路，其特征在于，所述拐角功能焊盘单元包括内核接地子单元和IO接地子单元；

所述内核接地子单元包括第六接合焊盘，所述第六接合焊盘通过内核接地总线依次与各电源单元，IO单元和接地单元连接；和/或，

所述IO接地子单元包括第七接合焊盘，所述第七接合焊盘通过IO接地总线依次与各电源单元，IO单元和接地单元连接。

Images