CN104600687B - 三维集成电路的静电保护电路 - Google Patents
三维集成电路的静电保护电路 Download PDFInfo
- Publication number
- CN104600687B CN104600687B CN201510005397.8A CN201510005397A CN104600687B CN 104600687 B CN104600687 B CN 104600687B CN 201510005397 A CN201510005397 A CN 201510005397A CN 104600687 B CN104600687 B CN 104600687B
- Authority
- CN
- China
- Prior art keywords
- potential end
- circuit
- protection circuit
- electrostatic
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 abstract description 7
- 230000005611 electricity Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的三维集成电路的静电保护电路，包括：第一级保护电路、第二级保护电路以及第三级保护电路，所述第一级保护电路、所述第二级保护电路以及所述第三级保护电路分别包括一静电保护模块。所述静电保护模块包括一第一电位端和一第二电位端。其中，所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端连接在一第一电源总线上；所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端连接在一第二电源总线上。本发明中，可以缩短静电放电通路的路径，减少电源总线的个数，可以减小整体电路的尺寸。
Description
技术领域
本发明涉及集成电路静电保护电路设计领域，尤其涉及一种三维集成电路的静电保护电路。
背景技术
集成电路在制造、装配和测试或在最终的应用中，很容易遭受到制造或者使用过程中的破坏性静电放电(ESD)，从而使得集成电路受到静电的损伤。
现有技术中，三维集成电路的静电保护电路的电路图参考图1所示，包括：底层静电保护电路1、中间层静电保护电路2以及顶层静电保护电路3，底层静电保护电路1、中间层静电保护电路2以及顶层静电保护电路3中包括有第一电位端VDD、第二电位端VSS、输入/输出引脚10、ESD保护单元20，底层静电保护电路1的第一电位端VDD和中间层静电保护电路2种的第一电位端VDD之间通过一ESD保护单元20和一ESD总线30连接，中间层静电保护电路2的第一电位端VDD和顶层静电保护电路3的第一电位端VDD之间通过一ESD保护单元20和一ESD总线30连接。底层静电保护电路1的第二电位端VSS和中间层静电保护电路2种的第二电位端VSS之间通过一ESD保护单元20和另一ESD总线40连接，中间层静电保护电路2的第二电位端VSS和顶层静电保护电路3的第二电位端VSS之间通过一ESD保护单元20和另一ESD总线40连接。
在对电路进行静电保护测试时，以输入/输出引脚A和输入/输出引脚B之间的静电放电通路为例，当电路中的输入/输出引脚A上产生静电脉冲，静电脉冲释放的回路包括图1中实线箭头和虚线箭头两条，两条静电脉冲回路均需要通过多个ESD放电单元和ESD总线，到达接地端的输入/输出引脚B。因此，电流经过的路径较长，回路上的电阻较大，使得静电放电的效果不好。而且，现有技术中需要多个电源总线，使得制备的整体电路的尺寸较大。
发明内容
本发明的目的在于，提供一种三维集成电路的静电保护电路，减小静电放电通路的路径，减小整体电路的尺寸。
为解决上述技术问题，本发明提供一种三维集成电路的静电保护电路，包括：
第一级保护电路、第二级保护电路和第三级保护电路，所述第一级保护电路、所述第二级保护电路和所述第三级保护电路分别包括一静电保护模块；
其中，所述静电保护模块包括一第一电位端和一第二电位端、至少一输入/输出引脚、至少一第一电位端引脚以及至少一第二电位端引脚，所述输入/输出引脚、所述第一电位端引脚以及所述第二电位端引脚分别与所述第一电位端和所述第二电位端连接；
所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端同时连接在第一电源总线上；
所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端同时连接在第二电源总线上。
可选的，每个所述输入/输出引脚与所述第一电位端之间串联一静电保护单元，每个所述输入/输出引脚与所述第二电位端之间串联一静电保护单元。
可选的，所述静电保护模块所述包括两个输入/输出引脚。
可选的，每个所述第一电位端引脚与所述第一电位端之间串联一静电保护单元，每个所述第一电位端引脚与所述第二电位端之间串联一静电保护单元。
可选的，所述静电保护模块所述包括两个第一电位端引脚。
可选的，每个所述第二电位端引脚与所述第一电位端之间串联一静电保护单元，每个所述第二电位端引脚与所述第二电位端之间串联一静电保护单元。
可选的，所述静电保护模块所述包括两个第二电位端引脚。
可选的，所述静电保护模块中的所述第一电位端和所述第二电位端之间串联一静电保护单元。
可选的，所述静电保护单元为一NMOS晶体管，或者一寄生晶闸管，或者寄生晶闸管、反相器回路和NMOS晶体管的组合电路。
可选的，所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端同时连接在一第一金属互连线上。
可选的，所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端同时连接在一第二金属互连线上。
与现有技术相比，本发明三维集成电路的静电保护电路，第一级保护电路、第二级保护电路以及第三级保护电路各自的第一电位端同时连接在第一电源总线上，而且第一级保护电路、第二级保护电路以及第三级保护电路各自的第二电位端同时连接在第二电源总线上，使得静电放电通路的路径缩短，并且减少电源总线的条数，可以减小整体电路的尺寸。
附图说明
图1为现有技术中射频电路的一三维集成电路的静电保护电路的电路图；
图2为本发明一实施例中三维集成电路的静电保护电路路的电路图。
具体实施方式
下面将结合示意图对本发明的三维集成电路的静电保护电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，将第一级保护电路、第二级保护电路以及第三级保护电路各自的第一电位端和各自的第二电位端之间分别通过一条电源总线实现互相之间的电连接，使得第一级保护电路、第二级保护电路以及第三级保护电路各自的第一电位端同时连接在第一电源总线上，而且第一级保护电路、第二级保护电路以及第三级保护电路各自的第二电位端同时连接在第二电源总线上，使得静电放电通路的路径缩短，并且减少电源总线的条数，可以减小整体电路的尺寸。
具体的，根据上述核心思想，结合图2中三维集成电路的静电保护电路的电路图进行具体说明，本发明的静电保护电路包括：
第一级保护电路L1、第二级保护电路L2和第三级保护电路L3，所述第一级保护电路L1、所述第二级保护电路L2和所述第三级保护电路L3分别包括一静电保护模块100。
所述静电保护模块100包括一第一电位端VDD和一第二电位端VSS、至少一输入/输出引脚101、至少一第一电位端引脚102以及至少一第二电位端引脚103，每个所述输入/输出引脚101、每个所述第一电位端引脚102以及每个所述第二电位端引脚103分别与所述第一电位端VDD和所述第二电位端VSS。本发明中，所述输入/输出引脚101、所述第一电位端引脚102以及所述第二电位端引脚103的个数可以分别为一个、两个、五个、十个等，其具体个数可以根据实际电路设计进行选择。例如，在本实施例中，所述静电保护模块100包括两个输入/输出引脚101、两个第一电位端引脚102、两个第二电位端引脚103。
其中，每个所述输入/输出引脚101与所述第一电位端VDD之间串联一静电保护单元200，每个所述输入/输出引脚101与所述第二电位端VSS之间串联一静电保护单元200。
每个所述第一电位端引脚102与所述第一电位端VDD之间串联一静电保护单元200，每个所述第一电位端引脚102与所述第二电位端VSS之间串联一静电保护单元200。
每个所述第二电位端引脚103与所述第一电位端VDD之间串联一静电保护单元200，每个所述第二电位端引脚103与所述第二电位端VSS之间串联一静电保护单元200。
在本发明中，所述静电保护单元200可以为一NMOS晶体管，或者一寄生晶闸管，或者还可以为寄生晶闸管、反相器回路和NMOS晶体管的组合电路，只要可以实现本发明的静电保护单元的功能，即在本发明保护的思想范围之内，此为本领域技术人员可以理解的，在此不再赘述。
所述第一级保护电路L1中的第一电位端VDD、所述第二级保护电路L2中的第一电位端VDD和所述第三级保护电路L3中的第一电位端VDD同时连接在第一电源总线上。可以理解的是，所述第一级保护电路L1中的第一电位端VDD、所述第二级保护电路L2中的第一电位端VDD和所述第三级保护电路L3中的第一电位端VDD同时连接在一第一金属互连线300上，实现第一级保护电路L1、第二级保护电路L2以及第三级保护电路L3各自的第一电位端VDD互相之间的电连接。
所述第一级保护电路L1中的第二电位端VSS、所述第二级保护电路L2中的第二电位端VSS和所述第三级保护电路L3中的第二电位端VSS同时连接在第二电源总线上。同样的，所述第一级保护电路L1中的第二电位端VSS、所述第二级保护电路L2中的第二电位端VSS和所述第三级保护电路L3中的第二电位端VSS同时连接在一第而金属互连线400上，实现第一级保护电路L1、第二级保护电路L2以及第三级保护电路L3各自的第二电位端VSS互相之间的电连接。
在本发明中，通过第一级保护电路、第二级保护电路以及第三级保护电路各自的第一电位端同时连接在第一电源总线上，而且第一级保护电路、第二级保护电路以及第三级保护电路各自的第二电位端同时连接在第二电源总线上，减少了电源总线的条数，可以使得制备的整体电路的尺寸减小。
静电脉冲可能出现在任意一个输入/输出引脚101上、或者任意一个第一电位端引脚102上，或者任意一个第二电位端引脚103上，在本实施例中，以第一级保护电路L1的一第二电位端引脚M和第三极保护电路L3的一第二电位端引脚N之间的静电放电通路为例进行说明，其中，第二电位端引脚M上产生静电脉冲，第二电位端引脚N接地。
当第二电位端引脚M上产生静电脉冲时，静电脉冲可以经过第二电位端引脚M与第一级保护电路L1的第二电位端VSS相连的静电保护单元P、第一级保护电路L1与第二级保护单元L2之间的第一电源总线300、第二级保护电路L2与第三级保护单元L3之间的第一电源总线300，最终经过第二电位端引脚N与第三极保护单元L3的第二电位端VSS之间串联的静电保护单元R，到达第二电位端引脚N，并由第二电位端引脚N释放，其电流路径如图2中实线箭头方向所示。同时，静电脉冲可以经过第二电位端引脚M与第一级保护电路L1的第一电位端VDD相连的静电保护单元Q、第一级保护电路L1与第二级保护单元L2之间的第二电源总线400、第二级保护电路L2与第三级保护单元L3之间的第二电源总线400，最终经过第二电位端引脚N与第三极保护单元L3的第一电位端VDD之间串联的静电保护单元S，到达第二电位端引脚N，并由第二电位端引脚N释放，其电流路径如图2中虚线箭头方向所示。
由上述可知，静电放电路径需要经过第一级保护电路L1与第二级保护单元L2之间的第一电源总线300、第二级保护电路L2与第三级保护单元L3之间的第一电源总线300，或者第一级保护电路L1与第二级保护单元L2之间的第二电源总线400、第二级保护电路L2与第三级保护单元L3之间的第二电源总线400，因此，电路的路径较短，电流通路上的电阻较小，使得静电保护更好。
并且，在本发明中，所述静电保护模块100中的所述第一电位端VDD和所述第二电位端VSS之间还串联一静电保护单元200。当电路中产生静电脉冲时，静电脉冲可以直接在第一电位端VDD与第二电位端VSS通过该静电保护单元，如图2中实线箭头方向所示，由第二电位端VSS流向第一电源总线300，并通过第一电源总线300最终到达第二电位端引脚N释放。通过该串联的静电保护单元可以增加静电放电通路，使得静电放电效果更好。
综上所述，本发明提供的三维集成电路的静电保护电路，包括：第一级保护电路、第二级保护电路以及第三级保护电路，所述第一级保护电路、所述第二级保护电路以及所述第三级保护电路分别包括一静电保护模块。所述静电保护模块包括一第一电位端和一第二电位端。其中，所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端连接在一第一电源总线上；所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端连接在一第二电源总线上。本发明中，第一级保护电路、第二级保护电路以及第三级保护电路各自的第一电位端同时连接在第一电源总线上，而且第一级保护电路、第二级保护电路以及第三级保护电路各自的第二电位端同时连接在第二电源总线上，使得静电放电通路的路径缩短，并且减少电源总线的条数，可以减小整体电路的尺寸。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种三维集成电路的静电保护电路，其特征在于，包括：
第一级保护电路、第二级保护电路和第三级保护电路，所述第一级保护电路、所述第二级保护电路和所述第三级保护电路分别包括一静电保护模块；
其中，所述静电保护模块包括一第一电位端和一第二电位端、至少一输入/输出引脚、至少一第一电位端引脚以及至少一第二电位端引脚，所述输入/输出引脚、所述第一电位端引脚以及所述第二电位端引脚分别与所述第一电位端和所述第二电位端连接；
每个所述第一电位端引脚与所述第一电位端之间串联一静电保护单元，每个所述第一电位端引脚与所述第二电位端之间串联一静电保护单元；
每个所述第二电位端引脚与所述第一电位端之间串联一静电保护单元，每个所述第二电位端引脚与所述第二电位端之间串联一静电保护单元；
所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端同时连接在第一电源总线上；
所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端同时连接在第二电源总线上。
2.如权利要求1所述的三维集成电路的静电保护电路，其特征在于，每个所述输入/输出引脚与所述第一电位端之间串联一静电保护单元，每个所述输入/输出引脚与所述第二电位端之间串联一静电保护单元。
3.如权利要求1所述的三维集成电路的静电保护电路，其特征在于，所述静电保护模块包括两个所述输入/输出引脚。
4.如权利要求1所述的三维集成电路的静电保护电路，其特征在于，所述静电保护模块包括两个所述第一电位端引脚。
5.如权利要求1所述的三维集成电路的静电保护电路，其特征在于，所述静电保护模块包括两个所述第二电位端引脚。
6.如权利要求1所述的三维集成电路的静电保护电路，其特征在于，所述静电保护模块中的所述第一电位端和所述第二电位端之间串联一静电保护单元。
7.如权利要求1、2或6任意一项所述的三维集成电路的静电保护电路，其特征在于，所述静电保护单元为一NMOS晶体管，或者一寄生晶闸管，或者寄生晶闸管、反相器回路和NMOS晶体管的组合电路。
8.如权利要求1至6任意一项所述的三维集成电路的静电保护电路，其特征在于，所述第一级保护电路中的第一电位端、所述第二级保护电路中的第一电位端和所述第三级保护电路中的第一电位端同时连接在一第一金属互连线上。
9.如权利要求1至6任意一项所述的三维集成电路的静电保护电路，其特征在于，所述第一级保护电路中的第二电位端、所述第二级保护电路中的第二电位端和所述第三级保护电路中的第二电位端同时连接在一第二金属互连线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510005397.8A CN104600687B (zh) | 2015-01-06 | 2015-01-06 | 三维集成电路的静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510005397.8A CN104600687B (zh) | 2015-01-06 | 2015-01-06 | 三维集成电路的静电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600687A CN104600687A (zh) | 2015-05-06 |
| CN104600687B true CN104600687B (zh) | 2018-03-30 |
Family
ID=53126297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510005397.8A Active CN104600687B (zh) | 2015-01-06 | 2015-01-06 | 三维集成电路的静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600687B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113629089B (zh) * | 2021-08-06 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930098A (en) * | 1995-02-22 | 1999-07-27 | International Business Machines Corporation | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore |
| TW408464B (en) * | 1998-12-02 | 2000-10-11 | Taiwan Semiconductor Mfg | Full chip electrostatic discharge protection architecture with electrostatic discharge common pathways |
| CN1909230A (zh) * | 2005-08-02 | 2007-02-07 | 国际商业机器公司 | 用于高速和高频器件的芯片间esd保护结构及其形成方法 |
| CN201364900Y (zh) * | 2008-12-18 | 2009-12-16 | 比亚迪股份有限公司 | 一种多电源域集成电路的静电放电保护装置 |
| CN101996967A (zh) * | 2009-08-17 | 2011-03-30 | 上海宏力半导体制造有限公司 | 用于多电源芯片的电源总线结构 |
| CN103000625A (zh) * | 2011-09-08 | 2013-03-27 | 台湾积体电路制造股份有限公司 | 2．5d/3d集成电路系统的esd保护 |
-
2015
- 2015-01-06 CN CN201510005397.8A patent/CN104600687B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930098A (en) * | 1995-02-22 | 1999-07-27 | International Business Machines Corporation | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore |
| TW408464B (en) * | 1998-12-02 | 2000-10-11 | Taiwan Semiconductor Mfg | Full chip electrostatic discharge protection architecture with electrostatic discharge common pathways |
| CN1909230A (zh) * | 2005-08-02 | 2007-02-07 | 国际商业机器公司 | 用于高速和高频器件的芯片间esd保护结构及其形成方法 |
| CN201364900Y (zh) * | 2008-12-18 | 2009-12-16 | 比亚迪股份有限公司 | 一种多电源域集成电路的静电放电保护装置 |
| CN101996967A (zh) * | 2009-08-17 | 2011-03-30 | 上海宏力半导体制造有限公司 | 用于多电源芯片的电源总线结构 |
| CN103000625A (zh) * | 2011-09-08 | 2013-03-27 | 台湾积体电路制造股份有限公司 | 2．5d/3d集成电路系统的esd保护 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104600687A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768119B2 (en) | Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects | |
| CN102017144B (zh) | 多电压静电放电保护 | |
| CN201364900Y (zh) | 一种多电源域集成电路的静电放电保护装置 | |
| CN104067518B (zh) | 产生输出信号的驱动器电路和方法 | |
| US9620452B2 (en) | Via structure for optimizing signal porosity | |
| CN102738782A (zh) | 半导体集成电路的esd保护电路 | |
| JP6407900B2 (ja) | 半導体集積回路 | |
| US11569222B2 (en) | Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof | |
| US9882377B2 (en) | Electrostatic discharge protection solutions | |
| CN105977938A (zh) | 芯片esd保护电路 | |
| CN103378091A (zh) | 提供多个保护级别的esd保护电路 | |
| WO2007010472A2 (en) | Path sharing high-voltage esd protection using distributed low-voltage clamps | |
| CN104600687B (zh) | 三维集成电路的静电保护电路 | |
| CN102280872A (zh) | 防静电保护电路 | |
| CN103247697B (zh) | 去耦电容器及具有该去耦电容器的集成电路 | |
| US20090094566A1 (en) | Design structure for chip identification system | |
| CN103646944A (zh) | 一种双模静电放电保护io电路 | |
| US8291357B2 (en) | On-chip identification circuit incorporating pairs of conductors, each having an essentially random chance of being shorted together as a result of process variations | |
| CN103915407B (zh) | 集成电路的可配置电路和网状结构 | |
| CN103956332B (zh) | 用于提升走线资源的集成电路结构及方法 | |
| CN103430309B (zh) | 半导体裸片核心区域中的r-c箝位电路的分布式建构块 | |
| TWI281742B (en) | Differential input output device including electro static discharge (ESD) protection circuit | |
| TW201115712A (en) | ESD protection circuit with EOS immunity | |
| US7403043B2 (en) | Magnetic Transistor Circuit Representing the Data ‘1’ and ‘0’ of the Binary System | |
| US8717724B2 (en) | Diode for electrostatic protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |