CN1909230A - 用于高速和高频器件的芯片间esd保护结构及其形成方法 - Google Patents

用于高速和高频器件的芯片间esd保护结构及其形成方法 Download PDF

Info

Publication number
CN1909230A
CN1909230A CNA2006101083562A CN200610108356A CN1909230A CN 1909230 A CN1909230 A CN 1909230A CN A2006101083562 A CNA2006101083562 A CN A2006101083562A CN 200610108356 A CN200610108356 A CN 200610108356A CN 1909230 A CN1909230 A CN 1909230A
Authority
CN
China
Prior art keywords
chip
circuit
conductor
path
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101083562A
Other languages
English (en)
Other versions
CN100536129C (zh
Inventor
S·H·沃尔德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1909230A publication Critical patent/CN1909230A/zh
Application granted granted Critical
Publication of CN100536129C publication Critical patent/CN100536129C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于包括一个或多个直接、芯片间信号发送路径的高速和高频器件的芯片间静电放电(ESD)保护结构。具体地说，本发明涉及一种结构，包括：(1)第一芯片，包括第一电路，(2)第二芯片，包括第二电路，(3)中间绝缘层，位于所述第一和第二芯片之间，其中所述第一和第二电路形成用于穿过所述中间绝缘层发送信号的信号发送路径。在所述结构中，在所述第一和所述第二芯片之间穿过所述中间绝缘层提供静电放电(ESD)保护路径，以保护信号发送路径不受ESD损坏影响。

Description

用于高速和高频器件的芯片间 ESD保护结构及其形成方法
技术领域
本发明总体涉及用于高速和高频应用的多芯片结构中的集成电路芯片的保护。更具体地说，本发明涉及保护集成电路芯片不受静电放电(ESD)或其它潜在损坏电压瞬态影响的结构，以及用于制造此结构的方法。
背景技术
半导体芯片之间的信号发送对于获得系统性能的目的至关重要。在有线通信中，通过离线驱动器(OCD)或电路将信号发送到卡、板或基板。在典型的半导体设计中，通过信号衬垫、引线接合(或焊料球)和金属互连将信号发送到卡、板或基板。然后通过接收器网络通过金属互连、引线接合和信号衬垫接受信号。在系统设计中，渡越时间、电容负载、和电阻会影响系统性能。当技术性能增加时，这些互连的电容负载影响变得影响性能。
在所有的外部管脚上(例如，信号发送管脚、接收器管脚、电源管脚)，为了保护敏感电路，都布置有静电放电(ESD)网络。ESD是一种公知的退化或损坏分立电子元件的现象。尤其，随着不断改进的工艺技术给出了不断减小的电路特征尺寸，静电可能损坏或基本上损坏许多今天的集成电路。两个分离的表面会在任何时间产生摩擦电荷而且如果一个或更多表面是非导体，就会产生静电放电。这是自然现象而且只在允许静电荷释放或将电荷引入集成电路时引起问题。这样的ESD事件可能出现高达几千伏的点。放电出现非常迅速，而且通过器件或半导体材料内的金属的气化引起通常的失效或退化。
每个静电放电事件之后的损坏可能很快就变得严重。然而，通常集成电路不会完全失效，而是在最终将导致过早失效的潜在缺陷中保持工作。此事件也可以改变集成电路的工作特性，由此导致不满足需求并通常不可预见的工作。半导体器件芯片的输入/输出连接之间的静电释放可以出现在例如人工操作、自动电路测试或分立集成电路芯片的封装期间。为了减小操作的风险，ESD保护电路被置于半导体芯片的信号管脚上。
然而，常规有线信号发送不允许直接的芯片到芯片的无线信号发送。相反，芯片间的信号必须通过具有相对高的电容负载的表面或边缘布线电发送，并且需要昂贵的半导体工艺，而且不适于高速、高带宽、或高频应用。
另外，在常规有线信号发送系统中使用的ESD结构通常包括具有很大覆盖区(footprint)的ESD保护电路或元件。另外，离线驱动器(OCD)和接收器网络上的ESD保护电路导致附加的电容负载，这相反会影响系统性能。因此，常规有线信号发送系统中的ESD结构给进一步按比例缩放带来挑战并阻碍了系统性能的进一步改善。
对允许在没有表面或边缘布线的情况下进行直接芯片到芯片无线信号发送，并适用于在高速、高带宽、和/或高频应用中使用的改进的半导体结构具有不断的需求。
发明内容
一方面，本发明涉及一种结构，包括：
第一芯片，包括第一电路；
第二芯片，包括第二电路；
中间绝缘层，位于所述第一和第二芯片之间，其中所述第一和第二电路形成用于穿过所述中间绝缘层发送信号的信号发送路径；以及
静电放电(ESD)保护路径，在所述第一和第二芯片之间，穿过所述中间绝缘层。
所述第一和第二芯片之间发送的信号选自数字信号、射频(RF)信号、微波信号、振荡信号、及其组合。
优选所述ESD保护路径的特点是它的电阻抗小于所述信号发送路径的电阻抗。以此方式，通过允许电荷在所述第一和第二芯片之间通过ESD路径而不是通过信号发送路径中的中间绝缘层发送，所述ESD保护路径保护所述信号发送路径不受ESD损坏影响。
所述ESD保护路径可以包括任何类型的电耦合，包括但不局限于：电阻耦合、电容耦合、电感耦合、或其组合。优选所述ESD保护路径包括所述第一芯片和所述第二芯片之间的电阻耦合。
在优选但非必须的本发明的实施例中，所述ESD保护路径包括第一导体，位于所述第一芯片中，第二导体，位于所述第二芯片中，以及互连，位于所述中间绝缘层中，用于电连接所述第一导体和所述第二导体。所述互连包括任何适当的材料，例如金属、金属合金、导电聚合物、及其组合。所述互连的电阻优选小于所述中间绝缘层的电阻。
所述ESD保护路径与所述信号发送路径隔离，并优选平行。作为选择，所述ESD保护路径可以通过对所述第一和/或第二电路的负载具有很小或没有影响的任何类型的耦合连接到所述信号发送路径。例如，所述ESD保护路径可以通过电阻耦合、电容耦合、电感耦合、或其组合连接到信号发送路径。
优选但非必须地是，所述信号发送路径的所述第一电路和所述第二电路在所述第一和所述第二芯片之间形成芯片间电容耦合(即，所述第一电路形成电容器的第一电极，而所述第二电路形成电容器的第二、相反的电极)。此芯片间电容耦合是本发明的特定特征。它提供了消除对引线接合、焊料球、过孔、以及布线互连的需求的能力，它又减小了所述第一芯片上的发射器和所述第二芯片上的接收器之间的负载电容。它还通过降低“净”电容，以及降低传感较小电路所需的电压，改善了系统性能。
在本发明的优选但非必须的实施例中(将在下文中更加详细的说明)，所述第一芯片中的第一电路包括射频(RF)发射器电路，而所述第二电路包括RF接收器电路，所述RF发射器和接收器电路布置和构建为用于穿过所述中间绝缘层发送RF信号。更加优选，所述RF发射器和接收器电路相互对准，以提供由所述中间绝缘层的厚度限定的相对短长度的RF信号发送路径。此RF信号发送路径优选通过包括分别位于所述第一和所述第二芯片中的对准导体的ESD保护路径保护。
本发明的ESD保护路径可以单独用于发送所述第一和第二芯片之间的电荷，以获得其间的电荷平衡，由此防止ESD出现在芯片之间。作为选择，所述ESD保护可以包括或电连接到ESD阻抗区，以使电荷可以从所述第一和/或第二芯片发送到所述ESD阻抗区。所述ESD阻抗区可以包括，例如，地终端或ESD保护电路。
另一方面，本发明涉及一种结构，包括：
第一芯片，包括第一基板；
第二芯片，包括第二基板；
信号路径，用于通信耦合所述第一芯片和所述第二芯片；以及
另一路径，具有在所述第一芯片中形成的第一部分和在所述第二芯片中形成的第二部分，用于提供用于所述信号路径的静电放电(ESD)保护。
另一方面，本发明涉及一种用于形成结构的方法，包括以下步骤：
形成具有位于其中的第一电路和第一导体的第一芯片；
形成具有位于其中的第二电路和第二导体的第二芯片；
在至少一个所述第一和第二芯片上形成中间绝缘层；
选择性除去一部分所述中间绝缘层，以暴露至少一个所述第一和第二导体；
在所述中间绝缘层的所述除去部分中形成互连；以及
将所述第一芯片连接到所述第二芯片，以使所述第一和第二电路形成信号发送路径，用于穿过所述中间绝缘层发送信号，并使所述第一导体、所述第二导体和所述互连在所述第一和第二芯片之间穿过所述中间绝缘层形成静电放电(ESD)保护路径。
通过后面的公开和所附权利要求，本发明的其它方面、特征和优点将更加明显。
附图说明
图1A-1C示出了示意性半导体结构，它包括布置用于芯片间RF信号发送的具有RF发射器电路的第一芯片和具有RF接收器电路的第二芯片，以及它易于受芯片间ESD发生的影响。
图2示出了根据本发明的一个实施例，具有ESD保护路径的示意性半导体结构的横截面图。
图3示出了根据本发明的一个实施例，包括具有由导电聚合物形成的互连的ESD保护路径的示意性半导体结构的横截面图。
图4示出了根据本发明的一个实施例，包括具有ESD保护电路的ESD保护路径的示意性半导体结构的横截面图。
图5示出了根据本发明的一个实施例，包括与RF信号发送路径感应耦合的ESD保护路径的示意性半导体结构的横截面图。
图6示出了根据本发明的一个实施例，包括具有由导电聚合物形成的互连并与RF信号发送路径感应耦合的ESD保护路径的示意性半导体结构的横截面图。
具体实施方式
本发明提供了适用于例如RF或数字信号发送的高速、高带宽、和/或高频应用的半导体结构。本发明的半导体结构提供了直接的、芯片到芯片的无线信号耦合。更具体地说，半导体结构包括具有明显减小的覆盖区的简化ESD保护结构。此ESD保护结构解决了芯片间信号发送网络中的放电问题，并可以根据具体的应用需求容易地按比例缩放。
在下面的描述中，阐述了众多具体细节，例如具体结构、元件、材料、尺寸、工艺步骤和技术，以提供本发明的彻底理解。然而，对于本领域内的一般技术人员来说明显地是，本发明可以在没有这些具体细节的情况下实施。此外，为了避免使本发明变得不清晰，没有详细描述公知的结构或工艺步骤。
应该理解，当例如层、区或基板的元素称为“在另一元素上”时，它可以直接在另一元素上，或也可以存在中间元素。相反，当元素称为“直接在另一元素上”时，不存在中间元素。同样应该理解，当元素称为“连接”或“耦合”到另一元素时，它可以直接连接或耦合到另一元素或可以存在中间元素。相反，当元素称为“直接连接”或“直接耦合”到另一元素时，不存在中间元素。
图1A示出了芯片间的接收器/发射器网络，其中，第一集成电路(后文中为“芯片”)1的基板10的表面(即，前表面)中提供了接收器电路14，而在第二芯片2的基板20的表面(即，前表面)中提供了发射器电路24。与基板10和20各自的包括电路的前表面相反的它们的另一表面，在此称作基板10和20的背表面。可以通过公知的前段制程(FEOL)工艺在基板10和20的前表面中制造各种附加电元件(未示出)，而可以通过公知的后段制程(BEOL)工艺在基板10和20的前表面上形成一个或多个金属互连和层间介质的中间层(未示出)。图1A中将第一芯片1的基板10的前表面上形成的最后的层间介质(ILD)层示为ILD层12，而图1A将第二芯片2的基板20的前表面上形成的最后的ILD层示为ILD层22。接收器和发送电路14和24都分别通过金属过孔16和26连接到第一和第二芯片1和2的ILD层12和22上的暴露的金属衬垫或接触18和28。为了简化，对于图1A中的每个电路只示出了一个金属衬垫，但是应该理解，每个电路通常连接到芯片背表面上的多个金属衬垫或接触。
可以在ILD层12和22的一层或两层上形成可以包括氧化硅、氮化硅、或任何其它适当的介质材料、或其组合的一个或多个薄绝缘膜，以覆盖一个或两个暴露的金属衬垫18和28。虽然图1A中只示出了一个绝缘膜13，但是在此应该理解，可以在ILD层12和22的一层或两层上提供两个或更多绝缘膜。
然后将第一和第二芯片1和2堆叠在一起，基板10和20的包括电路的前表面互相面对，以形成如图1A中所示的多芯片结构。以这种方式，基板10和20的前表面中包括的接收器和发射器电路14和24形成了通过它们各自的金属衬垫18和28耦合的电容，而此金属衬垫18和28之间的一部分中间绝缘膜13形成了电容器介质层13A。
芯片1和2的此布置允许接收器和发射器电路14和24之间通过中间绝缘膜13或13A进行直接芯片到芯片的无线信号发送，并尤其适用于高速、高带宽、和/或高频应用。而且，不需要明显减小芯片1和2之间的电容负载的表面或边缘布线。
相反，2002年8月6日授权的美国专利No.6,429,045描述了包括多个共面的、连接到同一硅支撑基板的集成电路芯片的半导体器件。通过在芯片前表面上形成的高密度布线，集成电路芯片互相电连接在一起，并且还在芯片背表面处提供了导电路径用于保护芯片不受ESD损坏。1999年7月27日授权的美国专利No.5,930,098描述了一种半导体结构，该结构包括多个半导体器件芯片，它们以“头到尾”的方式，即，一个芯片的前表面面对相邻芯片的背表面的方式堆叠在一起。在芯片之间提供绝缘膜，用于接合和电隔离这些芯片。在半导体结构的一个或多个边缘表面上提供金属化图形，此图形提供了用于将芯片互相电连接或将芯片电连接到外部电路的边缘布线。通过用于抑制芯片之间的ESD事件的边缘布线，同时提供了芯片间ESD抑制网络。
美国专利No.6,429,045或美国专利No.5,930,098描述的器件或结构没有提供通过芯片之间的中间绝缘层的直接的芯片到芯片的信号发送。相反，通过流过表面或边缘布线的电流，获得了美国专利No.6,429,045或美国专利No.5,930,098的器件或结构中的信号发送，其具有相对高的电容负载，需要昂贵的半导体工艺，并不适用于高速、高带宽、或高频应用。
另外，第一和第二芯片1和2可以按校准方式，或按其间具有重叠区的偏移方式堆叠，如图1A中所示。
图1C为图1A的结构的另一个视图，其中示出了重叠的接收器和发射器衬垫18和28，以及用于芯片1和2的各自的基板地(Vss)电源或功率(Vdd)电源19和29。
如图1A中所示的芯片间的电容耦合明显受其易受ESD损坏的弱点限制。例如，在制造期间和之后，电荷可以在两个芯片1和2的任何一个上积累，导致在两个芯片1和2之间的电荷差异。当电荷差异达到一定阈值时，它可以损坏由薄膜13或13A提供的绝缘，并导致如图1B中箭头所示的两个芯片1和2之间的ESD事件，从而使绝缘体破裂或芯片间电容耦合的损坏。
本发明因此通过形成穿过中间绝缘层13或13A的芯片间ESD保护路径，提供用于与直接芯片间通信或耦合相关的ESD问题的解决方案。通过此ESD保护路径，电荷可以在芯片1和2之间传递，以获得电荷平衡，或可以从芯片1和/或2传递到对ESD损坏不敏感的区域，例如地终端或ESD电路。
具体地说，图2示出了多芯片结构，该结构包括相互背向相邻的第一芯片3和第二芯片5，其间具有薄绝缘膜33。第一芯片3包括具有位于其前表面的接收器电路34的基板30，接收器电路34通过金属过孔36连接到ILD层32上暴露的金属衬垫38。第二芯片5包括具有位于其前表面的发射器电路54的基板50，发射器电路54通过金属过孔56连接到ILD层52上暴露的金属衬垫58。对准接收器/发射器电路34和54、金属过孔36和56、以及金属衬垫38和58，以形成用于直接芯片间信号发送的信号发送路径，此路径穿过金属衬垫38和58之间的绝缘膜33的部分33A。
另外，在芯片3中，在基板30的前表面中提供第一导体42，第一导体42通过金属过孔44连接到ILD层32上的暴露的金属衬垫46。类似地，在芯片5中，在基板50的前表面中提供第二导体62，第二导体62通过金属过孔64连接到ILD层52上的暴露的金属衬垫66。金属衬垫46和66通过绝缘膜33中的金属互连43电连接。以这种方式，除了通过接收器/发射器电路34和54、金属过孔36和56、以及金属衬垫38和58形成的信号发送路径之外，对准导体42和62、金属过孔44和64、金属衬垫44和66、以及互连43，以在芯片3和5之间形成第二路径。
此第二路径通过提供芯片3和5之间的电导通或耦合，保护信号发送路径不受ESD损坏的影响，由此允许电荷在芯片3和5之间通过。
可以通过金属互连43连接金属衬垫46和66，如图2中所示，而且它们可以可选地通过由例如导电聚合物或半导体的任何适当材料形成的互连连接，只要互连具有小于绝缘膜33的电阻。例如，在图3中，提供由导电聚合物形成的互连53用于连接金属衬垫46和66。
图2和3中所示的ESD保护路径发挥作用，以获得芯片3和5之间的电荷平衡，它适用于当芯片3和5维持在基本相同的电压时。相近电压的芯片之间的ESD保护路径还可以包括例如电阻、二极管等的元件。作为选择，当设计的芯片3和5维持在不同电压时，只要ESD保护路径的电阻抗小于信号发送路径的电阻抗，ESD保护路径可以包括例如晶体管、电容器、电感器等的元件，该ESD保护路径允许静电电荷通过它，而不是通过信号发送路径释放。
另外，本发明的ESD保护路径可以包括或连接到ESD阻抗区，以使在芯片3和/或5上积累的静电电荷可以很容易地释放到此ESD阻抗区。例如，ESD阻抗区可以包括释放静电电荷的地终端。另一个例子，ESD阻抗区可以包括ESD保护电路，该电路包括一个或多个例如火花隙、场发射器件、二极管、和选通(gated)二极管的元件。火花隙通常通过气隙释放静电能量，而场发射器件不仅可以通过气隙放电，而且可以通过填充有其它气体或者甚至例如绝缘体的固体材料的间隙放电。图4示意性示出了包括位于第一芯片3的基板30的前表面中的ESD保护电路43的ESD保护路径，此路径可以释放直接来自芯片3或通过导体62、金属过孔44和64、金属衬垫66和46、以及导电聚合物互连53来自芯片5的静电能量。应该注意，根据上述本发明的原理，本领域内的一般技术人员可以很容易地修改ESD保护电路43的位置。例如，ESD保护电路可以位于芯片5中、或芯片3和芯片5之间、或芯片3和5的外部。
可以将本发明的ESD保护路径布置为与信号发送路径平行，在其之间没有任何直接连接，如图2-4所示，或者只要它具有电阻抗小于信号发送路径电阻抗的特征，就可以将它通过电阻器、电容器、晶体管、电感器等连接到信号发送路径。例如，图5和6示意性示出了由金属衬垫46和62、金属过孔64、以及由导电聚合物或金属或金属合金形成的互连53或43形成的ESD保护路径。金属衬垫46位于芯片3的ILD层32中，而且通过电感器45电感耦合到接收器金属衬垫38。
本发明的ESD保护路径解决了与直接芯片间通信或信号发送相关的ESD问题，增加了多芯片半导体结构的ESD阻抗，并允许在高速、高带宽、和/或高频应用中使用此多芯片结构。另外，相对于常规ESD电路，本发明的芯片间ESD保护路径具有明显减小的覆盖区，而且可以很容易地适用于根据具体应用需求按比例缩放。
可以通过集成电路制造中通常使用的现有工艺步骤制造本发明的ESD保护路径。例如，可以与接收器/发射器电路、金属过孔、以及接收器/发射器网络的金属衬垫，同时制造ESD保护路径中的导体、金属过孔、和金属衬垫。在一个芯片或两个芯片的前表面上的暴露的金属衬垫上形成一个或多个绝缘膜之后，可以选择性除去ESD保护电路中的金属衬垫上的一部分绝缘膜，以暴露ESD保护路径中的金属衬垫。然后可以在ESD保护路径中的暴露的金属衬垫上淀积金属、金属合金、半导体、或导电聚合物，并进行平面化以在绝缘膜中形成互连，用于连接ESD保护路径中的暴露的金属衬垫。
值得注意地是，根据此前提供的描述，本领域内的一般技术人员可以很容易地修改图1-6中示出的结构，而且此修改被认为是在本发明的精神和范围之内。
例如，虽然为了说明，图1-6中的结构每个只包括一个信号发送路径和穿过两个芯片的一个ESD暴露路径，但是应该理解地是，根据此前提供地描述，可以提供任何数量的信号发送路径和穿过任何数量的芯片的任何数量的多个ESD保护路径，以提供ESD阻抗的直接芯片间通信。
尽管在此参考具体实施例、特征和方面描述了本发明，但是应该认识到本发明并不局限于此，而是延伸利用到其它修改、变化、应用、和实施例，并因此认为所有这些其它修改、变化、应用、和实施例都在本发明的精神和范围之内。

Claims (20)

1.一种结构，包括：
第一芯片，包括第一电路；
第二芯片，包括第二电路；
中间绝缘层，位于所述第一和第二芯片之间，其中所述第一和第二电路形成用于穿过所述中间绝缘层发送信号的信号发送路径；以及
静电放电(ESD)保护路径，在所述第一和第二芯片之间，穿过所述中间绝缘层。
2.根据权利要求1的结构，其中所述信号选自数字信号、射频(RF)信号、微波信号、振荡信号、及其组合。
3.根据权利要求1的结构，其中所述ESD保护路径的电阻抗小于所述信号发送路径的电阻抗。
4.根据权利要求1的结构，其中所述ESD保护路径包括电阻耦合、电容耦合、电感耦合、或其组合。
5.根据权利要求1的结构，其中所述ESD保护路径包括：
第一导体，位于所述第一芯片中；
第二导体，位于所述第二芯片中；以及
互连，位于所述中间绝缘层中，用于电连接所述第一导体和所述第二导体。
6.根据权利要求5的结构，其中所述互连包括选自金属、金属合金、半导体、导电聚合物、及其组合的材料，而且其中所述互连的电阻小于所述中间绝缘层的电阻。
7.根据权利要求1的结构，其中所述ESD保护路径与所述信号发送路径隔离并平行。
8.根据权利要求1的结构，其中所述ESD保护路径通过电阻耦合、电容耦合、电感耦合、或其组合耦合到所述信号发送路径。
9.根据权利要求1的结构，其中所述第一和第二电路形成电容耦合。
10.根据权利要求1的结构，其中所述第一电路包括RF发射器电路，而且其中所述第二电路包括RF接收器电路，而且其中所述RF发射器和接收器电路布置和构建为用于穿过所述中间绝缘层发送RF信号。
11.根据权利要求10的结构，其中所述RF发射器和接收器电路相互对准。
12.根据权利要求11的结构，其中所述ESD保护路径包括位于所述第一芯片中的第一导体，位于所述第二芯片中的第二导体，和所述第一导体和所述第二导体之间的互连。
13.根据权利要求12的结构，其中所述第一和第二导体互相对准。
14.根据权利要求1的结构，其中至少一部分所述ESD保护路径包括或电耦合到ESD阻抗区，用于将电荷从至少一个所述第一和第二芯片发送到所述ESD阻抗区。
15.根据权利要求14的结构，其中所述ESD阻抗区包括地终端。
16.根据权利要求14的结构，其中所述ESD阻抗区包括至少一个ESD保护电路。
17.根据权利要求16的结构，其中所述至少一个ESD保护电路包括选自火花隙、场发射器件、二极管和选通二极管的元件。
18.根据权利要求1的结构，其中所述第一和第二芯片每个包括前表面和背表面，其中所述第一和第二电路分别位于所述第一和第二芯片的所述前表面中，而且其中所述第一芯片的所述前表面接触所述中间绝缘层的第一表面，而所述第二芯片的所述前表面接触所述中间绝缘层的第二、相反表面。
19.一种结构，包括：
第一芯片，包括第一基板；
第二芯片，包括第二基板；
信号路径，用于通信耦合所述第一芯片和所述第二芯片；以及
另一路径，具有在所述第一芯片中形成的第一部分和在所述第二芯片中形成的第二部分，用于提供用于所述信号路径的静电放电(ESD)保护。
20.一种用于形成结构的方法，包括以下步骤：
形成具有位于其中的第一电路和第一导体的第一芯片；
形成具有位于其中的第二电路和第二导体的第二芯片；
在至少一个所述第一和第二芯片上形成中间绝缘层；
选择性除去一部分所述中间绝缘层，以暴露至少一个所述第一和第二导体；
在所述中间绝缘层的所述除去部分中形成互连；以及
将所述第一芯片连接到所述第二芯片，以使所述第一和第二电路形成信号发送路径，用于穿过所述中间绝缘层发送信号，并使所述第一导体、所述第二导体和所述互连在所述第一和第二芯片之间穿过所述中间绝缘层形成静电放电(ESD)保护路径。
CNB2006101083562A 2005-08-02 2006-08-02 用于高速和高频器件的芯片间esd保护结构及其形成方法 Active CN100536129C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/161,414 US7535105B2 (en) 2005-08-02 2005-08-02 Inter-chip ESD protection structure for high speed and high frequency devices
US11/161,414 2005-08-02

Publications (2)

Publication Number Publication Date
CN1909230A true CN1909230A (zh) 2007-02-07
CN100536129C CN100536129C (zh) 2009-09-02

Family

ID=37700270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101083562A Active CN100536129C (zh) 2005-08-02 2006-08-02 用于高速和高频器件的芯片间esd保护结构及其形成方法

Country Status (4)

Country Link
US (1) US7535105B2 (zh)
JP (1) JP5063052B2 (zh)
CN (1) CN100536129C (zh)
TW (1) TW200715519A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866907A (zh) * 2009-04-17 2010-10-20 甲骨文美国公司 用于具有可变复阻抗的连接体的接收电路
US8847360B2 (en) 2008-09-09 2014-09-30 Qualcomm Incorporated Systems and methods for enabling ESD protection on 3-D stacked devices
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
WO2020097859A1 (zh) * 2018-11-15 2020-05-22 华为技术有限公司 一种集成电路
CN113169159A (zh) * 2018-12-06 2021-07-23 伊文萨思公司 用于微电子器件的直接接合的界面中的电容性耦合

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7719073B2 (en) * 2007-01-11 2010-05-18 Hewlett-Packard Development Company, L.P. Capacitively coupling layers of a multilayer device
US20080174927A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Esd protection scheme for semiconductor devices having dummy pads
WO2008132561A1 (en) * 2007-04-27 2008-11-06 Freescale Semiconductor, Inc. Integrated circuit, electronic device and esd protection therefor
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
CN101681893B (zh) * 2008-01-28 2011-11-30 株式会社村田制作所 半导体集成电路装置及制造方法
US8907887B2 (en) 2008-05-19 2014-12-09 Honeywell International Inc. Methods and systems for operating avionic systems based on user gestures
US7915158B2 (en) * 2008-06-23 2011-03-29 International Business Machines Corporation Method for forming an on-chip high frequency electro-static discharge device
US8279572B2 (en) * 2008-06-23 2012-10-02 International Business Machines Corporation Structure for an on-chip high frequency electro-static discharge device
US7768762B2 (en) * 2008-06-23 2010-08-03 International Business Machines Corporation Design structure for an on-chip high frequency electro-static discharge device
US7759243B2 (en) * 2008-06-23 2010-07-20 International Business Machines Corporation Method for forming an on-chip high frequency electro-static discharge device
US9225481B2 (en) * 2008-08-11 2015-12-29 Qualcomm Incorporated Downlink grants in a multicarrier wireless communication system
US8670376B2 (en) 2008-08-12 2014-03-11 Qualcomm Incorporated Multi-carrier grant design
US9893004B2 (en) * 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US10026720B2 (en) 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US8665570B2 (en) 2009-03-13 2014-03-04 Qualcomm Incorporated Diode having a pocket implant blocked and circuits and methods employing same
US8531805B2 (en) * 2009-03-13 2013-09-10 Qualcomm Incorporated Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same
JP5641701B2 (ja) * 2009-03-25 2014-12-17 株式会社東芝 三次元半導体集積回路
US8232625B2 (en) * 2009-03-26 2012-07-31 International Business Machines Corporation ESD network circuit with a through wafer via structure and a method of manufacture
US8198736B2 (en) * 2009-04-09 2012-06-12 Qualcomm Incorporated Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
JP5169985B2 (ja) * 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
WO2010138480A2 (en) 2009-05-26 2010-12-02 Rambus Inc. Stacked semiconductor device assembly
US8054597B2 (en) * 2009-06-23 2011-11-08 International Business Machines Corporation Electrostatic discharge structures and methods of manufacture
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
TWI392400B (zh) * 2009-12-18 2013-04-01 Au Optronics Corp 靜電放電防護結構及使用其之顯示裝置
US20120091575A1 (en) * 2010-10-15 2012-04-19 Yi-Shao Lai Semiconductor Package And Method For Making The Same
TWI463639B (zh) * 2011-01-28 2014-12-01 Xintec Inc 電容耦合器封裝結構
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
CN103021893B (zh) * 2012-12-30 2015-06-03 深圳中科系统集成技术有限公司 多路静电释放保护器件的加工方法
TWI493666B (zh) * 2013-01-25 2015-07-21 義守大學 晶片間信號傳輸系統及晶片間電容耦合傳輸電路
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
WO2014184988A1 (ja) * 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2014196105A1 (ja) * 2013-06-03 2014-12-11 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US9431354B2 (en) 2014-11-06 2016-08-30 International Business Machines Corporation Activating reactions in integrated circuits through electrical discharge
US10032751B2 (en) * 2015-09-28 2018-07-24 Invensas Corporation Ultrathin layer for forming a capacitive interface between joined integrated circuit components
US10811388B2 (en) 2015-09-28 2020-10-20 Invensas Corporation Capacitive coupling in a direct-bonded interface for microelectronic devices
US10411006B2 (en) * 2016-05-09 2019-09-10 Infineon Technologies Ag Poly silicon based interface protection
US9859227B1 (en) 2016-06-30 2018-01-02 International Business Machines Corporation Damaging integrated circuit components
US10530150B2 (en) 2017-01-24 2020-01-07 International Business Machines Corporation Air gap metal tip electrostatic discharge protection
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
CN112510030B (zh) * 2020-12-01 2024-06-28 西安紫光国芯半导体有限公司 芯片、三维芯片、电子设备及三维芯片的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220362A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 積層電気回路用信号伝送回路
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
TW289153B (zh) * 1994-09-26 1996-10-21 Ibm
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5703747A (en) * 1995-02-22 1997-12-30 Voldman; Steven Howard Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5712747A (en) * 1996-01-24 1998-01-27 International Business Machines Corporation Thin film slider with on-board multi-layer integrated circuit
US20030067726A1 (en) * 2000-05-01 2003-04-10 Voldman Steven H. Method and apparatus for providing ESD protection for receiver networks
US6429045B1 (en) * 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
US7067914B2 (en) * 2001-11-09 2006-06-27 International Business Machines Corporation Dual chip stack method for electro-static discharge protection of integrated circuits
US6885090B2 (en) * 2001-11-28 2005-04-26 North Carolina State University Inductively coupled electrical connectors
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847360B2 (en) 2008-09-09 2014-09-30 Qualcomm Incorporated Systems and methods for enabling ESD protection on 3-D stacked devices
CN102150266B (zh) * 2008-09-09 2016-01-20 高通股份有限公司 用于实现三维堆叠装置上的静电放电保护的系统及方法
CN101866907A (zh) * 2009-04-17 2010-10-20 甲骨文美国公司 用于具有可变复阻抗的连接体的接收电路
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
CN104600687B (zh) * 2015-01-06 2018-03-30 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
WO2020097859A1 (zh) * 2018-11-15 2020-05-22 华为技术有限公司 一种集成电路
CN112020773A (zh) * 2018-11-15 2020-12-01 华为技术有限公司 一种集成电路
CN112020773B (zh) * 2018-11-15 2023-09-08 华为技术有限公司 一种集成电路
US11798934B2 (en) 2018-11-15 2023-10-24 Huawei Technologies Co., Ltd. Integrated circuit including ESD protection modules
CN113169159A (zh) * 2018-12-06 2021-07-23 伊文萨思公司 用于微电子器件的直接接合的界面中的电容性耦合

Also Published As

Publication number Publication date
CN100536129C (zh) 2009-09-02
US7535105B2 (en) 2009-05-19
US20070029646A1 (en) 2007-02-08
JP5063052B2 (ja) 2012-10-31
TW200715519A (en) 2007-04-16
JP2007043172A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
CN1909230A (zh) 用于高速和高频器件的芯片间esd保护结构及其形成方法
US9824955B2 (en) Semiconductor device
US6819543B2 (en) Multilayer capacitor with multiple plates per layer
US7355836B2 (en) Array capacitor for decoupling multiple voltage rails
US6222276B1 (en) Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
CN1306601C (zh) 半导体封装及其制造方法
TWI421996B (zh) 靜電放電防護架構
US9660016B2 (en) Method of manufacturing a capacitor
US7148575B2 (en) Semiconductor device having bonding pad above low-k dielectric film
US7986532B2 (en) Split thin film capacitor for multiple voltages
US20100283158A1 (en) Structure and method for forming a capacitively coupled chip-to-chip signaling interface
CN102623439B (zh) 电容耦合器封装结构
CN101359663A (zh) 多层电容器及其制造方法
US10453774B1 (en) Thermally enhanced substrate
US20100276805A1 (en) Integrated circuit chip with reduced ir drop
US6888218B2 (en) Embedded capacitor multi-chip modules
US20070169959A1 (en) Microelectronic device with mixed dielectric
CN101064271A (zh) 具有多重导线结构的螺旋电感元件
US8766417B2 (en) Integrated circuit chip with reduced IR drop
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US20220209750A1 (en) Quality factor of a parasitic capacitance
WO2024160459A1 (en) Wafer structure, optical sensor, and corresponding method of production
JP4383278B2 (ja) パワーｉｃ用配線基板
CN114709208A (zh) 一种制造静电放电（esd）阵列的装置及方法
CN2566456Y (zh) 倒焊芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right