JP4383278B2 - パワーｉｃ用配線基板 - Google Patents

Description

本発明は、パワーＩＣ用配線基板に係り、特に、絶縁劣化を防止することのできるパワーＩＣ用配線基板に関する。

図７は、パワーＩＣ（Integrated Circuit；集積回路）の一例を示す図である。パワーＩＣは、電気あるいは電子機器の電力制御に必要な複数の回路機能を集積したものであり、パワーＩＣの一例として、ここではインバータ駆動用のドライバＩＣの回路ブロック図を示す。

ドライバＩＣ１１には、制御部１１０、入出力回路１１１、論理・保護回路１１２、レベルシフト用ＭＯＳ回路１１３、１１４、出力段バッファ回路１１５等の機能ブロックが含まれている。通常、このような機能ブロックは、一つのチップに作り込まれる。これをモノリシック方式ＩＣ、あるいはＳｏＣ（System on Chip）方式ＩＣと称する。なお、図において、送信回路１１６は異常検出回路１１９が検出した異常信号をレベルシフト用ＭＯＳ回路１１４を介して論理・保護回路１１２に送信し、受信回路１１６は論理・保護回路１１２からの信号をレベルシフト回路１１３を介して受信する。

一方、本願の発明者らは、複数の回路を構成する複数の回路素子を、電流、電力損失、電圧、耐圧などのレベルに応じて最適に分離し、分離した複数の回路素子を、そのレベルごとに集積して、それぞれ個別の半導体チップに組み込む、いわゆるＳｉＰ（System in Package）方式のパワーＩＣを、特願２００３−３５９３１号として出願した。この出願の発明により、ＳｏＣ方式のパワーＩＣでは困難あるいは不可能であった高出力化や高電圧化に関する要求を満たすことのできるパワーＩＣを実現することができる。

図８は、上記出願の発明におけるインバータ用ドライバＩＣを説明する図である。なお、図８（ａ）は平面図、図８（ｂ）はＡ−Ａ’断面図である。

ここで、高圧側ＩＣチップ２１０内には、前記受信回路１１６、送信回路１１７、増幅回路１１８、異常検出回路１１９を形成し、低圧側ＩＣチップ２２０内には、論理・保護回路１１２、入出力回路１１１、制御部１１０、増幅回路１２０、異常検出回路１２１を形成し、レベルシフト用高耐圧ＭＯＳチップ２３０内には、レベルシフト回路１１３およびレベルシフト回路１１４を形成する。また、高圧側ＩＣチップ２１０および低圧側ＩＣチップ２２０間の信号伝達はレベルシフト用高耐圧ＭＯＳチップ２３０を介して行われることになる。

ここに示すようなパワーＩＣを搭載した配線基板は、以下のような工程で作ることができる。まず、高圧側（上アーム側）ＩＣチップ２１０、低圧側（下アーム側）ＩＣチップ２２０、出力段バッファＭＯＳチップ２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ、及びレベルシフト用ＭＯＳチップ２３０を絶縁配線基板２４上に配置する。なお、このレベルシフト用ＭＯＳチップは例えば高耐圧の縦型ｎＭＯＳチップで作成される。

出力段バッファＭＯＳチップ２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ、及びレベルシフト用ＭＯＳチップ２３０は縦型構造チップを採用するため、ドレイン電極（チップ裏面側）を絶縁配線基板２４上の導電体パターンに固着する。また、各々のチップ（２１０、２２０、２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ）は、絶縁配線基板２４上において、レベルシフト用ＭＯＳチップ２３０を境に高圧側および低圧側の導電体パターンに分離されるよう配置する。

次に、各々のチップと絶縁配線基板２４上のボンディングパッド２７間をワイヤ２６により接続する。次いで、接続材料を用いてリード端子部品２８を絶縁配線基板２４上の導電体パターンに固着した後、封止材料２９を用いて全体を封止する。なお、図８（ａ）の平面図では、内部表示のために封止樹脂の一部を省略して記載している。

図８において、ＩＣチップ２１０、２２０及びバッファＭＯＳチップ２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐは、いずれも同程度の耐圧であり、通常１００Ｖ以下である。そして、低電位の信号を高電位側に伝えるレベルシフト用ＭＯＳチップ２３０が、上下ＩＣ間に配置されている。このように、レベルシフト用ＭＯＳチップ２３０を境に回路が高圧側および低圧側に分離され、高圧側回路（ＩＣチップ２１０、出力段バッファＭＯＳチップ２１３ｐ、２２３ｐ）及び低圧側回路（ＩＣチップ２２０、出力段バッファＭＯＳチップ２１３ｎ、２２３ｎ、）は、何れも低耐圧のチップを用いている。

しかし、上記のような高耐圧ＳｉＰ方式のパワーＩＣにおいては、以下に述べるような問題がある。

レベルシフト用ＭＯＳチップ２３０の表面電極（ゲート電極及びソース電極）は低電位であるのに対し、裏面電極（ドレイン電極）は高電位である。このため、図９（図８の破線円内の拡大図）に示すように、ＩＣ２の使用中には、絶縁配線基板２４上に配置されたゲートあるいはソースと接続するゲート・ソースワイヤパッドパターン（低圧パターン）２７１とチップ搭載パターン（高圧パターン）２７２の間に高電圧が印加される。

また、封止材料２９と絶縁配線基板２４の界面には、実装プロセスの過程で付着した有機汚染物や微小な欠陥が存在する。しかし、通常の使用雰囲気においては両者が良好に密着しているため、高圧パターン２７２と低圧パターン２７１の間の絶縁は確保されている。 ところが、ＩＣ２が置かれる雰囲気の条件によっては、高圧パターン２７２と低圧パターン２７１の間の絶縁性が著しく影響を受けることがわかった。特に、レベルシフト用ＭＯＳチップ２３０と絶縁配線基板２４の接続に、はんだあるいはＡｇペーストのような材料を用いた場合、接続材料中の金属がイオン化して高圧側から低圧側に移動するいわゆるマイグレーション現象によって、顕著な絶縁劣化（リーク電流の増加）が起こることが明らかとなった。

図１０（図９破線円内の拡大図）は、金属イオン２７５が高圧パターン２７２から低圧パターン２７１に向かって、絶縁配線基板２４上を電界２７６に沿って移動する様子を模式的に表している。ＩＣ２が置かれる雰囲気が更に高温高湿度となった場合、マイグレーションが著しく進行し、その結果、封止材料２９と絶縁配線基板２４の界面を高圧側から低圧側へ移動する金属イオンが析出して、樹状結晶（デンドライト）が形成される。このデンドライトが高圧パターン２７２と低圧パターン２７１間を繋ぐと、単なる絶縁抵抗低下に留まらず、短絡不良となる。

本発明は、上記のような絶縁劣化現象及びそれによる短絡不良を防ぎ、長期に渡って安定的に動作する高耐圧パワーＩＣを提供することを目的としている。

本発明は上記課題を解決するため、次のような手段を採用した。

高圧側回路を構成する高圧側パターンと低圧側回路を構成する低圧側パターンとを表面に形成した配線基板と、配線基板の高圧側パターンと低圧側パターンの中間の前記配線基板中に埋設したイオントラップ用配線を備え、該イオントラップ用配線上の配線基板表面には溝を設けた。

本発明は、以上の構成を備えるため、絶縁劣化現象及びそれによる短絡不良を防ぎ、長期に渡って安定的に動作する高耐圧パワーＩＣを提供することができる。

まず、パワーＩＣを搭載した配線基板について説明する。図１は、パワーＩＣを搭載した配線基板を説明する図であり、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ’断面図を示す。なお、図８に示した従来例と同じ部分に関しては、同じ符号を用いている。

まず、上下アームを構成するＩＣチップ２１０、２２０、出力段バッファＭＯＳチップ２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ、及びレベルシフト用ＭＯＳチップ２３０を絶縁配線基板２４上の導電体パターンに接続材料２５及び２５’を用いて固着する。各々のチップ（２１０、２２０、２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ）は、絶縁配線基板２４上において、レベルシフト用ＭＯＳチップ２３０を境に高圧側および低圧側に分離されるよう配置する。

次に、各々のチップと絶縁配線基板２４上のボンディングパッド２７をワイヤ２６により接続する。次いで、接続材料を用いてリード端子部品２８を絶縁配線基板２４上の導電体パターンに固着した後、封止材料２９を用いて全体を封止する。なお、図１（ａ）に示す平面図では、内部表示のために封止樹脂の一部を省略して記載している。

図２は、パワーＩＣを搭載するための配線基板を説明する図である。配線基板２４としては、ガラスセラミックスの３層配線基板を用い、配線導体２４１にはＡｇ（銀）導体を使用した。配線基板の各層２４３の配線はビアホール２４２を介して接続される。なお、配線導体２４１として、Ａｇ−Ｐｔ（白金）やＡｇ−Ｐｄ（パラジウム）導体等の他の貴金属導体ないしはＮｉ、Ｃｕ等の卑金属導体を用いても良い。基板を構成するセラミックスとしては、アルミナのような酸化物系、窒化アルミのような窒化物系等、他の公知の絶縁性セラミックスを用いても良い。また、配線基板２４としてガラスエポキシ等の樹脂型絶縁多層基板を用いても良い。

高圧側ＩＣチップ２１０および低圧側ＩＣチップ２２０と絶縁配線基板２４上の導電体パターンとの接続材料２５には、はんだ、Ａｇペースト、接着剤等の接続材料を用いる。出力段バッファＭＯＳチップ２１３ｎ、２１３ｐ、２２３ｎ、２２３ｐ及びレベルシフト用ＭＯＳチップ２３０は縦型ＭＯＳである。このため、チップ裏面のドレイン電極（配置側）で導通を確保する必要があることから、この部分の接続材料２５’には、はんだあるいはＡｇペーストのような導電性の接続材料を用いる必要がある。

ワイヤ２６の材質としては、金やアルミのような公知のものを用いてよい。樹脂封止２９は、主に組立て後の保管時や稼動時の温湿雰囲気、あるいは搬送・稼動時の機械的・熱的衝撃から前記配置部分やボンディング部分を保護する目的で施される。封止樹脂２９としては、エポキシ樹脂等、公知のものを用いてよい。この例では、トランスファーモールドによりシリカフィラー入りエポキシによる封止を行ったが、絶縁配線基板２４の部品搭載面にのみポッティングによって封止を施す等、他の封止方法もあり得る。

図３は、図１のＣ部の拡大図である。図３において、高圧側（図の右側）には、レベルシフト用ＭＯＳチップ２３０のドレイン電極（基板配置側）が配置される。また、低圧側（図の左側）には、ｎＭＯＳチップ２３０のソースまたはゲート電極（ワイヤ接続側）が配置される。高圧側のチップ搭載パターン２７２と低圧側のゲートまたはソースワイヤパッドパターン２７１との間の距離ｄ２は、基本的にドライバＩＣに要求される耐圧値に従って決定される。

また、絶縁配線基板２４内のチップ搭載パターン２７２とゲートまたはソースワイヤパッドパターン２７１の間にはイオントラップ用の配線２７３が設けられる。

図４は、図３のＤ部の拡大図である。図４はチップ接続材料（金属イオン発生源）２５’から発生した金属イオンの様子を模式的に示したものである。発生した金属イオン２７５は、高圧側から低圧側に向かって絶縁配線基板２４上を電界２７６に沿って移動し始める。イオントラップ用埋設配線２７３のほぼ直上に移動してきた金属イオン２７５は、配線２７３が作る電界分布の影響（静電吸引力）を受けて、この部位に留まり、これ以上低圧側パターン２７１の方に移動することはない。すなわち、金属イオン２７５は、配線２７３と絶縁配線基板２４の表層の間にできた容量２７４に蓄積される。なお、イオン２７５はトラップ用埋設配線２７３によって静電的に吸引されているだけであり、還元作用、すなわち電子を受け取って元の金属として析出する作用を受けることはない。このため、デンドライトの形成による不具合なども起こらない。このため、高圧パターン２７２と低圧パターン２７１の間の絶縁抵抗は常に高い状態に保たれる。

イオントラップ用埋設配線２７３には、上記効果を発現させるために、低圧側パターン２７１と同一ないし低い電位が外部から与えられる。また、この電位はＩＣ回路からは独立した電位とする。これにより、イオン２７５が配線２７３の直上で長時間蓄積した結果、配線２７３の電位に変動をもたらした場合においても、ＩＣ回路の動作に影響を与えることを防ぐことができる。

イオントラップ用埋設配線２７３は、絶縁配線基板２４を作製する際に、他の配線パターンと同時に形成することで、特別な手法を用いることなく設けることが可能である。一方、イオントラップの効果を大きくするためには、なるべく表面近傍に埋設することが好ましい。

以上説明したように、ＳｉＰ方式ドライバＩＣ２は、イオントラップ用埋設配線２７３を導入することによって、マイグレーションやデンドライトのような絶縁劣化現象を効率的に抑制でき、長期に渡って高い絶縁信頼性を保持することができる。

図５は、本発明の実施形態にかかるイオントラップの例を説明する図である。この例では、高圧パターン２７２と低圧パターン２７１の間の絶縁基板２４上に、溝２７７を設ける。また、溝２７７のほぼ直下にはイオントラップ用埋設配線２７３を形成している。

チップ接続材料２５’から発生したイオン２７５は、高圧側から低圧側に向かって、電界２７６に沿って移動し始める。金属イオン２７５は、封止樹脂２９と絶縁配線基板２４の界面に沿って移動するため、溝２７７の底部に移動した後、イオントラップ用埋設配線２７３のほぼ直上に留まることになる。

埋設配線２７３と絶縁配線基板２４の表層（この例では溝２７７の底部）の間にできる容量２７４は、両者の間の距離が小さくなるほど大きくなる。このため、埋設配線２７３の設置位置を固定した場合、溝２７７の深さが大きくなるほど、容量２７４は大きくなり、より多量のイオン２７５を蓄積することが可能である。また、イオン２７５は配線２７３によって静電的に吸引されているだけであり、還元作用、すなわち電子を受け取って元の金属として析出する作用を受けない。このため、デンドライトの形成による不具合なども起こらない。このため、高圧パターン２７２と低圧パターン２７１の間の絶縁抵抗は常に高い状態が保たれる。

すなわち、溝２７７を設けることは、単にイオン２７５の移動距離を大きくすることだけでなく、封止樹脂２９と絶縁配線基板２４の界面と埋設配線２７３の距離を少なくし、容量２７４を大きくする効果をも持っている。このため、イオン２７５を効率良く蓄積することが可能になり、マイグレーションやデンドライトのような絶縁劣化現象を効率的に抑制でき、長期に渡って高い絶縁信頼性を保持することができる。また、この溝は封止樹脂２９と絶縁配線基板２４の界面の剥離を抑制する効果を奏する。

イオントラップ用配線２７３には、上記効果を発現させるために、低圧側パターン２７１と同一ないし低い電位を外部から与える。更にＩＣ回路からは独立した電位とする。これにより、イオン２７５が配線２７３の直上で長時間蓄積した結果、配線２７３の電位に変動をもたらしても、ＩＣ回路の動作へ影響を与えることを防ぐことができる。

以上説明したように、本実施形態におけるＳｉＰ方式ドライバＩＣ２は、イオントラップ用埋設配線２７３を溝２７７の底部の下に導入することによって、マイグレーションやデンドライトのような絶縁劣化現象を効率的に抑制でき、長期に渡って高い絶縁信頼性を保つことができる。

図６は、本発明の実施形態にかかかるイオントラップの他の例を説明する図である。この例では、配線基板２４の表層とイオントラップ用配線２７３の間に高誘電率層２４５を埋設している。

チップ接続材料２５’から発生したイオン２７５は、高圧側から低圧側に向かって電界２７６に沿って移動し始める。金属イオン２７５は、封止樹脂２９と絶縁配線基板２４の界面に沿って移動し、イオントラップ用埋設配線２７３のほぼ直上に留まる。

埋設配線２７３と絶縁配線基板２４の表層の間にできる容量２７４は、両者の間に高誘電率層２４５を挿入することにより、高誘電率層２４５が無い場合に比べて高くなっている。このため、より多量のイオン２７５を蓄積することが可能である。

イオン２７５は埋設配線２７３によって静電的に吸引されているだけであり、還元作用、すなわち電子を受け取って元の金属として析出する作用を受けない。このため、デンドライトの形成による不具合なども起こらない。このため、高圧パターン２７２と低圧パターン２７１の間の絶縁抵抗は常に高い状態に保持することができる。高誘電率層２４５の材質は、絶縁配線基板２４の材質よりも誘電率が高い材料であれば特に限定されることはない。

イオントラップ用埋設配線２７３には、上記効果を発現させるために、低圧側パターン２７１よりも同一ないし低い電位が外部から与えられる。更にＩＣ回路からは独立した電位とする。これにより、イオン２７５が配線２７３の直上で長時間蓄積し、配線２７３の電位に変動をもたらしても、ＩＣ回路の動作へ影響を与えることを防ぐことができる。

以上説明したように、本実施形態におけるＳｉＰ方式ドライバＩＣ２は、イオントラップ用埋設配線２７３と高誘電層２４１を高圧パターン２７２と低圧パターン２７１の間の配線基板２４内部に埋設することによって、マイグレーションやデンドライトのような絶縁劣化現象を効率的に抑制でき、長期に渡って高い絶縁信頼性を保持することができる。

以上のように、本発明の各実施形態によれば、配線基板上の低圧側回路および高圧側回路の間で発生するイオンマイグレーションやデンドライト等の絶縁劣化現象を効率的に抑制することができ、長期に渡る高い絶縁信頼性を持つ配線基板を提供することができる。

パワーＩＣを搭載した配線基板を説明する図である。 パワーＩＣを搭載するための配線基板を説明する図である。 図１のＣ部の拡大図である。 図３のＤ部の拡大図である。 イオントラップの例を説明する図である。 イオントラップの他の例を説明する図である。 パワーＩＣの一例を示す図である。 従来のインバータ用ドライバＩＣを説明する図である。 図８の破線円部の拡大図である。 図９の破線円部の拡大図である。

符号の説明

１１ ドライバＩＣ
１１０ 制御部
１１１ 入出力回路
１１２ 論理・保護回路
１１３，１１４ レベルシフト用ＭＯＳ回路
１１５ 出力段バッファ回路
２ ドライバＩＣ
２１０ 高圧側ＩＣチップ
２１３ｎ 高圧側出力段バッファｎＭＯＳチップ
２１３ｐ 高圧側出力段バッファｐＭＯＳチップ
２２０ 低圧側ＩＣチップ
２２３ｎ 低圧側出力段バッファｎＭＯＳチップ
２２３ｐ 低圧側出力段バッファｐＭＯＳチップ
２３０ レベルシフト用ＭＯＳチップ
２４ 配線基板
２４１Ｈ，２４１Ｌ 配線導体
２４２ 貫通ビア配線
２４３ 配線層
２４５ 高誘電率層
２５，２５’ 接続材料
２６ ワイヤ
２７ ボンディングパッド
２７１ ゲートまたはソースワイヤパッドパターン（低圧パターン）
２７２ チップ搭載パターン（高圧パターン）
２７３ イオントラップ用埋設配線
２７４ 容量
２７５ 金属イオン
２７６ 電界
２７７ 溝
２８ 出力端子
２９ 封止材料

Claims (4)

1. 高圧側回路を構成する高圧側パターンと低圧側回路を構成する低圧側パターンとを表面に形成した配線基板と、
   配線基板の高圧側パターンと低圧側パターンの中間の前記配線基板中に埋設したイオントラップ用配線を備え、該イオントラップ用配線上の配線基板表面には溝を設けたことを特徴とするパワーＩＣ用配線基板。
2. 請求項１記載の配線基板において、
   高圧側パターンには高圧側回路を構成するベアチップの裏面電極を固着し、低圧側パターンには前記ベアチップの表面電極をワイヤを介して接続したことを特徴とするパワーＩＣ用配線基板。
3. 請求項１記載の配線基板において、
   イオントラップ用配線には、低圧側パターンに印加する電位以下の電位を付与することを特徴とするパワーＩＣ用配線基板。
4. 請求項１記載の配線基板において、
   イオントラップ用配線上の配線基板内には高誘電率層を設けたことを特徴とするパワーＩＣ用配線基板。

Images