CN113629089B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113629089B
CN113629089B CN202110904006.1A CN202110904006A CN113629089B CN 113629089 B CN113629089 B CN 113629089B CN 202110904006 A CN202110904006 A CN 202110904006A CN 113629089 B CN113629089 B CN 113629089B
Authority
CN
China
Prior art keywords
substrate
metal
layer
contact pad
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110904006.1A
Other languages
English (en)
Other versions
CN113629089A (zh
Inventor
叶国梁
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110904006.1A priority Critical patent/CN113629089B/zh
Publication of CN113629089A publication Critical patent/CN113629089A/zh
Application granted granted Critical
Publication of CN113629089B publication Critical patent/CN113629089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，能够将衬底第二表面上形成的位于核心区的金属栅格依次通过外围区中的金属连线、凹槽中的接触垫、凹槽下方穿通孔中的导电柱、金属互连结构与衬底第一表面上的位于外围区中的静电防护结构电性连接，且金属连线、接触垫、导电柱和金属互连结构均与衬底绝缘，因此，可以避免现有技术中金属栅格所连接的接地端金属直接接入衬底而造成金属扩散的风险，且可以降低布线的难度和复杂程度，提高核心区的第二表面的利用率，尤其是当半导体器件为背照式图像传感器时，可以避免浪费背面有效的入光面积比率，降低金属栅格(尤其是高度较大的金属栅格)的制造难度，因此有利于芯片尺寸进一步减小。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
通常半导体器件都会设计有静电放电(Electro-Static Discharge，ESD)防护结构。现有的ESD防护结构采用具有浮栅结构(Gate Floating)的ESD防护薄膜晶体管释放多余电荷。请参考图1，在现有的背照式(Back side illuminatio，BSI)图像传感器工艺上，通常会在像素区的衬底100背面上设置金属栅格(Backside Metal Grid，BMG)102，并利用BMG102的不透光特性，来防止不同像素(光电二极管)之间的光的串扰。且因为BMG102通常为金属材质，所以通常会在沉积BMG102的金属材料之前，先打开衬底100表面上的介质层101来形成接地端沟槽，且在沉积和刻蚀金属材料以形成BMG102之后，会同时形成接地端金属(BSGND)102b以及金属连线102a，用于将BMG102电性连接到衬底100的ESD防护结构100a上。
然而，随着背照式图像传感器对于像素(pixel)的数量和大小的要求越来越高，BMG102依次通过金属连线102a和BSGND102b连接ESD防护结构100a的方式存在如下缺陷：1)浪费背面有效的入光面积比率；2)受ESD防护结构100a的离子注入深度影响，背面静电防护效果较差；3)BSGND102b的金属材料直接接入衬底100，存在金属扩散的风险。
而且关于上述缺陷2)和3)，也存在其他半导体器件中，这些半导体器件的第一表面具有ESD防护结构，与第一表面相对的第二表面具有金属栅格，且金属栅格通过第二表面上设置的接地端金属与ESD防护结构电性连接。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，至少能够改善上述缺陷之一，以提高器件性能。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括以下步骤：
提供具有相对设置的第一表面和第二表面的衬底，所述衬底的第一表面上形成有位于外围区的静电防护结构以及将所述静电防护结构掩埋在内的层间介质层，所述层间介质层中形成有与所述静电防护结构电性连接的金属互连结构；
在所述衬底的第二表面上形成位于所述外围区的凹槽以及从所述凹槽的底面穿通至所述金属互连结构的顶面的穿通孔；
形成填充于所述穿通孔中的导电柱，并在所述凹槽中形成接触垫，所述接触垫通过所述导电柱与所述金属互连结构电性连接，且所述导电柱与所述衬底绝缘；
形成具有开口的缓冲介质层，所述缓冲介质层覆盖在所述衬底的第二表面和所述凹槽的表面上，所述开口暴露出所述接触垫的至少部分顶面；
在所述缓冲介质层和所述接触垫的表面上依次覆盖金属材料层和介质盖帽层；
刻蚀所述介质盖帽层和所述金属材料层，以形成金属栅格以及金属连线，所述金属栅格位于核心区中，所述金属连线从所述核心区延伸至所述外围区中并填充所述开口，以实现所述金属栅格与所述接触垫的电性连接。
可选地，在所述衬底的第二表面上形成所述凹槽和所述穿通孔的步骤包括：
从所述衬底的第二表面刻蚀部分厚度的所述衬底，以形成凹槽；
在所述衬底和所述凹槽的表面上随形覆盖第一缓冲介质层，所述第一缓冲介质层未填满所述凹槽；
刻蚀所述凹槽中的第一缓冲介质层以及所述凹槽底部的所述衬底，直至暴露出所述金属互连结构的顶面，以形成所述穿通孔。
可选地，形成具有所述开口的缓冲介质层的步骤包括：
在形成所述接触垫之后，沉积第二缓冲介质层至所述衬底的第二表面上，且沉积的第二缓冲介质层填满所述凹槽；
对所述第二缓冲介质层的顶面进行平坦化，直至暴露出所述接触垫的顶面，以在所述第二缓冲介质层中形成所述开口，且剩余的所述第一缓冲介质层和剩余的所述第二缓冲介质层形成为所述具有开口的缓冲介质层；
或者，形成具有所述开口的缓冲介质层的步骤包括：
在形成所述接触垫之后，沉积第二缓冲介质层至所述衬底的第二表面上，且沉积的第二缓冲介质层填满所述凹槽；
对所述第二缓冲介质层的顶面进行平坦化，直至所述接触垫的顶面上的第二缓冲介质层的厚度减薄至要求厚度；
刻蚀打开所述接触垫顶面上的第二缓冲介质层，以形成所述开口，剩余的所述第一氧化层和剩余的所述第二缓冲介质层形成为所述具有开口的缓冲介质层。
可选地，所述缓冲介质层的顶面平坦，且所述接触垫的顶面齐平于或者低于所述缓冲介质层的顶面。
可选地，提供具有所述静电防护结构及所述金属互连结构的衬底的步骤包括：
提供一具有第一表面和第二表面的器件基底，在所述器件基底的第一表面上形成位于所述外围区的静电防护结构；
通过金属互连工艺在所述器件基底的第一表面上形成所述层间介质层以及位于所述层间介质层中的所述金属互连结构；
提供承载基底，并在所述承载基底上形成键合介质层；
将所述层间介质层键合到所述键合介质层上，以形成具有所述静电防护结构及所述金属互连结构的衬底。
可选地，所述凹槽和所述穿通孔均设置在所述静电防护结构背向所述核心区的一侧。
可选地，所述静电防护结构包括具有浮栅的静电防护薄膜晶体管。
可选地，所述半导体器件为背照式图像传感器，所述核心区为像素区，在所述衬底的第一表面形成静电防护结构时，还在所述衬底的第一表面形成位于所述像素区中的光电二极管阵列。
可选地，在所述凹槽之后且在形成所述缓冲介质层之前，还包括：
形成衬垫保护层于所述衬底的第二表面和所述凹槽的表面上；
刻蚀所述核心区中的所述衬垫保护层和部分厚度所述衬底，以形成若干沟槽，其中，各个所述沟槽在形成所述缓冲介质层之后被所述缓冲介质层掩埋在内，形成隔离沟槽结构。
基于同一发明构思，本发明还提供一种半导体器件，其包括：
具有相对设置的第一表面和第二表面的衬底，所述衬底的第一表面上形成有位于外围区的静电防护结构以及将所述静电防护结构掩埋在内的层间介质层，所述层间介质层中形成有与所述静电防护结构电性连接的金属互连结构，所述衬底的第二表面上形成有位于所述外围区的凹槽以及从所述凹槽的底面穿通至所述金属互连结构的顶面的穿通孔；
填充于所述穿通孔中的导电柱，所述导电柱与所述衬底绝缘；
形成在所述凹槽中的接触垫，所述接触垫通过所述导电柱与所述金属互连结构电性连接；
具有开口的缓冲介质层，所述缓冲介质层覆盖在所述衬底的第二表面和所述凹槽的表面上，并将所述接触垫与所述衬底绝缘，且所述开口暴露出所述接触垫的至少部分顶面；
金属栅格，形成在所述衬底的核心区中的所述缓冲介质层上；
金属连线，从所述核心区延伸到所述外围区并填充所述开口，以使得所述金属栅格与所述接触垫电性连接；
介质盖帽层，覆盖在所述金属栅格和所述金属连线的顶面上。
可选地，所述半导体器件为背照式图像传感器，所述核心区为像素区，所述静电防护结构包括具有浮栅的静电防护薄膜晶体管，所述衬底的第一表面上还形成有位于所述像素区中的光电二极管阵列，所述层间介质层还将所述光电二极管阵列掩埋在内。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、能够将衬底第二表面上形成的位于核心区的金属栅格依次通过外围区中的金属连线、凹槽中的接触垫、凹槽下方穿通孔中的导电柱、金属互连结构，与衬底第一表面上的位于外围区中的静电防护结构电性连接，且金属连线、接触垫、导电柱和金属互连结构均与衬底绝缘，因此，可以避免现有技术中金属栅格所连接的接地端金属直接接入衬底而造成金属扩散的风险。
2、由于金属栅格与静电防护结构之间的通过外围区中的金属连线、凹槽中的接触垫、凹槽下方穿通孔中的导电柱、金属互连结构电性连接，可以避免现有技术中接地端金属必须与静电防护结构对准的制造要求，由此，降低了布线的难度和复杂程度，有利于降低版图设计难度。
3、所述凹槽和所述穿通孔均设置在所述静电防护结构背向所述核心区的一侧，可以提高核心区的第二表面的利用率，尤其是当半导体器件为背照式图像传感器时，可以避免浪费背面有效的入光面积比率，因此有利于芯片尺寸进一步减小，并有利于降低版图设计难度。
4、缓冲介质层的顶面平坦，可以提高金属栅格的高度均匀性，从而可以降低金属栅格(尤其是高度较大的金属栅格)的制造难度。
附图说明
图1是现有技术中一种背照式图像传感器中金属栅格和静电防护结构(即ESD防护结构)之间的连接关系示意图。
图2是本发明一实施例的半导体器件的制造方法流程图。
图3A至图3E是本发明一实施例的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本发明一实施例提供一种半导体器件的制造方法，其包括以下步骤：
S1，提供具有相对设置的第一表面和第二表面的衬底，所述衬底的第一表面上形成有位于外围区的静电防护结构以及将所述静电防护结构掩埋在内的层间介质层，所述层间介质层中形成有与所述静电防护结构电性连接的金属互连结构；
S2，在所述衬底的第二表面上形成位于所述外围区的凹槽以及从所述凹槽的底面穿通至所述金属互连结构的顶面的穿通孔；
S3，形成填充于所述穿通孔中的导电柱，并在所述凹槽中形成接触垫，所述接触垫通过所述导电柱与所述金属互连结构电性连接，且所述导电柱与所述衬底绝缘；
S4，形成具有开口的缓冲介质层，所述缓冲介质层覆盖在所述衬底的第二表面和所述凹槽的表面上，并将所述接触垫与所述衬底绝缘，所述开口暴露出所述接触垫的至少部分顶面；
S5，在所述缓冲介质层和所述接触垫的表面上依次覆盖金属材料层和介质盖帽层；
S6，刻蚀所述介质盖帽层和所述金属材料层，以形成金属栅格以及金属连线，所述金属栅格位于核心区中，所述金属连线从所述核心区延伸至所述外围区中并填充所述开口，以实现所述金属栅格与所述接触垫的电性连接。
下面以背照式图像传感器为例，来结合附图详细说明本发明的技术方案，此时核心区为像素区。
请参考图3A，在步骤S1中，提供第一表面上形成有静电防护结构201a、层间介质层200b以及金属互连结构的衬底200的过程包括：
步骤S1.1，请提供一具有第一表面(即图3A中200a朝下的一面)和第二表面(即图3A中200a朝上的一面)的器件基底200a，器件基底200a可以是本领域技术人员所熟知能用于制作图像传感器的任意合适的衬底材料，诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP等半导体材料。通过集成电路制造的前道制程(FEOL)在器件基底200a的第一表面进行离子注入、器件隔离结构(例如浅沟槽隔离结构STI、深沟槽隔离结构DTI或者局部场氧隔离结构等)制造等，形成包括静电防护结构201a在内的逻辑器件和光电二极管阵列。其中，光电二极管阵列位于像素区I(即核心区)，可以按行和按列排布，静电防护结构201a可以位于像素区I外围的外围区II，可以包括具有浮栅(未图示)的静电防护薄膜晶体管，该静电防护薄膜晶体管还可具有位于浮栅两侧的器件基底200a中的源区(未图示)和漏区(未图示)，其他逻辑器件包括多种无源和有源微型电子部件，诸如包括电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补MOS(CMOS)晶体管、双极结型晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高功率MOS晶体管、鳍型场效应晶体管(FinFEF)等中的至少一种。
步骤S1.2，进入集成电路制造的后道制程(BEOL)，通过金属互连工艺(例如包括接触孔工艺、大马士革工艺和焊垫工艺中的至少一种)，在所述器件基底200a的第一表面上覆盖层间介质层200b，并在所述层间介质层200b中形成电性接触静电防护结构201a的接触插塞201b以及与接触插塞201b电性连接的多层金属互连线200c，相邻两层金属互连线之间通过导电通孔(Via，未图示)结构电性连接，由此接触插塞201b、多层金属互连线200c以及相邻两层金属互连线之间的导电通孔结构组成了所需的金属互连结构。其中，应当注意的是，在制作接触插塞201b、多层金属互连线200c的过程中，可以一并制作用于将光电二极管阵列以及外围区中的其他逻辑器件电性引出的接触插塞和金属互连线。层间介质层200b可以是单层结构，也可以是多层膜层叠的结构，其在制作金属互连结构的相应金属层时来沉积，在一些示例性实施例中，层间介质层200b可以包括低k介电层、高k介电层、氧化硅层、氮化硅层、有机材料(例如聚酰亚胺)层、TEOS氧化物、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳掺杂氧化硅等中的至少一种。低k介电层具有低于3.0的k值，高k介电层具有大于7.0的k值。本实施例中，金属互连结构和层间介质层200b背向器件衬底200a的表面齐平，以提供平坦的键合界面。
步骤S1.3，提供承载基底200d，并在所述承载基底200d上形成键合介质层(未图示)，键合介质层可以包括氧化硅和/或氮化硅等。承载基底200d可以是经过再布线加工或者其他部件加工等的基底，也可以是裸硅衬底或玻璃。其可以提供用于处理器件基底200a的背面的机械强度和支撑。
步骤S1.4，将所述层间介质层200b键合到所述承载基底200d的键合介质层上，并进一步对器件基底200a的背面(即器件基底200a背向承载基底200d的一面)进行研磨减薄，以使得光能够从器件基底200a的背面进入并到达像素区I中的光电二极管阵列处。
请参考图3A和图3B，在步骤S2，在衬底200的第二表面形成凹槽202和穿通孔(未图示)的步骤包括：
步骤S2.1，对外围区II中的器件基底200a的第二表面进行凹槽刻蚀，以形成深度达到要求的凹槽202，凹槽202用于制作穿通孔和接触垫，其可选地位于静电防护结构201a背向像素区I的一侧且与相应的金属互连结构对准；
步骤S2.2，沉积衬垫保护层203a至凹槽202的内表面以及器件基底200a的第二表面上；
步骤S2.3，刻蚀像素区I的衬垫保护层203a和部分厚度的器件基底200a的第二表面，以形成若干个线宽小于凹槽202的沟槽203，沟槽203的深度可以小于、等于或大于凹槽202的深度，沟槽203的数量可以与光电二极管或者金属栅格的数量一致，沟槽203用于制作沟槽隔离结构，例如用于制作用于隔离相邻光电二极管的深沟槽隔离结构；
步骤S2.4，通过沉积或者涂覆等合适的工艺，在衬垫氧化层203a和沟槽203的内表面上随形覆盖一层或多层较薄的底部抗反射层203b，可以包括氮化硅、氮氧化硅、高k介质、金属氮化物(例如氮化钛、氮化钽)和金属氧化物等中的至少一种。进一步可选地，底部抗反射层203b带有负电荷，光从器件基底200a的背面一侧入射，进入器件基底200a中，经器件基底200a中的光电二极管产生电子，底部抗反射层203b上的负电荷与光电二极管产生的电子相互排斥，如此一来，电子向远离底部抗反射层203b的方向移动，从而可以抑制噪点和暗电流的产生。优选地，底部抗反射层203b为高k介质。
步骤S2.5，通过沉积或者涂覆等合适的工艺，在底部抗反射层203b的表面上覆盖第一缓冲介质层204。其中，第一缓冲介质层204可以是多层膜层堆叠的结构。作为一种示例，第一缓冲介质层204包括第一氧化层204a、氮化层204b以及第二氧化层(或者氮氧化层)204c，且第一氧化层204a的沉积厚度能够填满像素区I中的沟槽203，在沉积第一氧化层204a之后，先对第一氧化层204a进行顶面平坦化，以保证后续膜层在像素区I的厚度一致性，防止后续形成的金属栅格的高度不均匀。第一缓冲介质层204的作用如下：(1)可以在后续刻蚀器件基底200a以形成穿通孔的工艺中，保护穿通孔以外区域中的器件基底200a；(2)可提供从器件基底200a背面入射的光传播的路径；(3)隔离用于制作金属栅格的金属材料层和器件基底200a；(4)填充沟槽203以形成沟槽隔离结构(可以是深沟槽隔离结构DTI)，以隔离像素区I中的光电二极管，并阻隔后续形成的金属栅格之间产生的电子串扰。
步骤S2.6，通过光刻结合刻蚀的工艺，刻蚀凹槽202底部的部分区域(即对准导电组件200a的区域)中的第一缓冲介质层204、底部抗反射层203b、衬垫保护层203a、器件基底200a以及层间介质层200b，直至暴露出金属互连结构中的第一层金属互连线的顶面，形成穿通孔(TSV，未图示)。
可选地，所述凹槽202和所述穿通孔均设置在所述静电防护结构201a背向所述像素区I的一侧，以提高核心区的第二表面的利用率，尤其是当半导体器件为背照式图像传感器时，可以避免浪费背面有效的入光面积比率，因此有利于芯片尺寸进一步减小。
请参考图3A和图3B，在步骤S3中，形成导电柱205和接触垫206的过程包括：
步骤S3.1，通过物理汽相沉积(PVD)或者化学气相沉积(CVD)等合适工艺，沉积介质阻挡层205a至第一缓冲介质层204、凹槽202以及穿通孔的表面上，并通过刻蚀工艺至少去除穿通孔底面上的介质阻挡层205a，形成将后续形成的导电柱205与器件基底200a绝缘隔离的介质侧墙205a。介质阻挡层205a的材质包括氮化钛、氮化钽、钛、钽、氮化硅、氧化硅、氮氧化硅等中的至少一种。
步骤S3.2，通过物理汽相沉积(PVD)或者化学气相沉积(CVD)等合适工艺，沉积导电材料至第一缓冲介质层204、凹槽202以及穿通孔的表面上，且沉积的介质阻挡层205a用于隔离后续的沉积的导电材料层至少填满穿通孔，沉积的导电材料层可以包括金属(例如包括Co、W、Cr、Mo、Ni、Cu等中的至少一种)、掺杂的多晶硅、金属硅化物等中的至少一种；然后，通过回刻蚀工艺和/或化学机械平坦化(CMP)工艺等合适的工艺，去除所述穿通孔外围多余的导电材料，以形成导电柱205。导电柱205的底面与金属互连结构电性接触。
步骤S3.3，可以通过物理汽相沉积(PVD)或者化学气相沉积(CVD)等合适工艺，沉积接触垫材料层，并通过光刻结合刻蚀的工艺，刻蚀接触垫材料层，去除凹槽202外围的焊接触垫材料层以及凹槽202中的部分接触垫材料层，以形成与导电柱205对准且电性连接的接触垫206。其中，作为一种示例，接触垫206的顶面低于凹槽202外围的第一氧化层204a的顶面。应当注意的是，接触垫206的形成方法也可以采用金属剥离工艺(lift-off)工艺，其过程是：先形成光刻胶，并对光刻胶进行光刻，定义出待形成接触垫206的窗口，然后沉积接触垫材料层，之后将光刻胶和多余的焊垫材料层一起去除，剩余的接触垫材料层即为接触垫206。可选地，接触垫206的材料可以包括：镍(Ni)、铝(Al)、银(Ag)、金(Au)、钨(W)等中的至少一种。
请参考图3B和图3C，在步骤S4中，首先，通过旋涂或者化学气相沉积等合适的工艺，在接触垫206、凹槽202及其外围的器件表面上覆盖第二缓冲介质层207，并对第二缓冲介质层207的顶面进行化学机械平坦化(CMP)，直至接触垫206顶面上剩余的第二缓冲介质层207的厚度满足要求，或者，像素区I中剩余的第一缓冲介质层204的厚度满足金属栅格的高度要求，作为一种示例，接触垫206的顶面低于凹槽202外围的第一氧化层204a的顶面时，该化学机械平坦化将第二缓冲介质层207的顶面平坦化至第一氧化层204a的顶面；然后，刻蚀打开所述接触垫206顶面上的第二缓冲介质层207，以形成开口207a，剩余的所述第一缓冲介质层204和剩余的所述第二缓冲介质层207形成为具有开口207a的缓冲介质层，且剩余的所述第二缓冲介质层207包围接触垫206的侧壁，接触垫206位于穿通孔外围的底面被第二氧化层204c覆盖，由此具有开口207a的缓冲介质层将所述接触垫206与所述器件基底200a绝缘。此外，由于最终形成的缓冲介质层的顶面平坦，因此可以提高后续形成的金属栅格的高度均匀性，从而可以降低金属栅格(尤其是高度较大的金属栅格)的制造难度。
请参考图3D，在步骤S5中，通过沉积等合适的工艺，在缓冲介质层上依次覆盖金属材料层208以及介质盖帽层209。其中，可选地，金属材料层208在外围区II中的沉积厚度足以填满开口207a，且在像素区I的沉积厚度满足产品对金属栅格的高度的要求。金属材料层208的材料可以包括：镍(Ni)、铝(Al)、银(Ag)、金(Au)、钨(W)等中的至少一种。介质盖帽层209可以是单层膜结构，也可以是多层膜层叠的结构。作为一种示例，介质盖帽层209为依次堆叠在金属材料层208上的氧化硅层、氮化硅层、氮氧化硅层的结构。
请参考图3E，在步骤S6中，首先，可以在介质盖帽层209上进行光刻胶涂覆、曝光、显影，在光刻胶层中定义出金属栅格和金属连线的图案，然后以光刻胶层为掩膜，刻蚀像素区I(所述凹槽202外围的区域)中的介质盖帽层209和金属材料层208至缓冲介质层(即第一氧化层204a)的表面，以在像素区I中形成金属栅格208a，金属栅格之间形成暴露出第一氧化层204a的表面的网格210，金属连线208b具有填充在开口207a中的部分，且金属连线208b连接金属栅格208a并通过填充在开口207a的部分与接触垫206电性连接。
由此，形成了背照式图像传感器背面所需的金属栅格，并实现了金属栅格和其背照式图像传感器正面的静电防护结构之间电性连接。此外，由于金属栅格208a与静电防护结构201a之间的通过外围区II中的金属连线208b、凹槽202中的接触垫206、凹槽202下方穿通孔中的导电柱205、金属互连结构电性连接，因此，一方面，金属连线208b、接触垫206、导电柱205、金属互连结构均与器件基底200a绝缘，可以避免现有技术中金属栅格所连接的接地端金属直接接入衬底而造成金属扩散的风险，另一方面，无需导电柱205与静电防护结构201a对准，因此可以避免现有技术中接地端金属必须与静电防护结构对准的制造要求，且降低了金属连线的布线的难度和复杂程度。
需要说明的是，上述实施例中，虽然举例了在形成凹槽202之后才刻蚀像素区I中的器件基底200a的第二表面形成沟槽203以及利用沉积的第一缓冲介质层204填满沟槽203来形成沟槽隔离结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，作为一种示例，可以在形成凹槽202之前先形成沟槽203，并在填充沟槽203之后，才刻蚀器件基底200a来形成凹槽202；作为另一种示例，凹槽202和沟槽203通过一道刻蚀来形成。在本发明的其他实施例中，也可以省去沟槽203的形成。
此外，形成具有开口207a的缓冲介质层的方案，也不仅仅限于上述举例，本领域技术人员可以根据需要进行适应性变形，只要形成的缓冲介质层能够满足金属栅格的制造要求且能暴露出接触垫的顶面即可。例如，在本发明的其他实施例中，在形成第一缓冲介质层204以及接触垫206之后，沉积第二缓冲介质层207，且沉积的第二缓冲介质层207能够填满所述凹槽202，之后对所述第二缓冲介质层207的顶面进行平坦化，直至暴露出所述接触垫206的顶面，以在所述第二缓冲介质层207中形成相应的开口207a，且剩余的所述第一缓冲介质层204和剩余的所述第二缓冲介质层207形成为所述具有开口207a的缓冲介质层，且此时形成的具有开口的缓冲介质层的顶面平坦，且所述接触垫206的顶面齐平于形成的具有开口的缓冲介质层的顶面。
当本发明的技术方案应用于其他半导体器件时，可以在核心区制造相应的核心元件，以替代光电二极管阵列。
基于同一发明构思，请参考图3A～图3E，本发明一实施例还提供一种半导体器件，其可以采用本发明的半导体器件的制造方法来形成。该半导体器件包括：
具有相对设置的第一表面和第二表面的衬底200，所述衬底200的第一表面上形成有位于外围区II的静电防护结构201a以及将所述静电防护结构201a掩埋在内的层间介质层200b，所述层间介质层200b中形成有与所述静电防护结构201a电性连接的金属互连结构(包括接触插塞201b和多层金属互连线200c以及相邻两层金属互连线之间的导电通孔结构)，金属互连结构通过层间介质层200b与衬底200绝缘隔离，所述衬底200的第二表面上形成有位于所述外围区II的凹槽202以及从所述凹槽202的底面穿通至所述金属互连结构的顶面的穿通孔(未图示)；
填充于所述穿通孔中的导电柱205，该导电柱205通过隔离侧墙205a与穿通孔侧壁的衬底200绝缘；
形成在所述凹槽202中的接触垫206，所述接触垫206通过所述导电柱205与所述金属互连结构电性连接，且接触垫206被填充在凹槽202中的第二缓冲介质层207包围，接触垫206位于穿通孔外围的底部通过第一缓冲介质层204与衬底200绝缘隔离；
具有开口207a的缓冲介质层，所述缓冲介质层覆盖在所述衬底200的第二表面和所述凹槽202的表面上，且所述开口207a暴露出所述接触垫206的至少部分顶面，可选地，具有开口207a的缓冲介质层具有第一缓冲介质层204和第二缓冲介质层207，第一缓冲介质层204覆盖在穿通孔外围的衬底200的第二表面，第二缓冲介质层207填充在凹槽202中并包围接触垫206的侧壁且形成所述开口207a，具有开口207a的缓冲介质层能实现接触垫206与衬底200的绝缘隔离；
金属栅格208a，形成在所述衬底200的核心区I中的所述缓冲介质层上，金属栅格208a之间具有暴露出缓冲介质层的顶面的网格210；
金属连线208b，从所述核心区I延伸到所述外围区II并填充所述开口207a，以使得所述金属栅格208a与所述接触垫206电性连接；
介质盖帽层209，覆盖在所述金属栅格208a和所述金属连线208b的顶面上。
可选地，所述半导体器件为背照式图像传感器，所述核心区I为像素区，所述静电防护结构201a包括具有浮栅的静电防护薄膜晶体管，所述衬底200的第一表面上还形成有位于所述像素区中的光电二极管阵列(未图示)，所述层间介质层200b还将所述光电二极管阵列掩埋在内。
综上所述，本发明的半导体器件及其制造方法，能够将衬底第二表面上形成的位于核心区的金属栅格依次通过外围区中的金属连线、凹槽中的接触垫、凹槽下方穿通孔中的导电柱、金属互连结构，与衬底第一表面上的位于外围区中的静电防护结构电性连接，且金属连线、接触垫、导电柱和金属互连结构均与衬底绝缘，因此，可以避免现有技术中金属栅格所连接的接地端金属直接接入衬底而造成金属扩散的风险，且可以降低布线的难度和复杂程度，提高核心区的第二表面的利用率，尤其是当半导体器件为背照式图像传感器时，可以避免浪费背面有效的入光面积比率，降低金属栅格(尤其是高度较大的金属栅格)的制造难度，因此有利于芯片尺寸进一步减小，且有利于降低版图设计难度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供具有相对设置的第一表面和第二表面的衬底，所述衬底的第一表面上形成有位于外围区的静电防护结构以及将所述静电防护结构掩埋在内的层间介质层，所述层间介质层中形成有与所述静电防护结构电性连接的金属互连结构；
在所述衬底的第二表面上形成位于所述外围区的凹槽以及从所述凹槽的底面穿通至所述金属互连结构的顶面的穿通孔；
形成填充于所述穿通孔中的导电柱，并在所述凹槽中形成接触垫，所述接触垫通过所述导电柱与所述金属互连结构电性连接，且所述导电柱与所述衬底绝缘；
形成具有开口的缓冲介质层，所述缓冲介质层覆盖在所述衬底的第二表面和所述凹槽的表面上，并将所述接触垫与所述衬底绝缘，所述开口暴露出所述接触垫的至少部分顶面；
在所述缓冲介质层和所述接触垫的表面上依次覆盖金属材料层和介质盖帽层；
刻蚀所述介质盖帽层和所述金属材料层，以形成金属栅格以及金属连线，所述金属栅格位于核心区中，所述金属连线从所述核心区延伸至所述外围区中并填充所述开口，以实现所述金属栅格与所述接触垫的电性连接。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底的第二表面上形成所述凹槽和所述穿通孔的步骤包括：
从所述衬底的第二表面刻蚀部分厚度的所述衬底，以形成凹槽；
在所述衬底和所述凹槽的表面上随形覆盖第一缓冲介质层，所述第一缓冲介质层未填满所述凹槽；
刻蚀所述凹槽中的第一缓冲介质层以及所述凹槽底部的所述衬底，直至暴露出所述金属互连结构的顶面，以形成所述穿通孔。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，
形成具有所述开口的缓冲介质层的步骤包括：
在形成所述接触垫之后，沉积第二缓冲介质层至所述衬底的第二表面上，且沉积的第二缓冲介质层填满所述凹槽；
对所述第二缓冲介质层的顶面进行平坦化，直至暴露出所述接触垫的顶面，以在所述第二缓冲介质层中形成所述开口，且剩余的所述第一缓冲介质层和剩余的所述第二缓冲介质层形成为所述具有开口的缓冲介质层；
或者，形成具有所述开口的缓冲介质层的步骤包括：
在形成所述接触垫之后，沉积第二缓冲介质层至所述衬底的第二表面上，且沉积的第二缓冲介质层填满所述凹槽；
对所述第二缓冲介质层的顶面进行平坦化，直至所述接触垫的顶面上的第二缓冲介质层的厚度减薄至要求厚度；
刻蚀打开所述接触垫顶面上的第二缓冲介质层，以形成所述开口，剩余的所述第一缓冲介质层和剩余的所述第二缓冲介质层形成为所述具有开口的缓冲介质层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述缓冲介质层的顶面平坦，且所述接触垫的顶面齐平于或者低于所述缓冲介质层的顶面。
5.如权利要求1-4中任一项所述的半导体器件的制造方法，其特征在于，提供具有所述静电防护结构及所述金属互连结构的衬底的步骤包括：
提供一具有第一表面和第二表面的器件基底，在所述器件基底的第一表面上形成位于所述外围区的静电防护结构；
通过金属互连工艺在所述器件基底的第一表面上形成所述层间介质层以及位于所述层间介质层中的所述金属互连结构；
提供承载基底，并在所述承载基底上形成键合介质层；
将所述层间介质层键合到所述键合介质层上，以形成具有所述静电防护结构及所述金属互连结构的衬底。
6.如权利要求1-4中任一项所述的半导体器件的制造方法，其特征在于，所述凹槽和所述穿通孔均设置在所述静电防护结构背向所述核心区的一侧。
7.如权利要求1-4中任一项所述的半导体器件的制造方法，其特征在于，所述半导体器件为背照式图像传感器，所述核心区为像素区，所述静电防护结构包括具有浮栅的静电防护薄膜晶体管，在所述衬底的第一表面形成所述静电防护结构时，还在所述衬底的第一表面形成位于所述像素区中的光电二极管阵列。
8.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述凹槽之后且在形成所述缓冲介质层之前，还包括：
形成衬垫保护层于所述衬底的第二表面和所述凹槽的表面上；
刻蚀所述核心区中的所述衬垫保护层和部分厚度所述衬底，以形成若干沟槽，其中，各个所述沟槽在形成所述缓冲介质层之后被所述缓冲介质层掩埋在内，形成隔离沟槽结构。
9.一种半导体器件，其特征在于，包括：
具有相对设置的第一表面和第二表面的衬底，所述衬底的第一表面上形成有位于外围区的静电防护结构以及将所述静电防护结构掩埋在内的层间介质层，所述层间介质层中形成有与所述静电防护结构电性连接的金属互连结构，所述衬底的第二表面上形成有位于所述外围区的凹槽以及从所述凹槽的底面穿通至所述金属互连结构的顶面的穿通孔；
填充于所述穿通孔中的导电柱，且所述导电柱与所述衬底绝缘；
形成在所述凹槽中的接触垫，所述接触垫通过所述导电柱与所述金属互连结构电性连接；
具有开口的缓冲介质层，所述缓冲介质层覆盖在所述衬底的第二表面和所述凹槽的表面上，并将所述接触垫与所述衬底绝缘，且所述开口暴露出所述接触垫的至少部分顶面；
金属栅格，形成在所述衬底的核心区中的所述缓冲介质层上；
金属连线，从所述核心区延伸到所述外围区并填充所述开口，以使得所述金属栅格与所述接触垫电性连接；
介质盖帽层，覆盖在所述金属栅格和所述金属连线的顶面上。
10.如权利要求9所述的半导体器件，其特征在于，所述半导体器件为背照式图像传感器，所述核心区为像素区，所述静电防护结构包括具有浮栅的静电防护薄膜晶体管，所述衬底的第一表面上还形成有位于所述像素区中的光电二极管阵列，所述层间介质层还将所述光电二极管阵列掩埋在内。
CN202110904006.1A 2021-08-06 2021-08-06 半导体器件及其制造方法 Active CN113629089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110904006.1A CN113629089B (zh) 2021-08-06 2021-08-06 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110904006.1A CN113629089B (zh) 2021-08-06 2021-08-06 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113629089A CN113629089A (zh) 2021-11-09
CN113629089B true CN113629089B (zh) 2023-12-01

Family

ID=78383328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110904006.1A Active CN113629089B (zh) 2021-08-06 2021-08-06 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113629089B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
CN102299102A (zh) * 2010-06-22 2011-12-28 茂达电子股份有限公司 具备漏极电压保护的功率半导体组件及其制作方法
JP2014038922A (ja) * 2012-08-14 2014-02-27 Renesas Electronics Corp 半導体装置
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
CN104616997A (zh) * 2015-01-05 2015-05-13 武汉新芯集成电路制造有限公司 背照式图像传感器的制备方法
CN105514084A (zh) * 2014-10-08 2016-04-20 恩智浦有限公司 半导体器件的金属化
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
EP3292404A1 (en) * 2016-02-11 2018-03-14 Sensirion AG Sensor chip with electrostatic discharge protection element
US10483241B1 (en) * 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
CN102299102A (zh) * 2010-06-22 2011-12-28 茂达电子股份有限公司 具备漏极电压保护的功率半导体组件及其制作方法
JP2014038922A (ja) * 2012-08-14 2014-02-27 Renesas Electronics Corp 半導体装置
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
CN105514084A (zh) * 2014-10-08 2016-04-20 恩智浦有限公司 半导体器件的金属化
CN104616997A (zh) * 2015-01-05 2015-05-13 武汉新芯集成电路制造有限公司 背照式图像传感器的制备方法
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
EP3292404A1 (en) * 2016-02-11 2018-03-14 Sensirion AG Sensor chip with electrostatic discharge protection element
US10483241B1 (en) * 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability
CN110870063A (zh) * 2018-06-27 2020-03-06 美光科技公司 具有硅穿孔及封装级可配置性的半导体装置

Also Published As

Publication number Publication date
CN113629089A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
US11978758B2 (en) Methods and apparatus for via last through-vias
US11069736B2 (en) Via support structure under pad areas for BSI bondability improvement
US11296252B2 (en) Method and apparatus for CMOS sensor packaging
US8421238B2 (en) Stacked semiconductor device with through via
US7932602B2 (en) Metal sealed wafer level CSP
KR101038889B1 (ko) 이미지 센서 및 그 제조 방법
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
CN113629088B (zh) 金属栅格的制造方法、背照式图像传感器及其制造方法
US12094925B1 (en) Three-dimensional device structure including embedded integrated passive device and methods of making the same
US20150263063A1 (en) Integrated circuit process
US20160118355A1 (en) Planar passivation for pads
US12033919B2 (en) Backside or frontside through substrate via (TSV) landing on metal
KR100922548B1 (ko) 씨모스 이미지 센서 및 제조 방법
EP3035385A1 (en) Semiconductor interposer comprising a schottky diode and a method for fabricating the interposer
CN113629089B (zh) 半导体器件及其制造方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR20220096017A (ko) 반도체 장치 및 그 제조 방법
US20240355710A1 (en) Backside or frontside through substrate via (tsv) landing on metal
US20240363682A1 (en) Three-dimensional device structure including embedded integrated passive device and methods of making the same
CN113629036A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China