JP2004506217A - 電子装置のパラメータを測定する方法及び装置 - Google Patents
電子装置のパラメータを測定する方法及び装置 Download PDFInfo
- Publication number
- JP2004506217A JP2004506217A JP2002518519A JP2002518519A JP2004506217A JP 2004506217 A JP2004506217 A JP 2004506217A JP 2002518519 A JP2002518519 A JP 2002518519A JP 2002518519 A JP2002518519 A JP 2002518519A JP 2004506217 A JP2004506217 A JP 2004506217A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- source
- drain
- capacitor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
【課題】ＳＯＩ素子の基板とドレイン間の内部キャパシタンスを回路の一部とした電子装置を提供する。
【解決手段】基板がセンシング・ピンによりチップ外部に引き出される。その他の電子素子により基板とドレイン間の内部キャパシタンスを有する回路が形成される。
【選択図】図４
【解決手段】基板がセンシング・ピンによりチップ外部に引き出される。その他の電子素子により基板とドレイン間の内部キャパシタンスを有する回路が形成される。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
この発明は、エレクトロニクスに関し、特にシリコン・オン・インシュレータ（ＳＯＩ）素子また同様な素子内のパラメータを測定する改良された方法に関する。
【０００２】
【従来の技術】
図１は従来の、他の素子と共に半ブリッジ回路を形成する二つの半導体装置１０２，１０３の構成を示す。これらの半導体装置はＭＯＳ、ＳＯＩ又は他のタイプの装置である。これらの半導体装置は図２に示すように公知の方法により基板２０１上に各種の層が形成されて構成される。半導体装置１０２，１０３は通常一つのチップ上に形成され、境界線１２５がチップの外部境界を示す。
【０００３】
図１に示すように、半ブリッジ回路出力を測定する一つの標準的な方法では外部キャパシタ１０５，１０６を用いる。通常、ＳＯＩ素子１０２，１０３が上部に形成されているチップ外部にセンシング・リード１０７が接続される。標準装置を用いてセンシング・リードを測定することができる。その他の外部素子であるインダクタ１０８，キャパシタ１０９，１１５そして抵抗１１０が標準的な共振出力回路を形成する。
【０００４】
動作としては、高電圧キャパシタ１０５からＡＣ信号がセンシング・リード１０７に伝送され、この信号はさらに測定装置に伝送されて、外部機器からＳＯＩ素子の動作が監視される。
【０００５】
【発明が解決しようとする課題】
このような構成は基本的には満足いくものであるが外部素子によりコストが上がり信頼性が低下する。外部からの監視は多くの回路構成に必要である。例えば、あるスイッチング回路ではソフトスイッチング領域と呼ばれる動作が望ましい。これを達成する唯一の方法は装置の動作を監視し、そしてハードスイッチング領域に達したら補正を施すことである。
【０００６】
このような事情から、多くの追加素子を必要としない測定装置が必要である。そのような測定装置の製造コストを下げることも必要である。さらに、外部キャパシタが不要になることも必要である。
【０００７】
【課題を解決するための手段】
この発明では、上記のような問題を解決するために、追加コストや従来必要な回路構成無しに、センシングに必要なキャパシタを組み込む技術に関する。詳細には、装置の基板から外部ピンにセンシング・リードを延ばす。基板とドレイン間の残留内部キャパシタンスをセンシング・キャパシタンスとして用いる。この残留内部キャパシタンスは通常は不要な寄生キャパシタンスである。発明の実施形態では、この内部センシング・キャパシタンスにより、論理ゲートを制御し、外部装置を制御し、又は装置をソフトスイッチング領域に保つ。変形例としては、基板と装置の他の素子（例えばゲートやソース）間の内部キャパシタンスをも用いる。
【０００８】
【発明の実施の形態】
図２に基板層２０１と埋め込み酸化膜２０２を備えた典型的なＳＯＩ素子を示す。それ以外の層はこのような装置を形成する標準的な方法で形成されるものである。この素子はソ−ス２０４，ゲート２０５そしてドレイン２０６を備える。このような素子はどこでも手に入るものであり、特殊な素子はこの発明には必要としない。
【０００９】
図３に示すように、基板層２０１は通常ソース層に直接接続される。このような接続は図３に示すように半導体チップ内で行われる。点線３０９が装置の外部境界を示す。多くの場合、ソ−ス，ゲート、ドレインの３端子とドレインに接続される小さなタブが一つのパッケージに含まれる。
【００１０】
図３で基板２０１とドレイン２０６間のキャパシタ３０７として示される内部キャパシタの効果は図１に示す外部キャパシタ１０５，１０６にはない。このキャパシタンスはこのような装置の製造において装置サイズやその他のパラメータにより物理的に当然生じるものである。この内部キャパシタ３０７は当業者であれば簡単に計算できるものでありその形成についてはさらなるコストを必要としない。キャパシタ３０７の値はドレインサイズ、図２の基板２０１の面積そして埋め込み酸化膜２０２の面積に依存する。
【００１１】
さらに図２を参照すると、ドレイン２０６と基板２０１間で埋め込み酸化膜２０２が絶縁物となるためキャパシタンスが形成される。ドレイン２０６と基板２０１がキャパシタの両極板となる。従って、通常の平行板キャパシタのキャパシタンス計算式が用いられる。
【００１２】
ここでは、基板２０１と埋め込み酸化膜２０２上の他の素子との間に内部キャパシタが存在する。ドレインの面積は通常大きく、ソフト・スイッチング領域内での動作を確実にするため測定回路内で必要な大きな値のキャパシタを形成するのでドレインと基板によるキャパシタンスを用いた。ここでは一例としてドレイン／基板キャパシタンスを開示したが、この発明ではそれに限らず、基板とゲートによるキャパシタンスや基板とソースによるキャパシタンスでも測定素子としては有用である。
【００１３】
図４に示すように、この発明ではソースと基板は内部では接続されない。ここでは、別のピンが基板外部に引き出されて測定に用いられる。一つの例としては、小さなタブを装置パッケージの外側に設ける。時としてヒートシンクとして用いられ、よくドレインに接続される標準Ｔ０ー２２０のような部品外部上のタブがドレインではなく基板に接続される。これにより、従来の装置パッケージをそのまま使うことができる。
【００１４】
図４に示すように、センス・ピン４０６が装置外部から測定装置に接続される。測定装置４１０はセンス４０６と共通アースに接続される。キャパシタ３０７は変化する信号は通すがＤＣは抑圧する。図４の基板センス４０６はドレイン電圧から派生した信号を示す。
【００１５】
ドレイン／基板キャパシタンス３０７はセンシング機構として用いられる。詳細には、
キャパシタ３０７の出力電流がドレイン２０６の時間に対する電圧変化を示す。この内部キャパシタにより必要な信号が生成されるので外部キャパシタ１０５が不要となる。
【００１６】
図５に示すこの発明の実施形態では抵抗５０１が内部キャパシタンス３０７に直列に接続されている。従来の抵抗形成方法によりこの抵抗をＳＯＩ素子と共にチップ上に形成することができる。センシング・ピン５１１がチップ外部に設けられて、キャパシタ３０７と内部抵抗５０１間の分圧を引き出す。従って、図５に示す実施形態では内部キャパシタ３０７は分圧回路の一部として用いられる。
【００１７】
図６にこの発明のさらなる実施形態を示す。ここでは、内部キャパシタ３０７が上記の内部抵抗５０１と直列に設けられる。測定点に論理回路６０１が設けられ、ピン６０２の出力を制御する。キャパシタ３０７両端の電圧変化率に比例した信号が論理回路に与えられる。例えば、早すぎる電圧変化を抑制するために論理回路によりこのゲートを制御してもよい。論理回路６０１は一つ以上の論理ゲートを含み、チップ上又は外部で動作する。
【００１８】
上記実施形態では内部キャパシタンスはドレインと基板により形成されるが、基板とゲート又は基板とソースにより形成してもよい。図４のピン４０６を介して基板が装置外部に引き出されることからこれら小容量のキャパシタンスが実現される。
【００１９】
以上、この発明の好ましい実施形態について説明したが、この発明はそれら実施形態に限定されるものではない。これらの装置内部、外部の回路構成はそれら実施形態に限定されるものではない。基板２０１をチップ外部に引き出すセンス・ピン４０６又は５１１は各種異なるキャパシタ、抵抗、その他の電子素子接続することができる。測定パラメータに基づく装置の動作を制御する回路は開示した実施形態以外のものでもよく、センス・ピンは当業者により別の応用がなされてもよい。上記開示はすべて特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図１】従来のＳＯＩ素子と複数の外部キャパシタを備えた構成を示す図である。
【図２】ＳＯＩ素子の物理的構造を示す側面図である。
【図３】従来のソースとドレインを接続する構成を示す図である。
【図４】この発明に係る装置の実施形態の一つを示す図である。
【図５】この発明に係る装置のさらなる実施形態を示す図である。
【図６】この発明に係る少なくとも一つの論理ゲートを備えた実施形態を示す図である。
【発明の属する技術分野】
この発明は、エレクトロニクスに関し、特にシリコン・オン・インシュレータ（ＳＯＩ）素子また同様な素子内のパラメータを測定する改良された方法に関する。
【０００２】
【従来の技術】
図１は従来の、他の素子と共に半ブリッジ回路を形成する二つの半導体装置１０２，１０３の構成を示す。これらの半導体装置はＭＯＳ、ＳＯＩ又は他のタイプの装置である。これらの半導体装置は図２に示すように公知の方法により基板２０１上に各種の層が形成されて構成される。半導体装置１０２，１０３は通常一つのチップ上に形成され、境界線１２５がチップの外部境界を示す。
【０００３】
図１に示すように、半ブリッジ回路出力を測定する一つの標準的な方法では外部キャパシタ１０５，１０６を用いる。通常、ＳＯＩ素子１０２，１０３が上部に形成されているチップ外部にセンシング・リード１０７が接続される。標準装置を用いてセンシング・リードを測定することができる。その他の外部素子であるインダクタ１０８，キャパシタ１０９，１１５そして抵抗１１０が標準的な共振出力回路を形成する。
【０００４】
動作としては、高電圧キャパシタ１０５からＡＣ信号がセンシング・リード１０７に伝送され、この信号はさらに測定装置に伝送されて、外部機器からＳＯＩ素子の動作が監視される。
【０００５】
【発明が解決しようとする課題】
このような構成は基本的には満足いくものであるが外部素子によりコストが上がり信頼性が低下する。外部からの監視は多くの回路構成に必要である。例えば、あるスイッチング回路ではソフトスイッチング領域と呼ばれる動作が望ましい。これを達成する唯一の方法は装置の動作を監視し、そしてハードスイッチング領域に達したら補正を施すことである。
【０００６】
このような事情から、多くの追加素子を必要としない測定装置が必要である。そのような測定装置の製造コストを下げることも必要である。さらに、外部キャパシタが不要になることも必要である。
【０００７】
【課題を解決するための手段】
この発明では、上記のような問題を解決するために、追加コストや従来必要な回路構成無しに、センシングに必要なキャパシタを組み込む技術に関する。詳細には、装置の基板から外部ピンにセンシング・リードを延ばす。基板とドレイン間の残留内部キャパシタンスをセンシング・キャパシタンスとして用いる。この残留内部キャパシタンスは通常は不要な寄生キャパシタンスである。発明の実施形態では、この内部センシング・キャパシタンスにより、論理ゲートを制御し、外部装置を制御し、又は装置をソフトスイッチング領域に保つ。変形例としては、基板と装置の他の素子（例えばゲートやソース）間の内部キャパシタンスをも用いる。
【０００８】
【発明の実施の形態】
図２に基板層２０１と埋め込み酸化膜２０２を備えた典型的なＳＯＩ素子を示す。それ以外の層はこのような装置を形成する標準的な方法で形成されるものである。この素子はソ−ス２０４，ゲート２０５そしてドレイン２０６を備える。このような素子はどこでも手に入るものであり、特殊な素子はこの発明には必要としない。
【０００９】
図３に示すように、基板層２０１は通常ソース層に直接接続される。このような接続は図３に示すように半導体チップ内で行われる。点線３０９が装置の外部境界を示す。多くの場合、ソ−ス，ゲート、ドレインの３端子とドレインに接続される小さなタブが一つのパッケージに含まれる。
【００１０】
図３で基板２０１とドレイン２０６間のキャパシタ３０７として示される内部キャパシタの効果は図１に示す外部キャパシタ１０５，１０６にはない。このキャパシタンスはこのような装置の製造において装置サイズやその他のパラメータにより物理的に当然生じるものである。この内部キャパシタ３０７は当業者であれば簡単に計算できるものでありその形成についてはさらなるコストを必要としない。キャパシタ３０７の値はドレインサイズ、図２の基板２０１の面積そして埋め込み酸化膜２０２の面積に依存する。
【００１１】
さらに図２を参照すると、ドレイン２０６と基板２０１間で埋め込み酸化膜２０２が絶縁物となるためキャパシタンスが形成される。ドレイン２０６と基板２０１がキャパシタの両極板となる。従って、通常の平行板キャパシタのキャパシタンス計算式が用いられる。
【００１２】
ここでは、基板２０１と埋め込み酸化膜２０２上の他の素子との間に内部キャパシタが存在する。ドレインの面積は通常大きく、ソフト・スイッチング領域内での動作を確実にするため測定回路内で必要な大きな値のキャパシタを形成するのでドレインと基板によるキャパシタンスを用いた。ここでは一例としてドレイン／基板キャパシタンスを開示したが、この発明ではそれに限らず、基板とゲートによるキャパシタンスや基板とソースによるキャパシタンスでも測定素子としては有用である。
【００１３】
図４に示すように、この発明ではソースと基板は内部では接続されない。ここでは、別のピンが基板外部に引き出されて測定に用いられる。一つの例としては、小さなタブを装置パッケージの外側に設ける。時としてヒートシンクとして用いられ、よくドレインに接続される標準Ｔ０ー２２０のような部品外部上のタブがドレインではなく基板に接続される。これにより、従来の装置パッケージをそのまま使うことができる。
【００１４】
図４に示すように、センス・ピン４０６が装置外部から測定装置に接続される。測定装置４１０はセンス４０６と共通アースに接続される。キャパシタ３０７は変化する信号は通すがＤＣは抑圧する。図４の基板センス４０６はドレイン電圧から派生した信号を示す。
【００１５】
ドレイン／基板キャパシタンス３０７はセンシング機構として用いられる。詳細には、
キャパシタ３０７の出力電流がドレイン２０６の時間に対する電圧変化を示す。この内部キャパシタにより必要な信号が生成されるので外部キャパシタ１０５が不要となる。
【００１６】
図５に示すこの発明の実施形態では抵抗５０１が内部キャパシタンス３０７に直列に接続されている。従来の抵抗形成方法によりこの抵抗をＳＯＩ素子と共にチップ上に形成することができる。センシング・ピン５１１がチップ外部に設けられて、キャパシタ３０７と内部抵抗５０１間の分圧を引き出す。従って、図５に示す実施形態では内部キャパシタ３０７は分圧回路の一部として用いられる。
【００１７】
図６にこの発明のさらなる実施形態を示す。ここでは、内部キャパシタ３０７が上記の内部抵抗５０１と直列に設けられる。測定点に論理回路６０１が設けられ、ピン６０２の出力を制御する。キャパシタ３０７両端の電圧変化率に比例した信号が論理回路に与えられる。例えば、早すぎる電圧変化を抑制するために論理回路によりこのゲートを制御してもよい。論理回路６０１は一つ以上の論理ゲートを含み、チップ上又は外部で動作する。
【００１８】
上記実施形態では内部キャパシタンスはドレインと基板により形成されるが、基板とゲート又は基板とソースにより形成してもよい。図４のピン４０６を介して基板が装置外部に引き出されることからこれら小容量のキャパシタンスが実現される。
【００１９】
以上、この発明の好ましい実施形態について説明したが、この発明はそれら実施形態に限定されるものではない。これらの装置内部、外部の回路構成はそれら実施形態に限定されるものではない。基板２０１をチップ外部に引き出すセンス・ピン４０６又は５１１は各種異なるキャパシタ、抵抗、その他の電子素子接続することができる。測定パラメータに基づく装置の動作を制御する回路は開示した実施形態以外のものでもよく、センス・ピンは当業者により別の応用がなされてもよい。上記開示はすべて特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図１】従来のＳＯＩ素子と複数の外部キャパシタを備えた構成を示す図である。
【図２】ＳＯＩ素子の物理的構造を示す側面図である。
【図３】従来のソースとドレインを接続する構成を示す図である。
【図４】この発明に係る装置の実施形態の一つを示す図である。
【図５】この発明に係る装置のさらなる実施形態を示す図である。
【図６】この発明に係る少なくとも一つの論理ゲートを備えた実施形態を示す図である。
Claims (13)
- ソース（２０２）とゲート（２０５）とドレイン（２０６）とを備えた電子装置であって、
前記電子装置は基板（２０１）上に設けられ、前記電子装置と前記基板は外部ピン（４０６）を有するチップ内に設けられ、前記基板は外部ピン（４０６）に電気的に接続されるが前記ソースには電気的に接続されないことを特徴とする電子装置。 - 前記基板と前記ソース間に接続され、前記チップ内に設けられる抵抗（５０１）をさらに備えたことを特徴とする請求項１記載の電子装置。
- 前記抵抗は共通点において前記基板に接続され、そして前記共通点における電気的動作を監視する少なくとも一つの論理ゲート（６０１）に接続されことを特徴とする請求項２記載の電子装置。
- ＳＯＩ素子の内部キャパシタ（３０７）の電圧を測定する方法であって、前記素子の外部部分（４０６）を直接前記基板に接続し、前記外部部分の電気信号を測定することを特徴とする測定方法。
- 前記チップ内のさらなる電子素子（５０１）を前記基板と前記ソ−ス間に接続する
ことを特徴とする請求項４記載の測定方法。 - 導電基板層（２０１）と半導体層（２０２）とドレイン（２０６）とを備えた半導体装置であって、
前記電子装置はチップ上に設けられ、前記基板に接続されるが前記ソースには接続されず、前記チップの外部点まで延びるピン（４０６）を備えたことを特徴とする半導体装置。 - 前記チップの外部点に接続される少なくとも一つの論理ゲート（６０１）をさらに備えたことを特徴とする請求項６記載の半導体装置。
- 前記チップ上に設けられ、前記ソースと前記基板間に接続される抵抗（５０１）をさらに備えたことを特徴とする請求項６記載の半導体装置。
- 前記半導体装置に接続される測定装置をさらに備えたことを特徴とする請求項８記載の半導体装置。
- ソース（２０４）とゲート（２０５）とドレイン（２０６）と基板（２０１）とを備えた装置内の電気的動作を測定する方法であって、
測定装置（４１０）を前記基板とアース間に接続し、
前記測定装置により前記基板上の信号変化率を測定し、
前記測定に基づき前記装置を調整することを特徴とする測定する方法。 - 前記調整は論理ゲート（６０１）により処理することを特徴とする請求項１０記載の測定する方法。
- キャパシタを有する電子回路を形成する方法であって、
ソース（２０４）とゲート（２０５）とドレイン（２０６）とを備えたＳＯＩ素子を形成し、
前記基板と、前記ソース（２０４）、前記ドレイン（２０６）又は前記ゲート（２０５）間の容量値を計算し、
前記ＳＯＩ素子の外部素子を構成する回路に必要なキャパシタ値を計算し、
前記基板と、前記ソース（２０４）、前記ドレイン（２０６）又は前記ゲート（２０５）間の前記キャパシタが前記必要なキャパシタ又は該キャパシタの一部となるように複数の電子素子を含む回路を接続することを特徴とする電子回路形成方法。 - 前記ＳＯＩ素子上に抵抗（５０１）を形成することを特徴とする請求項１２記載の電子回路形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/633,761 US6433573B1 (en) | 2000-08-07 | 2000-08-07 | Method and apparatus for measuring parameters of an electronic device |
| PCT/EP2001/008474 WO2002013259A2 (en) | 2000-08-07 | 2001-07-20 | Method and apparatus for measuring parameters of an electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004506217A true JP2004506217A (ja) | 2004-02-26 |
Family
ID=24541027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002518519A Withdrawn JP2004506217A (ja) | 2000-08-07 | 2001-07-20 | 電子装置のパラメータを測定する方法及び装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6433573B1 (ja) |
| EP (1) | EP1309995B1 (ja) |
| JP (1) | JP2004506217A (ja) |
| KR (1) | KR100803493B1 (ja) |
| CN (1) | CN1240140C (ja) |
| AT (1) | ATE456156T1 (ja) |
| DE (1) | DE60141144D1 (ja) |
| WO (1) | WO2002013259A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071292A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741823B2 (en) * | 2007-01-29 | 2010-06-22 | Agere Systems Inc. | Linear voltage regulator with improved large transient response |
| US8631371B2 (en) | 2011-06-29 | 2014-01-14 | International Business Machines Corporation | Method, system and program storage device for modeling the capacitance associated with a diffusion region of a silicon-on-insulator device |
| CN102866303A (zh) * | 2011-07-05 | 2013-01-09 | 中国科学院微电子研究所 | 纳米器件沟道超薄栅介质电容测试方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61280651A (ja) | 1985-05-24 | 1986-12-11 | Fujitsu Ltd | 半導体記憶装置 |
| US4864374A (en) | 1987-11-30 | 1989-09-05 | Texas Instruments Incorporated | Two-transistor dram cell with high alpha particle immunity |
| JP2698645B2 (ja) | 1988-05-25 | 1998-01-19 | 株式会社東芝 | Ｍｏｓｆｅｔ |
| US5382818A (en) | 1993-12-08 | 1995-01-17 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode |
| KR0135804B1 (ko) * | 1994-06-13 | 1998-04-24 | 김광호 | 실리콘 온 인슐레이터(soi) 트랜지스터 |
| JP3732914B2 (ja) | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6188234B1 (en) * | 1999-01-07 | 2001-02-13 | International Business Machines Corporation | Method of determining dielectric time-to-breakdown |
-
2000
- 2000-08-07 US US09/633,761 patent/US6433573B1/en not_active Expired - Fee Related
-
2001
- 2001-07-20 JP JP2002518519A patent/JP2004506217A/ja not_active Withdrawn
- 2001-07-20 DE DE60141144T patent/DE60141144D1/de not_active Expired - Lifetime
- 2001-07-20 KR KR1020027004350A patent/KR100803493B1/ko not_active IP Right Cessation
- 2001-07-20 EP EP01969473A patent/EP1309995B1/en not_active Expired - Lifetime
- 2001-07-20 WO PCT/EP2001/008474 patent/WO2002013259A2/en active Application Filing
- 2001-07-20 CN CNB018023169A patent/CN1240140C/zh not_active Expired - Lifetime
- 2001-07-20 AT AT01969473T patent/ATE456156T1/de not_active IP Right Cessation
-
2002
- 2002-07-24 US US10/202,246 patent/US6876036B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071292A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
| CN103969544B (zh) * | 2014-03-04 | 2018-02-16 | 深圳博用科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6433573B1 (en) | 2002-08-13 |
| CN1421047A (zh) | 2003-05-28 |
| US6876036B2 (en) | 2005-04-05 |
| ATE456156T1 (de) | 2010-02-15 |
| EP1309995B1 (en) | 2010-01-20 |
| KR100803493B1 (ko) | 2008-02-14 |
| KR20020047212A (ko) | 2002-06-21 |
| WO2002013259A2 (en) | 2002-02-14 |
| DE60141144D1 (de) | 2010-03-11 |
| CN1240140C (zh) | 2006-02-01 |
| EP1309995A2 (en) | 2003-05-14 |
| US20030016047A1 (en) | 2003-01-23 |
| WO2002013259A3 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7582946B2 (en) | Semiconductor device with multi-trench separation region and method for producing the same | |
| US8049301B2 (en) | Semiconductor transformers | |
| JP5362548B2 (ja) | センサ | |
| JP4620889B2 (ja) | 電力用半導体装置 | |
| KR100335858B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN105957712B (zh) | 用于多电压的分裂式薄膜电容器 | |
| JP2008211061A (ja) | 半導体装置 | |
| US20150346037A1 (en) | Integrated temperature sensor | |
| JP2004506217A (ja) | 電子装置のパラメータを測定する方法及び装置 | |
| US11280812B2 (en) | Semiconductor device and semiconductor component | |
| US7199435B2 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
| JP2005286237A (ja) | 集積回路装置 | |
| JP2002164509A (ja) | 半導体装置 | |
| JP4139688B2 (ja) | サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 | |
| CN111448760B (zh) | 半导体模块 | |
| JP2005101097A (ja) | 半導体装置及びその製造方法 | |
| JP2545527B2 (ja) | 半導体装置 | |
| CN112993004B (zh) | 半导体结构及其制作方法、电容检测方法 | |
| JP4959139B2 (ja) | 半導体装置 | |
| JPH06296033A (ja) | 半導体装置 | |
| JP2004247243A (ja) | 高誘電率材料を用いたｍｅｍｓ素子 | |
| WO1996028848A1 (fr) | Circuit de dispositif a faible brouillage electromagnetique et sa structure | |
| JP2000150798A (ja) | 半導体装置 | |
| JPS6393132A (ja) | 半導体装置 | |
| CN112993004A (zh) | 半导体结构及其制作方法、电容检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090918 |