JP2000150798A

JP2000150798A - 半導体装置

Info

Publication number: JP2000150798A
Application number: JP10326562A
Authority: JP
Inventors: Yuichi Tateyama; 雄一立山; Hisato Takeuchi; 久人竹内
Original assignee: Matsushita Electronics Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-11-17
Filing date: 1998-11-17
Publication date: 2000-05-30
Anticipated expiration: 2018-11-17
Also published as: JP3501664B2

Abstract

(57)【要約】【課題】高精度な発振周波数の安定性が要求される携
帯電話機等の発振回路に使用した場合に、安定した発振
周波数を得ることのできる容量や抵抗の構造を有した半
導体装置を実現する。【解決手段】Ｐ型半導体基板５６上に、エピタキシャ
ル成長させたＮ型半導体層５４と、Ｎ型埋め込み拡散層
５７と、Ｎ型半導体層５４を電気的に分離するためＮ型
半導体層５４の上下の両面から拡散されたＰ型拡散層か
らなる素子分離層５５とを形成し、Ｎ型半導体層５４及
び素子分離層５５上に跨がってＰ型半導体層７３を形成
し、Ｐ型半導体層７３上に絶縁膜５２，容量の下部電極
となるポリシリコン層７０，容量絶縁膜７６，容量の上
部電極となる金属層７８を順次形成している。Ｐ型半導
体基板５６を接地することによりＰ型拡散層からなる素
子分離層５５を介してＰ型半導体層７３が接地電位に固
定され、ポリシリコン層７０に付加された寄生容量の値
が変化しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ポリシリコン層に
より容量の下部電極や抵抗が形成された半導体装置に関
するものである。

【０００２】

【従来の技術】従来、水晶発振回路などでは半導体装置
内のポリシリコン領域により容量や抵抗が形成されてい
る。

【０００３】図１０は水晶発振回路の構成を示す図であ
り、３０は半導体集積回路、３１は水晶発振子、３２は
可変容量ダイオード、３４，６３，６４はボンディング
パッド、２０，３６，３７，３８は抵抗、２２，２４は
容量、２１，２３，２５，４４，４６，４７，４８は寄
生容量、５０はトランジスタである。

【０００４】この水晶発振回路は、半導体集積回路３０
と、水晶発振子３１及び水晶発振子３１に作用して発振
周波数を可変とするための可変容量ダイオード３２とで
構成される。水晶発振子３１と可変容量ダイオード３２
の互いに接続されていない両端は、ボンディングパッド
３４，６４を介して半導体集積回路３０に接続される。
また、分布的に寄生容量が付加されている。たとえば、
ボンディングパッド３４に寄生容量４４、抵抗３６に寄
生容量４６、抵抗３７に寄生容量４７、抵抗３８に寄生
容量４８、抵抗２０に寄生容量２１、容量２２に寄生容
量２３、容量２４に寄生容量２５が付加される。

【０００５】図１０における抵抗２０，３６，３７，３
８や容量２２，２４の下部電極はポリシリコン層で形成
され、ポリシリコン層の下部の構造は同一となるため、
ポリシリコン層の下部の構造を図１１に示す。また、容
量や抵抗を形成するポリシリコン層の下部に付加された
寄生容量の接続を図１２に示す。

【０００６】図１１は容量、抵抗の共通構造でもあるポ
リシリコン領域近傍の断面構造を示す図である。図１１
において、５６はＰ型シリコンからなるＰ型半導体基板
である。この半導体基板５６の一端は接地されている。
５４はＰ型半導体基板５６の上にエピタキシャル成長さ
せたＮ型半導体（シリコン）層、５５はＮ型半導体層５
４を電気的に分離するためＮ型半導体層５４の上下の両
面から拡散されたＰ型拡散層からなる素子分離層、７０
はポリシリコンを主成分とし容量の下部電極あるいは抵
抗となるポリシリコン層、５２はポリシリコン層７０と
拡散層等が形成されたＮ型半導体層５４とを絶縁させる
ための絶縁膜である。一例として、絶縁膜５２は、１５
ｎｍの厚さのシリコン窒化膜で形成される。５７はＮ型
半導体層５４よりも高不純物濃度のＮ型埋め込み拡散層
である。Ｐ型半導体基板５６上にＮ型埋め込み拡散層５
７を形成した後、Ｎ型半導体層５４をエピタキシャル成
長させている。Ｎ型埋め込み拡散層５７は、エピタキシ
ャル成長されたＮ型半導体層５４の抵抗成分を低下する
とともに、Ｎ型半導体層５４とＰ型の半導体層（５６，
５５）の耐圧を上げるために形成している。

【０００７】以上の構成において、容量とＰ型半導体基
板との間、抵抗とＰ型半導体基板との間で形成される各
寄生容量は、図１２に示されるように、容量の下部電極
や抵抗となるポリシリコン層７０からＮ型半導体層５４
まで見た容量値をＣ１，Ｎ型半導体層５４とＰ型半導体
基板５６との接合での容量値Ｃ２で構成される。

【０００８】以上の構造において電位を示すため、仮想
の電極Ａをポリシリコン層７０に接続し、仮想の電極Ｂ
をＮ型半導体層５４に接続した。

【０００９】図１２は、図１１の各層間に発生する寄生
容量の接続を示す等価回路図である。６０は、絶縁膜５
２の両面に接したポリシリコン層７０とＮ型半導体層５
４との間に形成される寄生容量を示し、６１は、Ｎ型埋
め込み拡散層５７及びＮ型半導体層５４とＰ型半導体基
板５６及び素子分離層５５との間に形成される寄生容量
を示すものである。

【００１０】ポリシリコン層７０に接続した電極Ａから
接地されたＰ型半導体基板５６の間の等価回路は、図１
２に示されるように、電極Ａと接地間に寄生容量６０及
び６１が直列に接続される。寄生容量６０と寄生容量６
１の接続部に電極Ｂが接続される。ここで、寄生容量６
０は、絶縁膜５２の誘電率及び厚さ、境界の面積によっ
て決定され固定された値を有する。一方、寄生容量６１
は、拡散層が接する面の空乏層の厚さ及び面積によって
決定され、空乏層の厚さがこの空乏層の両面に印加され
る電圧の値によって変動するので寄生容量の値もその電
圧の値に応じて変動する。

【００１１】図１３は、横軸に図１２の電極Ａに電圧が
印加された時からの時間の経過をとり、縦軸に図１２の
電極Ａ、Ｂの電圧の変動を示したものである。波形Ａ
は、図１２の電極Ａの波形を示すものであるが、図１０
においてはポリシリコン層からなる抵抗３７の波形を示
すものである。波形Ｂは、図１２の電極Ｂの波形を示す
ものであるが、図１０においては抵抗３７の下部構造内
にあって電極Ｂに対応する層の波形を示すものである。
以下、図１０の構成を基に図１３の波形を説明する。

【００１２】図１０において、ボンディングパッド６３
に電圧源からの電圧が印加されるとともに、このボンデ
ィングパッド６３に連なる回路が動作し、抵抗３７には
一連の回路によって決定された電圧が印加される。波形
Ａは抵抗３７に印加された電圧波形を示したものであ
り、この電圧は０．０１秒以下の時間で定常電圧値に移
行し、同時に水晶発振子３１によって発生した約１３Ｍ
Ｈｚの発振波形が持続する様子を示したものである。波
形Ｂは、０．０１秒以下の時間で所定の電圧に到達し、
その後徐々に下がる様子を示したものである。波形Ｂの
電圧が下がることによって、図１２で示した寄生容量６
１の値が変動する。寄生容量６１の値の変動に伴って電
極Ａと接地間の容量値も変動する。

【００１３】波形Ｂの電圧変動について図１２を基に以
下さらに具体的に説明する。図１２の電極Ａに電圧が印
加されると寄生容量６０と寄生容量６１に急速に電荷が
充電され、寄生容量６０及び６１の値に応じて電極Ｂに
は電極Ａと接地間の電圧が分圧された電圧が出力され
る。しかし、寄生容量６１の接合からは接合の濃度に応
じた微量の拡散電流が電極Ｂから接地に向かって流れ出
ており、この電荷の流れに伴って電極Ｂの電位が下が
る。電極Ｂの電位が接地にまで下がるには通常少なくと
も１０秒以上の時間がかかる。

【００１４】このように、図１２において電極Ｂの電位
が下がると寄生容量６１の容量値が変化するので、電極
Ａと接地間の容量値が変動し、図１０の抵抗３７に寄生
的に付加した容量値も変化する。抵抗３７に付加する容
量値の変動に伴い水晶発振子３１の発振周波数が変化す
る。この寄生容量の値と発振周波数の変動について説明
する。

【００１５】半導体集積回路の各構造の占める面積、材
料の一例から寄生容量値を計算で求めると、図１２の寄
生容量６０の値が１．１８ｐＦであり、寄生容量６１の
値は、電源投入直後の値が４ｐＦあるのに対し、電源投
入から１０秒後の値が５ｐＦに変動する。この場合につ
いて電極Ａと接地間の容量値を求めると、電源投入直後
に０．９１１２ｐＦであるものが１０秒後には０．９５
４７ｐＦに変化する。この容量値の変化の比率は４．６
％である。一方、図１０のボンディングパッド３４の発
振波形の周波数を測定すると、電源投入から１０秒後に
周波数値が０．３ｐｐｍ変動した。これは、例えば携帯
電話機において基準となる信号を出力する発振器におい
て許容される周波数の変動範囲はプラスマイナス０．３
ｐｐｍであり、規格境界の値である。

【００１６】

【発明が解決しようとする課題】従来、携帯電話機にお
いて、図１０のようにして半導体集積回路３０、水晶発
振子３１及び可変容量ダイオード３２によって発振回路
が構成されている。半導体集積回路３０と水晶発振子３
１等を接続するためには半導体集積回路３０内のボンデ
ィングパッドを介して接続する必要があるが、図１２で
示すように各容量、抵抗には寄生容量が付加されてお
り、しかも、電荷の放電とともに寄生容量の値が変動し
ていた。このような寄生容量値の変動は、電源の投入か
ら１０秒以上の時間をかけて変動しており、この間この
寄生容量値の変動に従って発振周波数が徐々に変化して
いた。この変化の割合は０．１Ｈｚ〜１０Ｈｚであった
が、電源投入から１０秒後に携帯電話機に要求される周
波数変動の許容値である０．３ｐｐｍに、これらの数値
が及ぶことがあった。

【００１７】本発明は上記従来の課題を解決するもので
あり、高精度な発振周波数の安定性が要求される携帯電
話機等の発振回路に使用した場合に、安定した発振周波
数を得ることのできる容量や抵抗の構造を有した半導体
装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】請求項１記載の半導体装
置は、第１導電型の第１の半導体層と、第１の半導体層
上に形成した第１導電型とは異なる第２導電型の第２の
半導体層と、第１の半導体層上でかつ第２の半導体層の
周囲に形成され第２の半導体層を電気的に隔離する第１
導電型の半導体領域からなる素子分離層と、第２の半導
体層上に形成され素子分離層と接した第１導電型の第３
の半導体層と、第３の半導体層上に形成した第１の絶縁
膜と、第１の絶縁膜上に形成され容量の下部電極となる
ポリシリコン層と、ポリシリコン層上に形成した容量絶
縁膜と、容量絶縁膜上に形成され容量の上部電極となる
金属層とを備えている。

【００１９】請求項２記載の半導体装置は、第１導電型
の第１の半導体層と、第１の半導体層上に形成した第１
導電型とは異なる第２導電型の第２の半導体層と、第１
の半導体層上でかつ第２の半導体層の周囲に形成され第
２の半導体層を電気的に隔離する素子分離層と、第２の
半導体層上に形成した第１の絶縁膜と、第１の絶縁膜上
に形成され容量の下部電極となるポリシリコン層と、ポ
リシリコン層上に形成した容量絶縁膜と、容量絶縁膜上
に形成され容量の上部電極となる金属層とを備え、第２
の半導体層に所定の電位を供給可能にしたものである。

【００２０】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、第１の絶縁膜とポリ
シリコン層との間に、ポリシリコン層を包含する領域に
形成された第２の絶縁膜を設けたことを特徴とする。

【００２１】請求項４記載の半導体装置は、第１導電型
の第１の半導体層と、第１の半導体層上に形成した第１
導電型とは異なる第２導電型の第２の半導体層と、第１
の半導体層上でかつ第２の半導体層の周囲に形成され第
２の半導体層を電気的に隔離する第１導電型の半導体領
域からなる素子分離層と、第２の半導体層上に形成され
素子分離層と接した第１導電型の第３の半導体層と、第
３の半導体層上に形成した第１の絶縁膜と、第１の絶縁
膜上に形成され抵抗となるポリシリコン層とを備えてい
る。

【００２２】請求項５記載の半導体装置は、第１導電型
の第１の半導体層と、第１の半導体層上に形成した第１
導電型とは異なる第２導電型の第２の半導体層と、第１
の半導体層上でかつ第２の半導体層の周囲に形成され第
２の半導体層を電気的に隔離する素子分離層と、第２の
半導体層上に形成した第１の絶縁膜と、第１の絶縁膜上
に形成され抵抗となるポリシリコン層とを備え、第２の
半導体層に所定の電位を供給可能にしたものである。

【００２３】請求項６記載の半導体装置は、請求項４ま
たは５記載の半導体装置において、第１の絶縁膜とポリ
シリコン層との間に、ポリシリコン層を包含する領域に
形成された第２の絶縁膜を設けたことを特徴とする。

【００２４】請求項１〜３記載の半導体装置は、ポリシ
リコン層を容量の下部電極として用いる構成であり、請
求項４〜６記載の半導体装置は、ポリシリコン層を抵抗
として用いる構成である。

【００２５】請求項１，請求項４の構成によれば、第１
の半導体層と素子分離層と第３の半導体層とが同じ第１
の導電型の領域からなるため、第１の半導体層を接地電
位とすることで、第１の半導体層から素子分離層を通し
て第３の半導体層が接地電位となり、第３の半導体層と
接する第１の絶縁膜の下面の電位を接地電位とすること
ができ、ポリシリコン層に電圧が印加されても第２導電
型の第２の半導体層に前記電圧による電荷が誘起されな
いので、ポリシリコン層に付加される寄生容量の時間変
化を抑えることができる。とくに、携帯電話機器等の発
振回路を構成する容量，抵抗に、請求項１，請求項４の
構成を適用した場合に、発振周波数の変動を抑え、例え
ば０．３ｐｐｍの許容誤差を満たす発振回路を実現する
ことができる。

【００２６】請求項２，請求項５の構成によれば、第２
導電型の第２の半導体層に所定の電位を供給可能にした
ことにより、第２の半導体層と接する第１の絶縁膜の下
面の電位を固定電位とすることができ、ポリシリコン層
に電圧が印加されても第２の半導体層に前記電圧による
電荷が誘起されないので、ポリシリコン層に付加される
寄生容量の時間変化を抑えることができる。とくに、携
帯電話機器等の発振回路を構成する容量，抵抗に、請求
項２，請求項５の構成を適用した場合に、発振周波数の
変動を抑え、例えば０．３ｐｐｍの許容誤差を満たす発
振回路を実現することができる。

【００２７】さらに、請求項３，請求項６の構成によれ
ば、第１の絶縁膜とポリシリコン層との間に、ポリシリ
コン層を包含する領域に形成された第２の絶縁膜を設け
たことにより、ポリシリコン層直下の絶縁膜（第１及び
第２の絶縁膜）の厚さを３５０ｎｍ程度の厚さに増やす
ことができ、ポリシリコン層直下にある第２の半導体層
に発生する電荷量をさらに滅少させることができる。こ
の電荷量を減少させることによってポリシリコン層に付
加される寄生容量の時間経過による変化をより抑え、発
振回路に適用した場合に発振周波数の変動する量をより
減少させることができる。なお、第２の絶縁膜は、シリ
コン酸化膜、シリコン窒化膜若しくは樹脂によって形成
する。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。

【００２９】〔第１の実施の形態；請求項１に対応〕図
１は、本発明の第１の実施の形態の半導体装置における
ポリシリコン層とその近傍の断面構造を示す図である。
図１において、５６はＰ型半導体基板（第１の半導体
層）、５７はＮ型埋め込み拡散層、５４はＰ型半導体基
板５６の上にエピタキシャル成長させたＮ型半導体層
（第２の半導体層）、５５はＮ型半導体層５４を電気的
に分離するためＮ型半導体層５４の上下の両面から拡散
されたＰ型拡散層からなる素子分離層、７３はＰ型半導
体層（第３の半導体層）、５２は絶縁膜（第１の絶縁
膜）、７０は絶縁膜５２の上部にあって容量の下部電極
を構成するために設けられたポリシリコン層、７６はポ
リシリコン層７０上に形成された容量絶縁膜、７７はポ
リシリコン層７０とスルーホールを介して接続された金
属層からなる配線、７８は容量絶縁膜７６上に形成され
た容量の上部電極となる金属層、７９は層間絶縁膜であ
る。絶縁膜５２は、例えばここでは誘電率が３．９で厚
さが約１５ｎｍのシリコン窒化膜で形成しているが、シ
リコン酸化膜で形成してもよい。

【００３０】本実施の形態の半導体装置では、ポリシリ
コン層７０は、容量の下部電極として形成されており、
容量絶縁膜７６及び層間絶縁膜７９を開口して設けたス
ルーホールを介して配線７７に接続されている。ポリシ
リコン層７０の下部には、絶縁膜５２、Ｐ型半導体層７
３、エピタキシャル成長されたＮ型半導体層５４、Ｎ型
埋め込み拡散層５７及びＰ型半導体基板５６が存在す
る。従来例の図１１との主な相違はＰ型半導体層７３が
設けられていることである。Ｎ型半導体層５４は素子分
離層５５によって他のＮ型半導体層と電気的に分離され
る。絶縁膜５２の下面に接し、Ｎ型半導体層５４上及び
素子分離層５５上に跨がるＰ型半導体層７３が拡散によ
って形成されている。ここで接地されたＰ型半導体基板
５６と接した素子分離層５５がＰ型拡散層で形成されて
いるので、Ｐ型半導体層７３も接地電位となる。したが
って、Ｎ型半導体層５４及びＮ型埋め込み拡散層５７
は、その周囲が接地されたＰ型の半導体層（５６，５
５，７３）によって覆われる。

【００３１】図２は、図１のポリシリコン層７０に付加
された寄生容量の接続を示した等価回路図である。尚、
従来例同様に説明上、ポリシリコン層７０に電極Ａ、素
子分離層５５によって分離されポリシリコン層７０の下
にあるＮ型半導体層５４に電極Ｂを付加した。

【００３２】図１の構成により、Ｐ型半導体層７３と電
極Ａとの間には、絶縁膜５２による寄生容量８０が付加
され、電極Ａと接地間に、絶縁膜５２による寄生容量８
０と寄生容量６１が直列に付加される。寄生容量６１は
図１２で示された従来の寄生容量６１と同様である。Ｐ
型半導体層７３が接地されているため、電極Ａ（ポリシ
リコン層７０）に電圧が印加されてもその電圧によりＮ
型半導体層５４に電荷が誘起されることがなく、電極Ａ
に付加された寄生容量（すなわちポリシリコン層７０に
付加された寄生容量）の値が変化しない。図１０の水晶
発振回路の容量２２，２４に図１の構成を用いた場合、
ポリシリコン層７０に電源電圧が印加され容量２２，２
４に発振波形が現れた後も容量２２，２４の寄生容量が
安定し、この発振波形の周波数の変動を抑えることがで
き、具体的には、ポリシリコン層７０に電源電圧が印加
されてポリシリコン層７０に発振波形が出現してから１
１秒後の周波数の変動を０．１ｐｐｍ以下に抑制するこ
とができる。

【００３３】〔第２の実施の形態；請求項３に対応〕図
３は、本発明の第２の実施の形態の半導体装置における
ポリシリコン層とその近傍の断面構造を示す図である。
図３において、７１は絶縁膜（第２の絶縁膜）であり、
この絶縁膜７１はシリコン酸化膜、シリコン窒化膜若し
くはシリコンと温度膨張係数値がほぼ等しい樹脂で形成
される。その他、図１と同一部分には同一符号を付し、
その説明を省略する。

【００３４】この第２の実施の形態では、ポリシリコン
層７０と絶縁膜５２との間に絶縁膜７１が形成されてお
り、その他の構成は、第１の実施の形態と同様である。
絶縁膜７１は、その主面をＮ型半導体層５４に投影した
面が、ポリシリコン層７０をＮ型半導体層５４に投影し
た面を包含しており、さらに絶縁膜７１の投影面は素子
分離層５５によってＮ型半導体層５４を分離した領域の
中に存在する。すなわち、絶縁膜７１は、素子分離層５
５によって囲まれたＮ型半導体層５４の上部領域内で、
ポリシリコン層７０の形成領域を包含する領域に形成さ
れる。この構成を有することで、ポリシリコン層７０の
直下には絶縁膜５２及び絶縁膜７１が存在し、このため
ポリシリコン層７０とＰ型半導体層７３との間にはこれ
らの絶縁膜５２，７１によってできる寄生容量が直列に
接続される。

【００３５】図４は図３のポリシリコン層７０に付加さ
れた寄生容量の接続を示した等価回路図である。尚、第
１の実施の形態同様に説明上、電極Ａと電極Ｂを付加し
た。また、図４において、８１は絶縁膜７１による寄生
容量であり、その他の図２と同一部分には同一符号を付
し、その説明を省略する。

【００３６】図３の構成によれば、図１の構成に絶縁膜
７１が付加されているため、図４では、図２に対し、絶
縁膜５２による寄生容量８０に、絶縁膜７１による寄生
容量８１が直列に付加されている。このように電極Ａと
電極Ｂとの間には寄生容量８０，８１が直列に付加され
るので、図２の寄生容量８０のみの場合に比べて電極Ａ
とＢとの間に付加される容量値をさらに小さい値とする
ことができる。電極ＡとＢの間の寄生容量値を下げるこ
とで、電極Ａに電圧が印加されたときに電極Ｂに生起さ
れる電荷量を相対的に下げることができ、その電荷の放
電による電極Ａに付加される寄生容量値の変動を抑える
ことができる。言い換えれば、図１の構成に絶縁膜７１
を付加したことにより、ポリシリコン層７０直下の絶縁
膜（５２，７１）の厚さを３５０ｎｍ程度の厚さに増や
すことができ、ポリシリコン層７０直下にあるＮ型半導
体層５４に発生する電荷量をさらに滅少させることがで
きる。この電荷量を減少させることによってポリシリコ
ン層７０に付加される寄生容量の時間経過による変化を
より抑え、発振回路に適用した場合に発振周波数の変動
する量をより減少させることができる。

【００３７】なお、シリコン窒化膜やシリコン酸化膜で
形成される絶縁膜５２は、図示しないコンタクト部分の
段差を小さくするために、第１の実施の形態でも述べた
ように膜厚を例えば約１５ｎｍと薄くしてあり、絶縁膜
５２の膜厚を厚くすると、図示しないコンタクト部分の
段差が大きくなり、その断差によるコンタクト部分の配
線の切断等が問題となる。

【００３８】〔第３の実施の形態；請求項２に対応〕図
５は、本発明の第３の実施の形態の半導体装置における
ポリシリコン層とその近傍の断面構造を示す図である。
図５において、７５はＮ型半導体層５４の一部表面に形
成した高不純物濃度のＮ型半導体層、８３はＮ型半導体
層７５に接続された配線であり、その他、図１と同一部
分には同一符号を付し、その説明を省略する。

【００３９】この第３の実施の形態では、第１の実施の
形態におけるＰ型半導体層７３を設けずに、Ｎ型半導体
層５４の表面の一部にＮ型半導体層７５を形成し、この
Ｎ型半導体層７５に配線８３を接続してＮ型半導体層５
４を所定の電位に固定できるように構成している。な
お、Ｐ型半導体層７３（図１）を設けていないため、絶
縁膜５２の下面に接しているのは、図１１の従来例同
様、Ｎ型半導体層５４である。

【００４０】図６は、図５のポリシリコン層７０に付加
された寄生容量の接続を等価的に示した回路図である。
尚、第１の実施の形態同様に説明上、電極Ａと電極Ｂを
付加した。また、図６において、８２は配線８３を介し
てＮ型半導体層７５及びＮ型半導体層５４に一定の電位
を与えることを示す電源であり、その他の図２と同一部
分には同一符号を付し、その説明を省略する。

【００４１】図５の構成により、Ｎ型半導体層５４と電
極Ａとの間には、絶縁膜５２による寄生容量８０が付加
されている。Ｎ型半導体層５４の電位を固定しているた
め電極Ａの電位が変動した際にも電極Ｂに影響を与えな
いので、電極Ａに付加された寄生容量（すなわちポリシ
リコン層７０に付加された寄生容量）の値が変化しな
い。図１０の水晶発振回路の容量２２，２４に図５の構
成を用いた場合、ポリシリコン層７０に電源電圧が印加
され容量２２，２４に発振波形が現れた後も容量２２，
２４の寄生容量が安定し、この発振波形の周波数の変動
を抑えることができ、例えば０．３ｐｐｍの許容誤差を
満たす発振回路を実現することができる。

【００４２】また、図１の構成に絶縁膜７１が付加され
て図３の構成（第２の実施の形態）としているのと同様
に、図５の構成に同様の絶縁膜７１を付加してポリシリ
コン層７０直下の絶縁膜の厚さを厚くすることにより、
第２の実施の形態と同様の効果が得られる（請求項３に
対応）。

【００４３】なお、Ｐ型半導体層７３を設けた第１及び
第２の実施の形態では、素子分離層５５を、半導体基板
５６と同じ導電型のＰ型拡散層で形成する必要がある
が、第３の実施の形態では、素子分離層５５を、Ｐ型拡
散層で形成してもよいし、Ｎ型半導体層５４を電気的に
分離可能な酸化膜などの絶縁膜で形成してもよい。

【００４４】〔第４，第５，第６の実施の形態；請求項
４〜６に対応〕図７，図８，図９は、それぞれ本発明の
第４，第５，第６の実施の形態の半導体装置におけるポ
リシリコン層とその近傍の断面構造を示す図である。図
７，図８，図９において、８５，８６はポリシリコン層
７０の両端に接続された配線であり、その他、図１，図
３，図５と対応する部分には同一符号を付し、その説明
を省略する。

【００４５】第１，第２，第３の実施の形態では、ポリ
シリコン層７０を容量の下部電極として用いる構成につ
いて説明したが、第４，第５，第６の実施の形態では、
ポリシリコン層７０を抵抗として用いる構成を示したも
のである。図７，図８，図９に示すように、ポリシリコ
ン層７０の両端に、層間絶縁膜７９のスルーホールを介
して配線８５，８６を接続しており、配線８５，８６間
のポリシリコン層７０が抵抗として作用する。なお、ポ
リシリコン層７０の上部以外の構成については、図７は
図１と同様であり、図８は図３と同様であり、図９は図
５と同様であり、それぞれ同様の効果が得られ、詳しい
説明は省略する。

【００４６】なお、上記の第１〜第６の実施の形態にお
いて、全ての導電型（Ｐ型，Ｎ型）を逆に構成してもよ
い。また、第１〜第６の実施の形態におけるポリシリコ
ン層７０については、特に導電型を限定するものではな
くＰ型，Ｎ型のいずれでもよいが、現行では、精度の管
理のし易さ（ＰＣＭにて管理）及び作り易さの面から、
第１〜第３の実施の形態のように容量の下部電極として
用いる場合はＮ型とし、第４〜第６の実施の形態のよう
に抵抗として用いる場合はＰ型としている。

【００４７】

【発明の効果】以上のように本発明の請求項１，請求項
４の構成によれば、第１の半導体層と素子分離層と第３
の半導体層とが同じ第１の導電型の領域からなるため、
第１の半導体層を接地電位とすることで、第１の半導体
層から素子分離層を通して第３の半導体層が接地電位と
なり、第３の半導体層と接する第１の絶縁膜の下面の電
位を接地電位とすることができ、ポリシリコン層に電圧
が印加されても第２導電型の第２の半導体層に前記電圧
による電荷が誘起されないので、ポリシリコン層に付加
される寄生容量の時間変化を抑えることができる。とく
に、高精度な発振周波数の安定性が要求される携帯電話
機器等の発振回路の容量，抵抗の構成に適用した場合
に、高い周波数安定度を有する発振波形を得ることがで
きる。

【００４８】また、本発明の請求項２，請求項５の構成
によれば、第２導電型の第２の半導体層に所定の電位を
供給可能にしたことにより、第２の半導体層と接する第
１の絶縁膜の下面の電位を固定電位とすることができ、
ポリシリコン層に電圧が印加されても第２の半導体層に
前記電圧による電荷が誘起されないので、ポリシリコン
層に付加される寄生容量の時間変化を抑えることができ
る。とくに、高精度な発振周波数の安定性が要求される
携帯電話機器等の発振回路の容量，抵抗の構成に適用し
た場合に、高い周波数安定度を有する発振波形を得るこ
とができる。

【００４９】さらに、本発明の請求項３，請求項６の構
成によれば、第２の絶縁膜を設けてポリシリコン層直下
の絶縁膜（第１及び第２の絶縁膜）の厚さを増やすこと
ができ、ポリシリコン層直下にある第２の半導体層に発
生する電荷量をさらに滅少させることができ、時間の経
過とともにポリシリコン層に付加される寄生容量値が変
化することをより抑制することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図２】図１のポリシリコン層７０に付加された寄生容
量の接続を示した等価回路図である。

【図３】本発明の第２の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図４】図３のポリシリコン層７０に付加された寄生容
量の接続を示した等価回路図である。

【図５】本発明の第３の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図６】図５のポリシリコン層７０に付加された寄生容
量の接続を示した等価回路図である。

【図７】本発明の第４の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図８】本発明の第５の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図９】本発明の第６の実施の形態の半導体装置におけ
るポリシリコン層とその近傍の断面構造を示す図であ
る。

【図１０】水晶発振回路の構成を示す図である。

【図１１】従来の半導体装置におけるポリシリコン層と
その近傍の断面構造を示す図である。

【図１２】図１１のポリシリコン層７０に付加された寄
生容量の接続を示した等価回路図である。

【図１３】図１２の電極Ａ，Ｂの電圧の変動を示した図
である。

【符号の説明】

５２絶縁膜（第１の絶縁膜）５４Ｎ型半導体層（第２の半導体層）５５素子分離層５６Ｐ型半導体基板（第１の半導体層）５７Ｎ型埋め込み拡散層７０ポリシリコン層７１絶縁膜（第２の絶縁膜）７３Ｐ型半導体層（第３の半導体層）７５Ｎ型半導体層７６容量絶縁膜７７，８３，８５，８６配線７８金属層７９層間絶縁膜

Claims

【特許請求の範囲】

【請求項１】第１導電型の第１の半導体層と、前記第１の半導体層上に形成した第１導電型とは異なる
第２導電型の第２の半導体層と、前記第１の半導体層上でかつ前記第２の半導体層の周囲
に形成され前記第２の半導体層を電気的に隔離する第１
導電型の半導体領域からなる素子分離層と、前記第２の半導体層上に形成され前記素子分離層と接し
た第１導電型の第３の半導体層と、前記第３の半導体層上に形成した第１の絶縁膜と、前記第１の絶縁膜上に形成され容量の下部電極となるポ
リシリコン層と、前記ポリシリコン層上に形成した容量絶縁膜と、前記容量絶縁膜上に形成され容量の上部電極となる金属
層とを備えた半導体装置。
【請求項２】第１導電型の第１の半導体層と、前記第１の半導体層上に形成した第１導電型とは異なる
第２導電型の第２の半導体層と、前記第１の半導体層上でかつ前記第２の半導体層の周囲
に形成され前記第２の半導体層を電気的に隔離する素子
分離層と、前記第２の半導体層上に形成した第１の絶縁膜と、前記第１の絶縁膜上に形成され容量の下部電極となるポ
リシリコン層と、前記ポリシリコン層上に形成した容量絶縁膜と、前記容量絶縁膜上に形成され容量の上部電極となる金属
層とを備え、前記第２の半導体層に所定の電位を供給可能にした半導
体装置。
【請求項３】第１の絶縁膜とポリシリコン層との間
に、前記ポリシリコン層を包含する領域に形成された第
２の絶縁膜を設けたことを特徴とする請求項１または２
記載の半導体装置。
【請求項４】第１導電型の第１の半導体層と、前記第１の半導体層上に形成した第１導電型とは異なる
第２導電型の第２の半導体層と、前記第１の半導体層上でかつ前記第２の半導体層の周囲
に形成され前記第２の半導体層を電気的に隔離する第１
導電型の半導体領域からなる素子分離層と、前記第２の半導体層上に形成され前記素子分離層と接し
た第１導電型の第３の半導体層と、前記第３の半導体層上に形成した第１の絶縁膜と、前記第１の絶縁膜上に形成され抵抗となるポリシリコン
層とを備えた半導体装置。
【請求項５】第１導電型の第１の半導体層と、前記第１の半導体層上に形成した第１導電型とは異なる
第２導電型の第２の半導体層と、前記第１の半導体層上でかつ前記第２の半導体層の周囲
に形成され前記第２の半導体層を電気的に隔離する素子
分離層と、前記第２の半導体層上に形成した第１の絶縁膜と、前記第１の絶縁膜上に形成され抵抗となるポリシリコン
層とを備え、前記第２の半導体層に所定の電位を供給可能にした半導
体装置。
【請求項６】第１の絶縁膜とポリシリコン層との間
に、前記ポリシリコン層を包含する領域に形成された第
２の絶縁膜を設けたことを特徴とする請求項４または５
記載の半導体装置。