CN102520331A - 用于sti型ldmos器件的界面陷阱测试方法 - Google Patents
用于sti型ldmos器件的界面陷阱测试方法 Download PDFInfo
- Publication number
- CN102520331A CN102520331A CN2011103970059A CN201110397005A CN102520331A CN 102520331 A CN102520331 A CN 102520331A CN 2011103970059 A CN2011103970059 A CN 2011103970059A CN 201110397005 A CN201110397005 A CN 201110397005A CN 102520331 A CN102520331 A CN 102520331A
- Authority
- CN
- China
- Prior art keywords
- sti
- interface trap
- ldmos device
- type ldmos
- substrate current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法,涉及高压半导体器件可靠性技术领域,该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压,同时施加栅极扫描电压,并测量衬底电流,由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构,节省了测试成本,且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息,且不对STI型LDMOS器件造成损伤。
Description
技术领域
本发明涉及高压半导体器件可靠性技术领域,特别涉及一种STI型LDMOS器件的界面陷阱测试方法。
背景技术
横向扩散金属氧化物半导体器件(LDMOS,Laterally DiffusedMetal Oxide Semiconductor),是一种广泛应用于射频基站、等离子显示板(Plasma Display Panel,PDP)显示驱动、功率管理以及汽车电子等领域的高压半导体器件。与传统绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor,IGBT)相比,它具有更高的响应速度和更低的泄漏电流,并且作为平面器件在工艺集成方面具有更大的优势。在传统LDMOS器件的漂移区内加入浅槽隔离(shallow trench isolation,STI)区,能够有效地提高高压器件的击穿电压,同时改善了器件的开态电阻,STI型LDMOS器件得到了广泛的应用。因为在多数应用中,漏端往往都需要接入高电压,使得热载流子效应的影响十分突出。在器件可靠性领域,界面陷阱的密度和位置信息对于器件的可靠性具有重要的作用。
栅氧化层界面陷阱的产生使得器件迁移率下降,导致器件性能降低,因此,在工艺流程中对栅氧化层界面陷阱的监测是十分必要的,在STI型LDMOS器件中,STI区域的界面陷阱也对器件的性能和可靠性造成不利影响。
在已有的界面陷阱测试技术中,电荷泵技术最为流行。电荷泵技术在测量界面陷阱密度时,需要在栅极施加一个脉冲信号,其大小应在器件的平带电压和阈值电压之间变化,同时测量衬底电流。对于STI型LDMOS器件,如果采用常规的电荷泵技术,只能得到沟道区的界面陷阱密度;由于STI区氧化层的厚度远远大于沟道区栅氧化层的厚度,为了得到STI区界面陷阱的信息,就必须增大施加在栅极上的脉冲电压的值,这样栅极电压就会大于正常工作时的电源电压,在测量过程中将会对栅氧化层造成损失和破坏。因此,常规的电荷泵技术不能在STI型LDMOS器件中得到充分的运用。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何在测试中同时获取沟道区和STI区的界面陷阱位置信息。
(二)技术方案
为解决上述计算问题,本发明提供了一种用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压,同时施加栅极扫描电压,并测量衬底电流,由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。
其中,所述正向偏置电压的绝对值小于0.7V。
其中,所述栅极扫描电压不超过STI型LDMOS器件工作时的电源电压。
其中,确定界面陷阱在STI型LDMOS器件中的STI区或沟道区后,根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区或沟道区的界面陷阱密度。
其中,所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为:
在相同温度下,改变所述正向偏置电压,测量得到不同的衬底电流峰值,在以所述偏置电压为横轴,所述衬底电流为纵轴的关系图中,通过线性外推得到偏置电压为零时所对应的衬底电流的峰值,按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度:
其中,所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为:
在相同的正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值,在以1/T为横轴,所述衬底电流为纵轴的关系图中,通过线性外推得到1/T为零时所对应的衬底电流的峰值,按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度:
(三)有益效果
本发明的用于STI型LDMOS器件的界面陷阱测试方法中不仅无需额外设计测试结构(可以和器件特性测试共用同一个结构),从而节省了测试成本;而且只需简便的电流电压扫描测试,得到了具有峰值特征的测量结果,衬底峰值电流正比与界面陷阱密度,减少数据的不确定型,衬底峰值电流出现的位置与界面陷阱位置对应,便于在测试中同时获取沟道区和STI区的界面陷阱的位置信息,利用外推方式即可得到沟道区和STI区的界面陷阱的密度。
附图说明
图1是STI型LDMOS器件结构示意图;
图2是本发明实施例的一种用于STI型LDMOS器件的界面陷阱测试方法利用的测试电路图;
图3是图2中方法测得的STI型LDMOS器件中界面陷阱测试结果示意图;
图4是图2中方法中计算界面陷阱密度时外推得到偏置电压为零的示意图;
图5是图2中方法中计算界面陷阱密度时外推得到1/T为零的示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
本发明所采用的测试结构就是一个STI型LDMOS器件,不需要额外设计测试结构。以NLDMOS器件为例,结构示意图如图1所示,是一个包括源极、栅极、漏极和衬底的四端器件,其中黑线表示了栅氧化层和STI区域与硅的界面,沟道长度Lch应大于等于工艺节点所允许的最短沟道长度,而沟道宽度为远大于最小宽度的固定值。
本发明方法的结构测试电路如图2所示,在进行界面陷阱测试时,需要在源、漏端和衬底之间施加正向偏置电压Vf,电压的绝对值小于0.7V,栅极电压Vg从器件积累扫描到器件弱反型,不能超过电源电压,以免造成对栅氧化层的高压损伤,在栅电压扫描过程中,同时测量衬底电流Ib。
根据Shockley-Read-Hall复合中心理论,在电流电压扫描过程中,当栅极电压使得栅氧化层界面处的电子和空穴浓度相等时,栅氧化层界面陷阱作为复合中心而产生的复合电流最大,即在衬底电流上呈现出峰值特性,如图3所示。其中衬底电流的峰值可以表示为:
其中,q是电子电量,ni是本征半导体掺杂浓度,两者都是物理常量,A为所测界面陷阱的面积,σ为界面陷阱的俘获截面,vth为热运动速度,A、σ、vth均为已知量或常数,Vf为源漏端对衬底的正向偏置电压,KB为玻尔兹曼常数,T为kelvin温度,Nit为界面陷阱密度。因此,衬底电流的峰值与正向偏置电压和1/T成指数关系。同样的,对于STI区域界面陷阱,由于n-drift漂移区和p-well的类型相反,所以衬底电流出现峰值的位置不同,图3给出了由于界面陷阱位置和密度的不同衬底电流随栅电压变化的关系图,从图3中可以看出,在栅电压扫描范围内,衬底电流呈现出了多个峰值,由复合中心理论可知多个峰值分别对应于STI区和沟道区不同位置(由于这两个区的衬底材料和介质层厚度不同,因此出现峰值的位置也不同),如图中箭头所示。在左侧和右侧衬底电流出现的两个峰值分别对应了STI区域下界面和沟道区栅氧化层界面陷阱,峰值大小正比于所对应的界面陷阱密度,因此实现了同时获得STI型LDMOS器件沟道区和STI区的界面陷阱位置信息的目的。
沟道区和STI区界面陷阱密度可以由以下两种方法分析得到:
1、在相同温度下,改变正向偏置电压,测量得到不同的衬底电流峰值,通过线性外推得到正向偏置电压为零时所对应的衬底电流,如图4所示,其中圆点代表测试数据,五星代表外推得到的数值。正向偏置电压为零时所对应的衬底电流除以衬底电流峰值公式(1)中的系数即可得到界面陷阱密度(Nit)。公式如下:
其中为外推得到的正向偏置电压为零时的衬底电流峰值,即外推得到公式(1)中Vf为0,此时exp(·)部分为1,公式(1)变形后得到上式(2)。对于沟道区,至少利用两个沟道区的峰值来外推并计算沟道区界面陷阱密度。对于STI区,至少利用两个STI区的峰值来外推并计算STI区界面陷阱密度。
2、在相同的正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值,取1/T作为横轴,通过线性外推得到1/T为零(即T为无穷大,实验不可能达到,所以要外推)时所对应的衬底电流,如图5所示,其中圆点代表测试数据,五星代表外推得到的数值。1/T为零时所对应的衬底电流除以衬底电流峰值公式(1)中相应的系数即可得到栅氧化层界面陷阱密度(Nit)。公式如下:
其中为外推得到的1/T为零时的衬底电流峰值,即外推得到公式(1)中1/T为0,此时exp(·)部分为1,公式(1)变形后得到上式(3)。对于沟道区,至少利用两个沟道区的峰值来外推并计算沟道区界面陷阱密度。对于STI区,至少利用两个STI区的峰值来外推并计算STI区界面陷阱密度。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (6)
1.一种用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压,同时施加栅极扫描电压,并测量衬底电流,由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。
2.如权利要求1所述的用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,所述正向偏置电压的绝对值小于0.7V。
3.如权利要求1所述的用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,所述栅极扫描电压不超过STI型LDMOS器件工作时的电源电压。
4.如权利要求1~3中任一项所述的用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,确定界面陷阱在STI型LDMOS器件中的STI区或沟道区后,根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区或沟道区的界面陷阱密度。
5.如权利要求4所述的用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为:
在相同温度下,改变所述正向偏置电压,测量得到不同的衬底电流峰值,在以所述偏置电压为横轴,所述衬底电流为纵轴的关系图中,通过线性外推得到偏置电压为零时所对应的衬底电流的峰值,按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度:
6.如权利要求4所述的用于STI型LDMOS器件的界面陷阱测试方法,其特征在于,所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为:
在相同的正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值,在以1/T为横轴,所述衬底电流为纵轴的关系图中,通过线性外推得到1/T为零时所对应的衬底电流的峰值,按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103970059A CN102520331B (zh) | 2011-12-02 | 2011-12-02 | 用于sti型ldmos器件的界面陷阱测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103970059A CN102520331B (zh) | 2011-12-02 | 2011-12-02 | 用于sti型ldmos器件的界面陷阱测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102520331A true CN102520331A (zh) | 2012-06-27 |
CN102520331B CN102520331B (zh) | 2013-12-11 |
Family
ID=46291317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103970059A Active CN102520331B (zh) | 2011-12-02 | 2011-12-02 | 用于sti型ldmos器件的界面陷阱测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102520331B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
CN107478977A (zh) * | 2017-07-13 | 2017-12-15 | 中山大学 | 一种氧化物半导体薄膜晶体管陷阱态密度提取方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
TWI714494B (zh) * | 2020-04-09 | 2020-12-21 | 力晶積成電子製造股份有限公司 | 淺溝渠隔離結構中的針狀缺陷的監測方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1466184A (zh) * | 2002-06-04 | 2004-01-07 | �����ɷ� | 直接计算金氧半场效晶体管界面缺陷量的方法 |
US20080096292A1 (en) * | 2006-10-20 | 2008-04-24 | Texas Instruments Incorporated | Method for measuring interface traps in thin gate oxide MOSFETs |
US20090224795A1 (en) * | 2008-03-05 | 2009-09-10 | Texas Instruments Inc. | Current-voltage-based method for evaluating thin dielectrics based on interface traps |
CN102163568A (zh) * | 2011-03-07 | 2011-08-24 | 北京大学 | 一种提取mos管沿沟道电荷分布的方法 |
-
2011
- 2011-12-02 CN CN2011103970059A patent/CN102520331B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1466184A (zh) * | 2002-06-04 | 2004-01-07 | �����ɷ� | 直接计算金氧半场效晶体管界面缺陷量的方法 |
US20080096292A1 (en) * | 2006-10-20 | 2008-04-24 | Texas Instruments Incorporated | Method for measuring interface traps in thin gate oxide MOSFETs |
US20090224795A1 (en) * | 2008-03-05 | 2009-09-10 | Texas Instruments Inc. | Current-voltage-based method for evaluating thin dielectrics based on interface traps |
CN102163568A (zh) * | 2011-03-07 | 2011-08-24 | 北京大学 | 一种提取mos管沿沟道电荷分布的方法 |
Non-Patent Citations (3)
Title |
---|
B.B.JIE ET.AL.: "Investigation of Interface Traps in LDD pMOSTs by the DCIV Method", 《IEEE ELECTRON DEVICE LETTERS》 * |
CHIH-TANG SAH: "DCIV Diagnosis for Submicron MOS Transistor Design, Process, Reliability and Manufacturing", 《IEEE CONFERENCE PUBLICATIONS》 * |
刘斯扬等: "基于电荷泵法的N-LDMOS界面态测试技术研究", 《固体电子学研究与进展》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
WO2014032416A1 (zh) * | 2012-08-29 | 2014-03-06 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN102832203B (zh) * | 2012-08-29 | 2014-10-08 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
US9255960B2 (en) | 2012-08-29 | 2016-02-09 | Peking University | Testing structure and method for interface trap density of gate oxide |
CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
CN103969544B (zh) * | 2014-03-04 | 2018-02-16 | 深圳博用科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
CN107478977A (zh) * | 2017-07-13 | 2017-12-15 | 中山大学 | 一种氧化物半导体薄膜晶体管陷阱态密度提取方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
TWI714494B (zh) * | 2020-04-09 | 2020-12-21 | 力晶積成電子製造股份有限公司 | 淺溝渠隔離結構中的針狀缺陷的監測方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102520331B (zh) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yang et al. | High temperature gate-bias and reverse-bias tests on SiC MOSFETs | |
CN102520331B (zh) | 用于sti型ldmos器件的界面陷阱测试方法 | |
US20140319540A1 (en) | Semiconductor device | |
CN102522386B (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
CN107957299B (zh) | 一种碳化硅线性温度传感器及其测温方法和制造方法 | |
CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
Bulucea et al. | Trench DMOS transistor technology for high-current (100 A range) switching | |
CN104596658A (zh) | 功率器件和智能功率模块 | |
CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
US20210384333A1 (en) | Semiconductor device and system | |
Brisbin et al. | Hot carrier reliability of N-LDMOS transistor arrays for power BiCMOS applications | |
Zhu et al. | Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width | |
Sah et al. | Profiling interface traps in MOS transistors by the DC current-voltage method | |
Raj et al. | Thermal analysis of AlGaN/GaN HEMT: Measurement and analytical modeling techniques | |
CN113505504B (zh) | 一种提取GaN HEMT器件热源模型的方法 | |
Lenzlinger | Gate protection of MIS devices | |
CN108878418B (zh) | 半导体装置、检测器件发热的方法及制造方法 | |
Phulpin et al. | Analysis of an ESD failure mechanism on a SiC MESFET | |
CN205789954U (zh) | 一种半导体测试结构 | |
CN112002756B (zh) | 带有igbt单元和电流电压感测及控制单元的半导体器件 | |
Gonzalez et al. | Measurement of diffusion length, lifetime, and surface recombination velocity in thin semiconductor layers | |
CN111668127B (zh) | 基于hemt器件的热电子效应测试结构及其表征方法 | |
Wang et al. | Leakage and h FE degradation in microwave bipolar transistors | |
Qi et al. | Lateral-transistor test structures for evaluating the effectiveness of surface doping techniques | |
Wachnik | The use of charge pumping to characterize generation by interface traps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |