CN104935316A - 用于控制收发通路切换的射频开关、射频系统和操作方法 - Google Patents

用于控制收发通路切换的射频开关、射频系统和操作方法 Download PDF

Info

Publication number
CN104935316A
CN104935316A CN201410108599.0A CN201410108599A CN104935316A CN 104935316 A CN104935316 A CN 104935316A CN 201410108599 A CN201410108599 A CN 201410108599A CN 104935316 A CN104935316 A CN 104935316A
Authority
CN
China
Prior art keywords
nmos fet
resistance
pole
receiver
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410108599.0A
Other languages
English (en)
Other versions
CN104935316B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=53838568&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104935316(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN201410108599.0A priority Critical patent/CN104935316B/zh
Priority to US14/271,446 priority patent/US9118398B1/en
Publication of CN104935316A publication Critical patent/CN104935316A/zh
Application granted granted Critical
Publication of CN104935316B publication Critical patent/CN104935316B/zh
Ceased legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及电路，公开了一种用于控制收发通路切换的射频开关、射频系统和操作方法。上述射频开关包括多个NMOS FET，可以通过该配置该射频开关中NMOS FET的工作状态，实现射频系统的天线端口连接到该射频系统的发射机端口或者接收机端口。该射频开关不需要电感，减小了电路尺寸。并且NMOS FET在工作时不消耗直流电流，从而降低功耗。由于采用了具有深N阱的集成电路工艺，可以满足较高输出功率的应用需求。

Description

用于控制收发通路切换的射频开关、射频系统和操作方法
技术领域
本申请涉及电路，特别涉及但不限于一种适合在集成电路中应用的射频开关。以通过配置该射频开关中NMOS FET的工作状态，实现射频系统的天线端口连接到该射频系统的发射机端口或者接收机端口。
背景技术
通常，采用二极管来切换在发射机（TX）端口和接收机（RX）端口之间的RF端口（天线）。然而，二极管需要直流电流（DC）来进行运作，引入了直流功耗。此外，与二极管一起使用的电感为这些二极管提供了直流工作点。大尺寸的电感限制了二极管在收发机的开关中的应用。因此，需要一种装置，该装置可以设计成减少直流功耗并减小尺寸。
发明内容
根据本发明一实施例，一种开关和一种包括该开关的电路采用金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field EffectTransistors，简称MOSFETs）并被配置成与收发机一起工作。
在一实施方式中，上述开关包括第一器件、第一NMOS FET、第二器件、第二NMOS FET、接收机使能节点、发射机使能节点、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、电压源、第一电容和第二电容。上述第一器件的第一极与发射机端口连接，上述第一器件的第二极经由上述第一电阻与接收机使能节点连接，上述第一器件的第三极经由上述第一电容连接到地，上述第一器件的第四极经由上述第二电阻连接到地，上述第一器件的第三极还经由上述第九电阻与上述电压源连接。上述第一NMOS FET的漏极与天线端口连接，上述第一NMOS FET的栅极经由上述第三电阻与发射机使能节点连接，上述第一NMOS FET的源极与发射机端口连接，上述第一NMOS FET的体端经由上述第四电阻连接到地。上述第二器件的第一极与上述天线端口连接，上述第二器件的第二极经由上述第五电阻与上述接收机使能节点连接，上述第二器件的第三极与接收机端口连接，上述第二器件的第四极经由上述第六电阻连接到地。上述第二NMOS FET的漏极与上述接收机端口连接，上述第二NMOS FET的栅极经由上述第七电阻与上述发射机使能节点连接，上述第二NMOS FET的源极经由上述第二电容连接到地，上述第二NMOS FET的体端经由上述第八电阻连接到地，上述第二NMOS FET的源极还经由上述第十电阻与上述电压源连接。
在另一实施方式中，一种射频系统包括发射机；接收机；天线，该天线配置成发射来自上述发射机的信号、或者接收信号并传递给上述接收机；开关，该开关配置成切换上述发射机或上述接收机是否与上述天线通信连接。上述开关包括多个NMOS FET，上述NMOS FET配置成在上述发射机与上述接收机之间切换，上述开关还包括第一器件、第一NMOS FET、第二器件、第二NMOS FET、接收机使能节点、发射机使能节点、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、电压源、第一电容和第二电容。上述第一器件的第一极与发射机端口连接，上述发射机端口与上述发射机通信连接，上述第一器件的第二极经由上述第一电阻与接收机使能节点连接，上述第一器件的第三极经由上述第一电容连接到地，上述第一器件的第四极经由上述第二电阻连接到地，上述第一器件的第三极还经由上述第九电阻与上述电压源连接。上述第一NMOS FET的漏极与天线端口连接，上述天线端口与上述天线通信连接，上述第一NMOS FET的栅极经由上述第三电阻与发射机使能节点连接，上述第一NMOS FET的源极与发射机端口连接，上述第一NMOS FET的体端经由上述第四电阻连接到地。上述第二器件的第一极与上述天线端口连接，上述第二器件的第二极经由上述第五电阻与上述接收机使能节点连接，上述第二器件的第三极与接收机端口连接，上述第二器件的第四极经由上述第六电阻连接到地。上述第二NMOS FET的漏极与上述接收机端口连接，上述接收机端口与上述接收机通信连接，上述第二NMOS FET的栅极经由上述第七电阻与上述发射机使能节点连接，上述第二NMOS FET的源极经由上述第二电容连接到地，上述第二NMOS FET的体端经由上述第八电阻连接到地，上述第二NMOS FET的源极还经由上述第十电阻与上述电压源连接。
在另一实施方式中，操作上述开关的方法包括以下步骤：在发射模式中，接通所述发射机端口；关闭所述接收机端口；将所述TXEN置为高电压（H）；将所述RXEN置为低电压（L）；关断所述第一器件和所述第二器件；以及导通所述第一NMOS FET和所述第二NMOS FET；在接收模式中，关闭所述发射机端口；接通所述接收机端口；将所述TXEN置为低电压；将所述RXEN置为高电压；导通所述第一器件和所述第二器件；以及关断所述第一NMOS FET和所述第二NMOS FET。
本发明实施方式与现有技术相比，主要区别及其效果在于：
在开关中使用NMOS FET，没有电感被引入，减小了电路尺寸，并且NMOS FET在工作时不需要直流电流，减少了直流功耗。
进一步地，各电容放置于NMOS FET的各极之间，为各NMOS FET提供交流电流路径，提高了电路运作性能。
进一步地，采用具有位于P阱与P衬底之间的深N阱的NMOS FET，可以在P阱与P衬底之间形成良好的隔离。在这种结构下，若P阱经由电阻连接到地，而深N阱是浮动的，不管输入信号的振幅多大，都不能在地与源极之间或地与漏极之间形成信号路径。
附图说明
本发明的非限制性和非详尽的各实施例将参照下列附图进行说明，其中类似附图标记除详细说明外在各种视图中指示类似部件。
图1示出了根据本发明一实施例的射频系统10的结构框图。
图2A是示出了根据本发明一实施例的开关的电路图。
图2B是示出了根据本发明一实施例的开关的电路图。
图3是示出了根据本发明另一实施例的开关的电路图。
图4是示出了根据本发明一实施例的操作开关的方法的流程图。
图5是示出了根据本发明一实施例的深N阱中的NMOS FET的结构的剖视图。
图6是图5所示的结构的等效电路图。
具体实施方式
现将对本发明的各种方面和实例进行说明。以下的描述为了全面理解和说明这些实例而提供了特定细节。但是，本领域的技术人员可以理解，即使没有许多这些细节，也可以实施本发明。此外，一些公知结构或功能可能没有被示出或详细描述，以避免不必要地模糊相关说明。
图1示出了根据本发明一实施例的射频系统的结构框图。
射频系统10包括发射机（TX）、接收机（RX）、开关120和天线（ANT）。可以将发射机TX和接收机RX包含于射频（RF）收发机100中。发射机TX和接收机RX可以在收发机100中组合并共用公共电路和/或单个外壳。天线ANT发射来自发射机TX的信号，或接收信号并将该信号传递给接收机RX。开关120在第一模式（也称为发射模式）和第二模式（也称为接收模式）间切换，在第一模式中，发射机TX与天线ANT通信连接，而接收机RX从天线ANT断开，在第二模式中，接收机RX与天线ANT通信连接，而发射机TX从天线ANT断开。图1中所示的开关120是单刀双掷开关，可以转换与发射机TX和接收机RX的连接。开关120的各实施例可以如开关20A、20B或30来实施，这将在下面进一步描述。
可选地，系统10还可以包括功率放大器（PA）110，该功率放大器110通信连接发射机TX与开关120并放大由该发射机TX输出的信号。
图2A是示出了根据本发明一实施例的开关20A的电路图。如图2A所示，该开关20A包括第一器件200、第一NMOS场效应晶体管（FET）M22、第二器件210、第二NMOS FET M26、接收机使能节点RXEN、发射机使能节点TXEN、第一电阻R20、第二电阻R21、第三电阻R22、第四电阻R23、第五电阻R24、第六电阻R25、第七电阻R26、第八电阻R27、第九电阻R28、第十电阻R29、电压源VC、第一电容C20和第二电容C22。该开关20A还可以包括发射机端口TX PORT、接收机端口RX PORT和天线端口ANT PORT。需注意的是，由于射频信号从天线端口发射，天线端口也可以称为RF端口。
第一器件200的第一极与发射机端口TX PORT连接，该发射机端口TXPORT还与图1中所示的发射机TX通信连接。该第一器件200的第二极经由第一电阻R20与接收机使能节点RXEN连接。该第一器件200的第三极经由第一电容C20连接到地。该第一器件200的第四极经由第二电阻R21连接到地。该第一器件200的第三极还经由第九电阻R28与电压源VC连接。
第一NMOS FET M22的漏极与天线端口ANT PORT连接，该天线端口ANT PORT还与图1中所示的天线ANT通信连接。第一NMOS FET M22的栅极经由第三电阻R22与发射机使能节点TXEN连接。该第一NMOS FETM22的源极与发射机端口TX PORT连接。该第一NMOS FET M22的体端经由第四电阻R23连接到地。
第二器件210的第一极与天线端口ANT PORT连接。该第二器件210的第二极经由第五电阻R24与接收机使能节点RXEN连接。该第二器件210的第三极与接收机端口RX PORT连接。该第二器件210的第四极经由第六电阻R25连接到地。
第二NMOS FET M26的漏极与接收机端口RX PORT连接，该接收机端口RX PORT还与图1中所示的接收机RX通信连接。该第二NMOS FETM26的栅极经由第七电阻R26与发射机使能节点TXEN连接。该第二NMOSFET M26的源极经由第二电容C22连接到地。该第二NMOS FET M26的体端经由第八电阻R27连接到地。该第二NMOS FET M26的源极还经由第十电阻R29与电压源VC连接。
图4是示出了根据本发明一实施例的操作开关的方法400的流程图。该方法400包括：在发射模式中，接通发射机TX（方框410A）；关断接收机RX（方框420A）；将TXEN置为高电压（H）（方框430A）；将RXEN置为低电压（L）（方框440A）；关断第一器件200和第二器件210（方框450A）；以及导通第一NMOS FET M22和第二NMOS FET M26（方框460A）。或该方法400包括：在接收模式中，关断发射机TX（方框410B）；接通接收机RX（方框420B）；将TXEN置为低电压（方框430B）；将RXEN置为高电压（方框440B）；导通第一器件200和第二器件210（方框450B）；以及关断第一NMOS FET M22和第二NMOS FET M26（方框460B）。
图2B是示出了根据本发明一实施例的开关20B的示意图。相同或相似的附图标记表示与图2A相同或相似的电路元件，例如第一器件200、第二器件210、第一NMOS FET M22、第二NMOS FET M26、第一电阻R20、第二电阻R21、第三电阻R22、第四电阻R23、第五电阻R24、第六电阻R25、第七电阻R26、第八电阻R27、第九电阻R28、第十电阻R29、第一电容C20、第二电容C22，其细节为简单起见在此省略。开关20B还包括第三电容C24、第四电容C26、第五电容C27和第六电容C28。
第三电容C24放置于第一器件200的第一极与第二极之间。第四电容C26放置于第一器件200的第四极与第一极之间。第五电容C27放置于第二器件210的第一极与第二极之间。第六电容C28放置于第二器件210的第四极与第一极之间。
可选地，第一器件200包括第三NMOS FET M20。该第一器件200的第一极是该第三NMOS FET M20的漏极。该第一器件200的第二极是该第三NMOS FET M20的栅极。该第一器件200的第三极是该第三NMOS FETM20的源极。该第一器件200的第四极是该第三NMOS FET M20的体端。
可选地，第二器件210包括第四NMOS FET M24。该第二器件210的第一极是该第四NMOS FET M24的漏极。该第二器件210的第二极是该第四NMOS FET M24的栅极。该第二器件210的第三极是该第四NMOS FETM24的源极。该第二器件210的第四极是该第四NMOS FET M24的体端。
图4是示出了根据本发明一实施例的操作开关的方法400的流程图。该方法400包括：在发射模式中，接通发射机端口TX PORT（方框410A）；关闭接收机端口RX PORT（方框420A）；将发射机使能节点TXEN置为高电压（H）（方框430A）；将接收机使能节点RXEN置为低电压（L）（方框440A）；关断第一器件200和第二器件210（方框450A）；以及导通第一NMOS FET M22和第二NMOS FET M26（方框460A）。或该方法400包括：在接收模式中，关闭发射机端口TX PORT（方框410B）；接通接收机端口RX PORT（方框420B）；将发射机使能节点TXEN置为低电压（方框430B）；将接收机使能节点RXEN置为高电压（方框440B）；导通第一器件200和第二器件210（方框450B）；以及关断第一NMOS FET M22和第二NMOS FET M26（方框460B）。
返阅图3，图3是示出了根据本发明一实施例的开关30的电路图。该开关30包括第一器件300、第一NMOS FET M34、第二器件310、第二NMOSFET M38、接收机使能节点RXEN、发射机使能节点TXEN、第一电阻R310、第二电阻315、第三电阻R340、第四电阻R345、第五电阻R350、第六电阻R355、第七电阻R380、第八电阻R385、第九电阻R390、第十电阻R395、电压源VC（DC偏置）、第一电容C30和第二电容C32。
第一器件300包括第三NMOS FET M31、第五NMOS FET M32和第六NMOS FET M33。该第一器件300的第一极是该第三NMOS FET M31的漏极。该第一器件300的第二极是该第三NMOS FET M31的栅极。该第一器件300的第三极是该第六NMOS FET M33的源极。该第一器件300的第四极是该第三NMOS FET M31的体端。
该第三NMOS FET M31的漏极与发射机端口TX PORT连接。该第三NMOS FET M31的栅极经由第一电阻R310与接收机使能节点RXEN连接。该第三NMOS FET M31的源极与该第五NMOS FET M32的漏极连接。该第三NMOS FET的体端经由第二电阻R315连接到地。
该第五NMOS FET M32的漏极与该第三NMOS FET M31的源极连接。该第五NMOS FET M32的栅极经由第十一电阻R320与接收机使能节点RXEN连接。该第五NMOS FET M32的源极与该第六NMOS FET M33的漏极连接。该第五NMOS FET M32的体端经由第十二电阻R325连接到地。
该第六NMOS FET M33的漏极与该第五NMOS FET M32的源极连接。该第六NMOS FET M33的栅极经由第十三电阻R330与接收机使能节点RXEN连接。该第六NMOS FET M33的体端经由第十四电阻R335连接到地。该第六NMOS FET M33的源极经由第一电容C30连接到地，且该第六NMOS FET M33的源极还经由第九电阻R390与电压源VC连接。
可选地，第二器件310包括第四NMOS FET M35、第七NMOS FET M36和第八NMOS FET M37。该第二器件310的第一极是该第四NMOS FETM35的漏极。该第二器件310的第二极是该第四NMOS FET M35的栅极。该第二器件310的第三极是该第八NMOS FET M37的源极。该第二器件310的第四极是该第四NMOS FET M35的体端。
该第四NMOS FET M35的漏极与天线端口ANT PORT连接。该第四NMOS FET M35的栅极经由第五电阻R350与接收机使能节点RXEN连接。该第四NMOS FET M35的源极与该第七NMOS FET M36的漏极连接。该第四NMOS FET M35的体端经由第六电阻R355连接到地。
该第七NMOS FET M36的漏极与该第四NMOS FET M35的源极连接。该第七NMOS FET M36的栅极经由第十五电阻R360与接收机使能节点RXEN连接。该第七NMOS FET M36的源极与该第八NMOS FET M37的漏极连接。该第七NMOS FET M36的体端经由第十六电阻R365连接到地。
该第八NMOS FET M37的漏极与该第七NMOS FET M36的源极连接。该第八NMOS FET M37的栅极经由第十七电阻R370与接收机使能节点RXEN连接。该第八NMOS FET M37的源极与接收机RX连接，并且该第八NMOS FET M37的体端经由第十八电阻R375连接到地。
开关30还包括第三电容C34、第四电容C36、第五电容C37和第六电容C38。
第三电容C34放置于该第三NMOS FET M31的漏极与栅极之间。第四电容C36放置于该第三NMOS FET M31的体端与漏极之间。第五电容C37放置于该第四NMOS FET M35的漏极和栅极之间。第六电容C38放置于该第七NMOS FET M36的体端与漏极之间。
第一电容C30为各NMOS FET M31、M32和M33提供交流电流路径。由于当开关30在高频下运作时，第一电阻R310、第十一电阻R320、第十三电阻R330阻止高频路径的形成，这些电阻R310、R320和R330减少了漏电。通过这些电阻R310、R320和R330的电流产生压降，因此M31、M32和M33的栅极上的电压相对于RXEN的电压是可变的，而不是恒定的。第三电容C34提供了在第三NMOS FET M31与发射机端口TX PORT之间的交流电流路径，从而使该第三NMOS FET M31的栅极的电压能够快速地跟进发射机端口TX PORT的电压。第四电容C36提供了在第三NMOS FETM31的漏极和第三NMOS FET M31的体端之间的交流电流路径，从而使该第三NMOS FET M31的体端的电压能够快速地跟进该第三NMOS FET M31的漏极的电压。
将在下面对开关30的运作过程进行简要的描述。当收发机100在发射模式下运作，发射机端口TX PORT为接通（ON），而接收机端口RX PORT为关闭（OFF），发射机使能节点TXEN置为高电压（H），而RXEN置为低电压（L）。第一NMOS FET M34和第二NMOS FET M38为ON。第三NMOS FET M31、第五NMOS FET M32和第六NMOS FET M33,以及第四NMOS FET M35、第七NMOS FET M36和第八NMOS FET M37为OFF。因此，可以经由第一NMOS FET M34将来自发射机端口TX PORT的发射信号提供给天线端口ANT PORT，而由天线端口ANT PORT至接收机端口RX PORT的泄漏信号可以经由第二NMOS FET M38分流到地。并且，由于第四NMOS FET M35、第七NMOS FET M36和第八NMOS FET M37为OFF，接收机端口RX PORT将与天线端口ANT PORT隔离。
可选地，当收发机100在接收模式下运作时，发射机端口TX PORT为OFF，而接收机端口RX PORT为ON，发射机使能节点TXEN置为低电压（L），而接收机使能节点RXEN置为高电压（H）。第一NMOS FET M34和第二NMOS FET M38为OFF。第三NMOS FET M31、第五NMOS FETM32和第六NMOS FET M33,，以及第四NMOS FET M35、第七NMOS FETM36和第八NMOS FET M37为ON。因此，可以经由第四NMOS FET M35、第七NMOS FET M36和第八NMOS FET M37将来自天线端口ANT PORT的接收信号提供给接收机端口RX PORT，而来自发射机端口TX PORT的任何信号或噪声可以经由第三NMOS FET M31、第五NMOS FET M32和第六NMOS FET M33分流到地。并且，由于第一NMOS FET M34为OFF，来自发射机端口TX PORT的发射信号将与天线端口ANT PORT隔离。由于第二NMOS FET M38为OFF，到接收机端口RX PORT的接收信号将不会被分流到地。
图4是示出了根据本发明一实施例的操作开关的方法400的流程图。该方法400包括：在发射模式中，接通发射机端口TX PORT（方框410A）；关闭接收机端口RX PORT（方框420A）；将发射机使能节点TXEN置为高电压（H）（方框430A）；将RXEN置为低电压（L）（方框440A）；关断第一器件300和第二器件310（方框450A）；以及导通第一NMOS FETM34和第二NMOS FET M38（方框460A）。或该方法400包括：在接收模式中，关闭发射机端口TX PORT（方框410B）；接通接收机端口RX PORT（方框420B）；将发射机使能节点TXEN置为低电压（方框430B）；将接收机使能节点RXEN置为高电压（方框440B）；导通第一器件300和第二器件310（方框450B）；以及关断第一NMOS FET M34和第二NMOS FETM38（方框460B）。
图5是示出了根据本发明一实施例的在深N阱（DNW）中的上述NMOSFET的结构的剖视图，例如各NMOS FET M20、M22、M24、M26、M31、M32、M33、M34、M35、M36、M37和M38。除了上述的四极外，例如第一极为漏极（D）、第二极为栅极（G）、第三极为源极（S）和第四极为体端（Body），该多个NMOS FET的每一个包括位于P阱与P衬底（Sub）之间的深N阱，该P阱有两个N注入区。
图6是图5所示结构的等效电路图。如图6所示，第一寄生二极管DN1位于漏极与P阱之间。该第一寄生二极管DN1的正极与P阱连接，该第一寄生二极管DN1的负极与漏极连接。第二寄生二极管DN2位于源极至P阱之间。该第二寄生二极管DN2的正极与P阱连接，该第二寄生二极管DN2的负极与源极连接。第三寄生二极管DN3和第四寄生二极管DN4以背靠背的方式位于P阱与P衬底之间。更具体地说，第三寄生二极管DN3的负极和第四寄生二极管DN4的负极都与深N阱连接。第三寄生二极管DN3的正极与P阱连接。第四寄生二极管DN4的正极与P衬底连接。在P阱与DNW之间的第三寄生二极管DN3和在DNW与P衬底之间的第四寄生二极管DN4在P阱与P衬底之间形成良好的隔离。此外，P阱经由电阻R连接到地，而DNW是浮动的。在这种电路配置下，不管输入信号的振幅多大，都不能在地与源极之间或地与漏极之间形成信号路径。
当在开关电路中使用DNW中的NMOS FET时，没有电感被引入，从而缩小了集成电路的尺寸。此外，NMOS FET在运作时不需要直流电流（DC），从而减少了DC功耗。此外，NMOS FET可以集成于电路中，而不是设计于独立的电路中。此外，本电路在达到NMOS FET的增益压缩点前具有良好的线性关系。
对于本领域技术人员，应当理解，可以将不同实施例中的部件进行组合以产生另一个技术方案。该书面说明书使用实例来公开本发明，包括最佳实施方式，并且也使本领域任何技术人员能实施本发明，包括制造和使用任何装置或系统和执行任何所结合的方法。本发明的专利范围由本权利要求书限定，并可包括本领域技术人员想到的其他实例。这些其他实例如果具有与本权利要求书的文字语言相同的结构元件，或包括与本权利要求书的文字语言没有本质区别的等同结构元件，则这些其他实例意欲在该权利要求书的范围之内。

Claims (14)

1.一种开关，其特征在于，所述开关包括第一器件（200）、第一NMOSFET（M22）、第二器件（210）、第二NMOS FET（M26）、接收机使能节点（RXEN）、发射机使能节点（TXEN）、第一电阻（R20）、第二电阻（R21）、第三电阻（R22）、第四电阻（R23）、第五电阻（R24）、第六电阻（R25）、第七电阻（R26）、第八电阻（R27）、第九电阻（R28）、第十电阻（R29）、电压源（VC）、第一电容（C20）和第二电容（C22）；
其中，所述第一器件的第一极与发射机端口连接，所述第一器件的第二极经由所述第一电阻与接收机使能节点连接，所述第一器件的第三极经由所述第一电容连接到地，所述第一器件的第四极经由所述第二电阻连接到地，所述第一器件的第三极还经由所述第九电阻与所述电压源连接；
所述第一NMOS FET的漏极与天线端口连接，所述第一NMOS FET的栅极经由所述第三电阻与发射机使能节点连接，所述第一NMOS FET的源极与所述发射机端口连接，所述第一NMOS FET的体端经由所述第四电阻连接到地；
所述第二器件的第一极与所述天线端口连接，所述第二器件的第二极经由所述第五电阻与所述接收机使能节点连接，所述第二器件的第三极与接收机端口连接，所述第二器件的第四极经由所述第六电阻连接到地；
所述第二NMOS FET的漏极与所述接收机端口连接，所述第二NMOSFET的栅极经由所述第七电阻与所述发射机使能节点连接，所述第二NMOSFET的源极经由所述第二电容连接到地，所述第二NMOS FET的体端经由所述第八电阻连接到地，所述第二NMOS FET的源极还经由所述第十电阻与所述电压源连接。
2.根据权利要求1所述的开关，其特征在于，所述开关还包括第三电容（C24）、第四电容（C26）、第五电容（C27）和第六电容（C28）；
其中，所述第三电容放置于所述第一器件的第一极与第二极之间；
所述第四电容放置于所述第一器件的第四极与第一极之间；
所述第五电容放置于所述第二器件的第一极与第二极之间；以及
所述第六电容放置于所述第二器件的第四极与第一极之间。
3.根据权利要求1所述的开关，其特征在于，
所述第一器件包括第三NMOS FET，
所述第一器件的第一极是所述第三NMOS FET的漏极，
所述第一器件的第二极是所述第三NMOS FET的栅极，
所述第一器件的第三极是所述第三NMOS FET的源极，
以及所述第一器件的第四极是所述第三NMOS FET的体端；
所述第二器件包括第四NMOS FET，
所述第二器件的第一极是所述第四NMOS FET的漏极，
所述第二器件的第二极是所述第四NMOS FET的栅极，
所述第二器件的第三极是所述第四NMOS FET的源极，
以及所述第二器件的第四极是所述第四NMOS FET的体端。
4.根据权利要求1所述的开关，其特征在于，所述第一器件包括第三NMOS FET（M31）、第五NMOS FET（M32）和第六NMOS FET（M33）；
其中，所述第三NMOS FET的漏极与所述发射机端口连接，所述第三NMOS FET的栅极经由所述第一电阻与所述接收机使能节点连接，所述第三NMOS FET的源极与所述第五NMOS FET的漏极连接，所述第三NMOSFET的体端经由所述第二电阻连接到地；
所述第五NMOS FET的漏极与所述第三NMOS FET的源极连接，所述第五NMOS FET的栅极经由第十一电阻（R320）与所述接收机使能节点连接，所述第五NMOS FET的源极与所述第六NMOS FET的漏极连接，所述第五NMOS FET的体端经由第十二电阻（R325）连接到地；
所述第六NMOS FET的漏极与所述第五NMOS FET的源极连接，所述第六NMOS FET的栅极经由第十三电阻（R330）与所述接收机使能节点连接，所述第六NMOS FET的体端经由第十四电阻（R335）连接到地，所述第六NMOS FET的源极经由所述第一电容连接到地，所述第六NMOS FET的源极经由所述第九电阻与所述电压源连接。
5.根据权利要求1所述的开关，其特征在于，所述第二器件包括第四NMOS FET（M35）、第七NMOS FET（M36）和第八NMOS FET（M37）；
其中，所述第四NMOS FET的漏极与所述天线端口连接，所述第四NMOS FET的栅极经由所述第五电阻与所述接收机使能节点连接，所述第四NMOS FET的源极与所述第七NMOS FET的漏极连接，所述第四NMOSFET的体端经由所述第六电阻连接到地；
所述第七NMOS FET的漏极与所述第四NMOS FET的源极连接，所述第七NMOS FET的栅极经由第十五电阻（R360）与所述接收机使能节点连接，所述第七NMOS FET的源极与所述第八NMOS FET的漏极连接，所述第七NMOS FET的体端经由第十六电阻（R365）连接到地；
所述第八NMOS FET的漏极与所述第七NMOS FET的源极连接，所述第八NMOS FET的栅极经由第十七电阻（R370）与所述接收机使能节点连接，所述第八NMOS FET的源极与接收机连接，所述第八NMOS FET的体端经由第十八电阻（R375）连接到地。
6.根据权利要求1所述的开关，其特征在于，每个所述NMOS FET包括位于P阱与P衬底之间的深N阱，所述P阱有两个N注入区。
7.一种射频系统，其特征在于，包括：
发射机（TX）；
接收机（RX）；
天线（ANT），该天线配置成发射来自所述发射机的信号，或者接收信号并传递给所述接收机；
开关，该开关配置成切换所述发射机或所述接收机是否与天线端口通信连接，所述天线端口与所述天线通信连接；
其中，所述开关包括多个NMOS FET，所述NMOS FET配置成在所述发射机与所述接收机之间切换，
所述开关还包括第一器件（200）、第一NMOS FET（M22）、第二器件（210）、第二NMOS FET（M26）、接收机使能节点（RXEN）、发射机使能节点（TXEN）、第一电阻（R20）、第二电阻（R21）、第三电阻（R22）、第四电阻（R23）、第五电阻（R24）、第六电阻（R25）、第七电阻（R26）、第八电阻（R27）、第九电阻（R28）、第十电阻（R29）、电压源（VC）、第一电容（C20）和第二电容（C22）；
所述第一器件的第一极与发射机端口连接，所述发射机端口与所述发射机通信连接，所述第一器件的第二极经由所述第一电阻与所述接收机使能节点连接，所述第一器件的第三极经由所述第一电容连接到地，所述第一器件的第四极经由所述第二电阻连接到地，所述第一器件的第三极还经由所述第九电阻与所述电压源连接；
所述第一NMOS FET的漏极与天线端口连接，所述天线端口与所述天线通信连接，所述第一NMOS FET的栅极经由所述第三电阻与所述发射机使能节点连接，所述第一NMOS FET的源极与所述发射机端口连接，所述第一NMOS FET的体端经由所述第四电阻连接到地；
所述第二器件的第一极与所述天线端口连接，所述第二器件的第二极经由所述第五电阻与所述接收机使能节点连接，所述第二器件的第三极与接收机端口连接，所述第二器件的第四极经由所述第六电阻连接到地；
所述第二NMOS FET的漏极与所述接收机端口连接，所述接收机端口与所述接收机通信连接，所述第二NMOS FET的栅极经由所述第七电阻与所述发射机使能节点连接，所述第二NMOS FET的源极经由所述第二电容连接到地，所述第二NMOS FET的体端经由所述第八电阻连接到地，所述第二NMOS FET的源极还经由所述第十电阻与所述电压源连接。
8.根据权利要求7所述的射频系统，其特征在于，所述开关还包括第三电容（C24）、第四电容（C26）、第五电容（C27）和第六电容（C28）；
其中，所述第三电容放置于所述第一器件的第一极与第二极之间；
所述第四电容放置于所述第一器件的第四极与第一极之间；
所述第五电容放置于所述第二器件的第一极与第二极之间；以及
所述第六电容放置于所述第二器件的第四极与第一极之间。
9.根据权利要求7所述的射频系统，其特征在于，
所述第一器件包括第三NMOS FET，
所述第一器件的第一极是所述第三NMOS FET的漏极，
所述第一器件的第二极是所述第三NMOS FET的栅极，
所述第一器件的第三极是所述第三NMOS FET的源极，
以及所述第一器件的第四极是所述第三NMOS FET的体端；
和/或所述第二器件包括第四NMOS FET，
所述第二器件的第一极是所述第四NMOS FET的漏极，
所述第二器件的第二极是所述第四NMOS FET的栅极，
所述第二器件的第三极是所述第四NMOS FET的源极，
以及所述第二器件的第四极是所述第四NMOS FET的体端。
10.根据权利要求7所述的射频系统，其特征在于，所述第一器件包括第三NMOS FET（M31）、第五NMOS FET（M32）和第六NMOS FET（M33）；
其中，所述第三NMOS FET的漏极与所述发射机端口连接，所述第三NMOS FET的栅极经由所述第一电阻与所述接收机使能节点连接，所述第三NMOS FET的源极与所述第五NMOS FET的漏极连接，所述第三NMOSFET的体端经由所述第二电阻连接到地；
所述第五NMOS FET的漏极与所述第三NMOS FET的源极连接，所述第五NMOS FET的栅极经由第十一电阻与所述接收机使能节点连接，所述第五NMOS FET的源极与所述第六NMOS FET的漏极连接，所述第五NMOS FET的体端经由第十二电阻连接到地；
所述第六NMOS FET的漏极与所述第五NMOS FET的源极连接，所述第六NMOS FET的栅极经由第十三电阻与所述接收机使能节点连接，所述第六NMOS FET的体端经由第十四电阻连接到地，所述第六NMOS FET的源极经由所述第一电容连接到地，所述第六NMOS FET的源极经由所述第九电阻与所述电压源连接。
11.根据权利要求7所述的射频系统，其特征在于，所述第二器件包括第四NMOS FET、第七NMOS FET和第八NMOS FET；
其中，所述第四NMOS FET的漏极与所述天线端口连接，所述第四NMOS FET的栅极经由所述第五电阻与所述接收机使能节点连接，所述第四NMOS FET的源极与所述第七NMOS FET的漏极连接，所述第四NMOSFET的体端经由所述第六电阻连接到地；
所述第七NMOS FET的漏极与所述第四NMOS FET的源极连接，所述第七NMOS FET的栅极经由第十五电阻与所述接收机使能节点连接，所述第七NMOS FET的源极与所述第八NMOS FET的漏极连接，所述第七NMOS FET的体端经由第十六电阻连接到地；
所述第八NMOS FET的漏极与所述第七NMOS FET的源极连接，所述第八NMOS FET的栅极经由第十七电阻与所述接收机使能节点连接，所述第八NMOS FET的源极与所述接收机连接，所述第八NMOS FET的体端经由第十八电阻连接到地。
12.根据权利要求7所述的射频系统，其特征在于，每个所述NMOS FET包括位于P阱与P衬底之间的深N阱，所述P阱有两个重掺杂N区。
13.根据权利要求7所述的射频系统，其特征在于，该射频系统还包括功率放大器，该功率放大器通信连接所述发射机端口与所述开关并配置成放大由所述发射机端口输出的信号。
14.一种操作开关的方法，其特征在于，所述开关包括：
第一器件（200）、第一NMOS FET（M22）、第二器件（210）、第二NMOS FET（M26）、接收机使能节点（RXEN）、发射机使能节点（TXEN）、第一电阻（R20）、第二电阻（R21）、第三电阻（R22）、第四电阻（R23）、第五电阻（R24）、第六电阻（R25）、第七电阻（R26）、第八电阻（R27）、第九电阻（R28）、第十电阻（R29）、电压源（VC）、第一电容（C20）和第二电容（C22）；
其中，所述第一器件的第一极与发射机端口连接，所述第一器件的第二极经由所述第一电阻与接收机使能节点连接，所述第一器件的第三极经由所述第一电容连接到地，所述第一器件的第四极经由所述第二电阻连接到地，所述第一器件的第三极还经由所述第九电阻与所述电压源连接；
所述第一NMOS FET的漏极与天线端口连接，所述第一NMOS FET的栅极经由所述第三电阻与发射机使能节点连接，所述第一NMOS FET的源极与所述发射机端口连接，所述第一NMOS FET的体端经由所述第四电阻连接到地；
所述第二器件的第一极与所述天线端口连接，所述第二器件的第二极经由所述第五电阻与所述接收机使能节点连接，所述第二器件的第三极与接收机连接，所述第二器件的第四极经由所述第六电阻连接到地；
所述第二NMOS FET的漏极与所述接收机端口连接，所述第二NMOSFET的栅极经由所述第七电阻与所述发射机使能节点连接，所述第二NMOSFET的源极经由所述第二电容连接到地，所述第二NMOS FET的体端经由所述第八电阻连接到地，所述第二NMOS FET的源极还经由所述第十电阻与所述电压源连接；
所述方法包括以下步骤：
在发射模式中：
接通所述发射机端口；
关闭所述接收机端口；
将所述发射机使能节点置为高电压；
将所述接收机使能节点置为低电压；
关断所述第一器件和所述第二器件；以及
导通所述第一NMOS FET和所述第二NMOS FET；
在接收模式中：
关闭所述发射机端口；
接通所述接收机端口；
将所述发射机使能节点置为低电压；
将所述接收机使能节点置为高电压；
导通所述第一器件和所述第二器件；以及
关断所述第一NMOS FET和所述第二NMOS FET。
CN201410108599.0A 2014-03-21 2014-03-21 用于控制收发通路切换的射频开关、射频系统和操作方法 Ceased CN104935316B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410108599.0A CN104935316B (zh) 2014-03-21 2014-03-21 用于控制收发通路切换的射频开关、射频系统和操作方法
US14/271,446 US9118398B1 (en) 2014-03-21 2014-05-06 Switch configured to control a transceiver and a radio frequency system comprising the switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410108599.0A CN104935316B (zh) 2014-03-21 2014-03-21 用于控制收发通路切换的射频开关、射频系统和操作方法

Publications (2)

Publication Number Publication Date
CN104935316A true CN104935316A (zh) 2015-09-23
CN104935316B CN104935316B (zh) 2018-08-31

Family

ID=53838568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410108599.0A Ceased CN104935316B (zh) 2014-03-21 2014-03-21 用于控制收发通路切换的射频开关、射频系统和操作方法

Country Status (2)

Country Link
US (1) US9118398B1 (zh)
CN (1) CN104935316B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111154A (zh) * 2017-11-27 2018-06-01 海宁海微电子科技有限公司 一种电阻共享开关电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674006B2 (en) 2014-08-20 2017-06-06 Skyworks Solutions, Inc. Systems and methods to switch radio frequency signals for greater isolation
US9685989B1 (en) * 2016-02-01 2017-06-20 Rockwell Collins, Inc. Radio frequency power output control and detection for electronically scanned array system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245210A1 (en) * 2004-04-29 2005-11-03 Freescale Semiconductor Inc. Wireless transceiver and method of operating the same
US20060119451A1 (en) * 2004-12-08 2006-06-08 Airoha Technology Corp. Switching circuits
CN101192695A (zh) * 2006-12-01 2008-06-04 三星电机株式会社 用于高功率cmos天线开关的系统、方法及设备
US20080290928A1 (en) * 2007-05-24 2008-11-27 Kabushiki Kaisha Toshiba Switching circuit
US20120256678A1 (en) * 2011-04-08 2012-10-11 International Business Machines Corporation Variable Impedance Single Pole Double Throw CMOS Switch
CN101536327B (zh) * 2006-11-09 2013-03-13 瑞萨电子株式会社 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847808B2 (en) * 2002-02-28 2005-01-25 G-Plus, Inc. Ultra-high linearity RF passive mixer
US7277682B2 (en) * 2002-05-16 2007-10-02 Silicon Storage Technology, Inc. RF passive mixer with DC offset tracking and local oscillator DC bias level-shifting network for reducing even-order distortion
US8547162B2 (en) * 2009-12-23 2013-10-01 Texas Instruments Incorporated Integration of MOSFETs in a source-down configuration
JP2013172482A (ja) * 2012-02-17 2013-09-02 Toshiba Corp スイッチ制御回路、半導体装置および無線通信装置
WO2014089517A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Adaptive tuning voltage buffer for millimeter-wave multi-channel frequency synthesizer example embodiments
US8977217B1 (en) * 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US9106234B2 (en) * 2013-03-15 2015-08-11 Qualcomm Incorporated Programmable frequency divider for local oscillator generation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245210A1 (en) * 2004-04-29 2005-11-03 Freescale Semiconductor Inc. Wireless transceiver and method of operating the same
US20060119451A1 (en) * 2004-12-08 2006-06-08 Airoha Technology Corp. Switching circuits
CN101536327B (zh) * 2006-11-09 2013-03-13 瑞萨电子株式会社 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置
CN101192695A (zh) * 2006-12-01 2008-06-04 三星电机株式会社 用于高功率cmos天线开关的系统、方法及设备
US20080290928A1 (en) * 2007-05-24 2008-11-27 Kabushiki Kaisha Toshiba Switching circuit
US20120256678A1 (en) * 2011-04-08 2012-10-11 International Business Machines Corporation Variable Impedance Single Pole Double Throw CMOS Switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111154A (zh) * 2017-11-27 2018-06-01 海宁海微电子科技有限公司 一种电阻共享开关电路

Also Published As

Publication number Publication date
CN104935316B (zh) 2018-08-31
US9118398B1 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
CN108063627B (zh) 射频收发开关
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
EP2847869B1 (en) A transceiver with an integrated rx/tx configurable passive network
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US10523264B2 (en) Second order harmonic cancellation for radio frequency front-end switches
US20060009164A1 (en) Radio frequency switching circuit
US8768270B2 (en) High linearity TX/RX switch
CN110311630A (zh) 用于旁路低噪声放大器的系统和方法
US8886136B1 (en) Two-pin TR switch with switched capacitor
KR20080031133A (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
CN105049015A (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US20090029654A1 (en) Using radio frequency transmit/receive switches in radio frequency communications
US20050107043A1 (en) Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip
CN105024677A (zh) Rf开关电路
US8390395B2 (en) High power RF switch with active device size tapering
CN110995310B (zh) 一种射频前端电路及其控制方法
CN101098135A (zh) 半导体集成电路器件和射频模块
WO2014020297A1 (en) Radio frequency transceivers
KR20070002075A (ko) 무선 송수신기 및 이를 동작시키는 방법
CN105049016A (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US8135357B1 (en) Integrated transmitter/receiver switch with impedance matching network
US10511344B1 (en) Transceiver resonant receive switch
CN104935316A (zh) 用于控制收发通路切换的射频开关、射频系统和操作方法
US10333579B1 (en) Multi-mode configurable transceiver with low voltage switches
KR100806298B1 (ko) 전송선 변압기를 이용한 전력 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Applicant after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: Shanghai city 201203 Keyuan Road, Pudong New Area Zhangjiang hi tech Park No. 1278 3A

Applicant before: Beken Corporation (Shanghai Headquarters)

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20200123

Decision number of declaring invalidation: 43186

Granted publication date: 20180831

IW01 Full invalidation of patent right