CN105811947A - 射频开关及多路输出选择器 - Google Patents

Abstract

一种射频开关和一种多路输出选择器，其中，所述射频开关包括：开关器件，所述开关器件具有输入端、输出端和控制端，通过在所述控制端施加电学信号可以控制所述开关器件的开启和关闭；以及耦合器件，所述耦合器件适于将施加至所述开关器件输入端的电学信号耦合至所述控制端。所述多路输出选择器包括了上述的射频开关。本发明的射频开关和多路输出选择器的线性特性好。

Description

射频开关及多路输出选择器

技术领域

本发明涉及集成电路领域，尤其涉及一种射频开关及一种多路输出选择器。

背景技术

在无线通信领域，射频前端是实现射频信号无线传输的关键部件。多模多带的CMOS射频收发器采用射频多路输出选择器(demultiplexer)从功率放大驱动端传输射频功率到不同的输出端，而射频开关是所述多路输出选择器的核心部件。此外，现有通信系统中，多采用了高峰值平均功率比(PAPR：Peak-Average-Power-Ratio)的调制方案，其需要射频开关具有较高的线性度特性以满足在高功率下的应用。

但是，现有技术的射频开关难以满足高峰值平均功率比信号的应用，其线性度特性差。

发明内容

本发明解决的问题是，如何提高射频开关的线性度特性。

为解决上述问题，本发明实施例提供了一种射频开关，所述射频开关包括：开关器件，所述开关器件具有输入端、输出端和控制端，通过在所述控制端施加电学信号可以控制所述开关器件的开启和关闭；以及耦合器件，所述耦合器件适于将施加至所述开关器件输入端的电学信号耦合至所述控制端。

可选地，所述耦合器件为第一电容，所述第一电容的第一端与所述开关器件的输入端电学连接，第二端与所述开关器件的控制端电学连接，适于将施加至所述开关器件输入端的电学信号的交流分量耦合至所述控制端。

可选地，所述射频开关还包括：第一电阻，所述第一电阻的第一端适于连接控制信号，第二端与所述开关器件的控制端电学连接；以及第二电容，所述第二电容的第一端适于连接输入信号，第二端与所述开关器件的输入端电学连接。

可选地，所述开关器件为MOS晶体管，所述MOS晶体管的栅极作为控制端，源极作为输入端，漏极作为输出端。

可选地，所述射频开关还包括：第二电阻，所述第二电阻的第一端与所述MOS晶体管的衬底电学连接，第二端接地。

可选地，所述射频开关还包括：第三电阻、第一开关和第二开关，其中，所述第三电阻的第一端与所述MOS晶体管的源极电学连接，第二端与所述第一开关的第一端和所述第二开关的第一端电学连接，所述第一开关的第二端连接预设开启电压，所述第二开关的第二端连接预设关闭电压。

可选地，当所述MOS晶体管开启时，所述第一开关闭合，所述第二开关断开；当所述MOS晶体管关闭时，所述第一开关断开，所述第二开关闭合。

可选地，所述MOS晶体管为NMOS晶体管，所述预设开启电压为接地，所述预设关闭电压为电源电压。

可选地，所述MOS晶体管为PMOS晶体管，所述预设开启电压为电源电压，所述预设关闭电压为接地。

一种多路输出选择器，其特征在于，包括如权利要求1至9中任一项所述的射频开关。

对应地，本发明实施例还提供了一种多路输出选择器，所述多路输出选择器包括了至少一个上述的射频开关。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例的射频开关通过耦合器件将施加至开关器件输入端的电学信号耦合至所述开关器件的控制端，使得控制端与输入端的电压差不会随着输入信号的变化而变化，改善了射频开关的线形特性。

进一步的，本发明实施例的射频开关还包括了第三电阻、第一开关和第二开关，通过控制第一开关和第二开关，使得所述开关器件在开启时输入端在与预设开启电压连接，关闭时输入端与预设关闭电压连接，优化了射频开关的开启状态和关闭状态特性。

对应地，本发明实施例的多路输出选择器也具有上述的优点。

附图说明

图1是本发明一实施例的射频开关的电路结构示意图；

图2是本发明一实施例的NMOS晶体管的等效电路结构示意图；

图3是本发明另一实施例的射频开关的电路结构示意图；

图4是本发明另一实施例的PMOS晶体管的等效电路结构示意图；

图5是本发明一实施例的射频收发器的电路结构示意图。

具体实施方式

由背景技术可知，现有技术的射频开关的线性特性差。

本发明的发明人研究了现有技术的射频开关，发现现有技术中通常采用MOS晶体管作为射频开关，输入信号连接MOS晶体管的源极，输出信号连接MOS晶体管的漏极，控制信号连接MOS晶体管的栅极。但是，在实际应用中，尤其是在采用高峰值平均功率比调制方案的通信系统中，输入信号电压峰值的变化会导致MOS晶体管管的栅源极电压V_GS发生变化。而MOS晶体管的开态电阻与(V_GS-V_th)具呈比例关系，其中，V_th为MOS晶体管的开启电压，也就是说，MOS晶体管的开态电阻会随着输入信号的电压变化而发生变化，从而导致了现有技术射频开关的线性特性差。

基于以上研究，本发明的发明人提出了一种射频开关，所述射频开关包括开关器件和耦合器件，所述耦合器件可以将施加至所述开关器件输入端的电学信号耦合至所述开关器件的控制端，从而使得所述射频开关的开态电阻与输入信号的变化无关，提高了射频开关的线性特性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。

下面通过一实施例的对本发明的射频开关进行详细说明。

本发明的射频开关包括开关器件和耦合器件，所述开关器件具有输入端、输出端和控制端，通过在所述控制端施加电学信号可以控制所述开关器件的开启和关闭；所述耦合器件适于将施加至所述开关器件输入端的电学信号耦合至所述控制端。

参考图1，本实施例中，所述开关器件为NMOS晶体管M0，所述NMOS晶体管M0的栅极G作为控制端，源极S作为输入端，漏极D作为输出端，通过在所述栅极G施加电学信号可以控制所述NMOS晶体管M0的开启和关闭；所述耦合器件为第一电容C1，所述第一电容C1的第一端与所述开关器件的输入端，即所述NMOS晶体管M0的源极S电学连接，所述第一电容C1的第二端与所述开关器件的控制端，即所述NMOS晶体管M0的栅极G电学连接，用于将施加至所述PMOS晶体管M0源极S的电学信号的交流分量耦合至栅极G。

本实施例中，所述射频开关还包括第一电阻R1，所述第一电阻R1的大小为10⁴～10⁵欧姆，所述第一电阻R1的第一端用于连接控制信号Ctrl，第二端与所述NMOS晶体管M0的栅极G电学连接。所述射频开关还包括第二电容C2，所述第二电容C2的第一端用于连接输入信号Vi，第二端与所述NMOS晶体管M0的源极S电学连接。

在本实施例的射频开关的工作过程中，所述控制信号Ctrl可以为0或者电源电压，所述控制信号Ctrl可以由反相器提供。

当所述控制信号Ctrl为电源电压时，所述NMOS晶体管M0的栅极G经由第一电阻R1连接至电源电压，所述NMOS晶体管M0开启，将源极S的输入信号Vi传输至漏极D作为输出信号Vo。由于所述NMOS晶体管M0的栅极G通过第一电容C1连接至所述源极S，因此连接至所述NMOS晶体管源极S的输入信号Vi的交流分量可以经过所述第二电容C2和第一电容C1叠加至所述栅极G，因此所述NMOS晶体管M0栅极G与源极S之间的电压差V_GS不再会随着输入信号Vi的变化而变化。由于NMOS晶体管M0的开态电阻与(V_GS-V_th)具有比例关系，其中，V_th为NMOS晶体管M0的开启电压，因此，NMOS晶体管M0的开态电阻不会随着输入信号Vi的变化而发生变化，从而使得本实施例的射频开关具有较佳的线性特性。

当所述控制信号Ctrl为0时，所述NMOS晶体管M0的栅极G的电压也为0，所述NMOS晶体管M0关闭。同理，由于所述NMOS晶体管M0的栅极G通过第一电容C1连接至所述源极S，所述NMOS晶体管M0栅极G与源极S之间的电压差V_GS不再会随着输入信号Vi的变化而变化，线性特性好。

继续参考图1，本实施例中，所述射频开关还包括第二电阻R2，所述第二电阻R2的第一端与所述NMOS晶体管M0的衬底B电学连接，第二端接地。所述第二电阻R2的阻值较大，通常为10⁴～10⁵欧姆，使得所述NMOS晶体管M0的衬底B悬空，可以随着源极S和漏极D的电压变化而变化，减少了NMOS晶体管M0的体效应。也就是说，减小了由于衬底B的电压小于源极S的电压而导致的沟道区域的耗尽层变宽，以及开启电压变大的效应。

在MOS晶体管中，由于衬底的掺杂类型与源极和漏极的掺杂类型通常相反，会存在寄生的二极管。具体地，参考图2，图2为上述射频开关中NMOS晶体管M0的等效电路结构示意图，由于NMOS晶体管M0的源极S和漏极D为N型掺杂，而衬底B为P型掺杂，因此会在源极S和漏极D与衬底B之间存在寄生二极管D1和D2。由于所述寄生二极管D1和D2的存在，当所述射频开关工作在大信号电路时，即输入信号Vi的峰值较大时，即使NMOS晶体管M0处于关闭状态，NMOS晶体管M0也可能发生导通，从而使隔离度和线性度指标较差。

为解决上述问题，继续参考图1，本实施例中，所述射频开关还包括第三电阻R3、第一开关S1和第二开关S2，所述第三电阻R3的大小为10⁴～10⁵欧姆，所述第三电阻R3的第一端与所述NMOS晶体管M0的源极S电学连接，第二端与所述第一开关S1的第一端和所述第二开关S2的第一端连接，所述第一开关S1的第二端连接预设开启电压Vx_on，所述第二开关S2的第二端连接预设关闭电压Vx_off。上述结构可以固定所述NMOS晶体管M0源极S的直流电平，改善NMOS晶体管M0的开启和关闭特性。

具体地，当所述NMOS晶体管M0开启时，所述第一开关S1闭合，所述第二开关S2断开，所述第三电阻R3的第二端通过第一开关S1连接预设开启电压Vx_on。所述NMOS晶体管M0衬底B的电平通过第二电阻R2为0，源极S的最低电平为Vx_on-Vp，其中，Vp是指输入信号Vi的峰值(PeakValue)。继续参考图2，为了不使寄生二极管D1和D2导通，应当使得Vx_on-Vp>-0.7V，即Vx_on>Vp–0.7V。在一具体实施例中，当所述NMOS晶体管M0开启时，所述预设开启电压Vx_on设置为接地。

当所述NMOS晶体管M0关闭时，所述第一开关S1断开，所述第二开关S2闭合，所述第三电阻R3的第二端通过第二开关S2连接预设关闭电压Vx_off。在本实施例中，为了避免大的输入信号Vi的作用下寄生二极管D1和D2导通，可以使NMOS晶体管M0的栅源电压V_GS＝-Vdd，由于此时栅极G的电压为0，即Vx_off＝Vdd，可以使得NMOS晶体管M0更可靠地关闭，其中Vdd为电源电压。

在一些实施例中，所述第一开关S1和第二开关S2可以为NMOS晶体管或者PMOS晶体管。例如，当所述第一开关S1和所述第二开关S2均为NMOS晶体管时，所述第一开关S1和第二开关S2的闭合和断开可以通过施加在开关器件控制端的控制信号Ctrl来控制。具体地，例如，可以将控制信号Ctrl与作为第一开关S1的NMOS晶体管的栅极连接，将控制信号Ctrl经过反相器反转后与作为第二开关S2的NMOS晶体管的栅极连接。在一些实施例中，所述预设开启电压Vx_on或预设关闭电压Vx_off可以采用电流镜的电流施加于预设电阻后分压产生。

综上，本实施例中，通过第一电容C1将施加至NMOS晶体管M0源极S的输入信号Vi的交流分量耦合至栅极，且源极S通过第三电阻R3在NMOS晶体管M0开启时连接至预设开启电压Vx_on，或在NMOS晶体管M0关闭时连接至预设关闭电压Vx_off，使得所述NMOS晶体管M0栅极G与源极S之间的电压差V_GS不会随着输入信号Vi的变化而变化，而是在开启时保持在Vdd-Vx_on，在关闭时保持在0-Vx_off。由于NMOS晶体管M0的开态电阻与(V_GS-Vth)具有比例关系，即NMOS晶体管的M0的开态电阻不会随着输入信号Vi的变化而变化，线性特性好。此外，本实施例中，还通过第二电阻R2使得所述NMOS晶体管M0的衬底B悬空，减少了NMOS晶体管M0的体效应。

本发明还提供了另一实施例，参考图3，所述开关器件为PMOS晶体管M1，所述PMOS晶体管M1的栅极G作为控制端，源极S作为输入端，漏极D作为输出端，通过在所述栅极G施加控制信号可以控制所述PMOS晶体管M1的开启和关闭。下边结合图3对本实施例进行说明，为了简单明了起见，本实施例中与前一实施例相同或相似的部分不再进行详细说明。

本实施例中，所述射频开关包括PMOS晶体管M1，第一电容C1，第一电阻R1，第二电容C2，第二电阻R2，第三电阻R3，第一开关S1和第二开关S2。所述第一电容C1的第一端与所述PMOS晶体管M1的源极S电学连接，第二端与栅极G电学连接；所述第一电阻R1的第一端用于连接控制信号Ctrl，第二端与所述PMOS晶体管M1的栅极G电学连接；所述第二电容C2的第一端用于连接输入信号Vi，第二端与所述PMOS晶体管M1的源极S电学连接；所述第二电阻R2的第一端与所述PMOS晶体管M1的衬底B电学连接，第二端接地；所述第三电阻R3的第一端与所述PMOS晶体管M1的源极S电学连接，第二端与所述第一开关S1的第一端和所述第二开关S2的第一端电学连接，所述第一开关S1的第二端连接预设开启电压Vx_on′，所述第二开关S2的第二端连接预设关闭电压Vx_off′。

参考图4，图4为PMOS晶体管M1的等效电路结构示意图，由于所述PMOS晶体管M1的源极S和漏极D为P型掺杂，而衬底B为N型掺杂，因此会在源极S和漏极D与衬底之间存在寄生二极管D1′和D2′。同理，现有技术中，由于寄生二极管D1′和D2′的存在，当所述射频开关工作在大信号电路时，即输入信号Vi的峰值较大时，即使PMOS晶体管M1处于关闭状态，PMOS晶体管M1也可能发生导通，从而使隔离度和线性度指标变差。

本实施例中，当控制信号Ctrl为低电平时，例如为0时，所述PMOS晶体管M1开启时，所述第一开关S1闭合，所述第二开关S2断开，所述第三电阻R3的第二端通过所述第一开关S1连接所述预设开启电压Vx_on′。所述PMOS晶体管M1源极S的最高电平为Vx_on′+Vp，Vp是指输入信号Vi的峰值。参考图4，为了不使寄生二极管D1′和D2′导通，应当使得Vx_on+Vp<Vdd+0.7V，即Vx_on<Vdd+0.7V–Vp。在一具体实施例中，当所述PMOS晶体管M1开启时，所述预设开启电压Vx_on设置为电源电压。

当控制信号Ctrl为高电平时，例如为电源电压Vdd时，所述PMOS晶体管M1关闭，所述第一开关S1断开，所述第二开关S2闭合，所述第三电阻R3的第二端通过第二开关S2连接所述预设关闭电压Vx_off′。在本实施例中，为了避免大的输入信号Vi的作用下寄生二极管D1′和D2′导通，可以使得PMOS晶体管M1的栅源电压V_GS＝Vdd，由于此时PMOS晶体管M1的栅极G的电压为电源电压Vdd，因此，可以使得Vx_off＝0，以确保PMOS晶体管M1更可靠地关闭。

与前一实施例采用NMOS晶体管M0作为开关器件类似，本实施例中采用PMOS晶体管M1作为开关器件，也可以改善射频开关的线性特性，优化开启状态和关闭状态特性，以及减小体效应。

对应地，本发明实施例还提供了一种多路输出选择器，所述多路输出选择器包括了至少一个上述实施例中的射频开关。由于所述射频开关具有较佳的线性特性，所述多路输出选择器可应用于采用了高峰值平均功率比调制方案的多模多带的CMOS射频收发器中。请参考图5，图5为本发明一实施例的射频收发器的电路结构示意图，所述射频收发器包括了多路输出选择器20，所述多路输出选择器20包括多个射频开关20a、20b……20n，所述射频开关的20a、20b……20n的具体结构可参考上述实施例，在此不再赘述。需要说明的是，本发明对所述多路输出选择器中包括的射频开关的数量不做限制。所述多路输出选择器20用于从功率放大驱动单元10传输射频功率至不同的输出端。具体地，所述多路输出选择器中20中的多个射频开关20a、20b……20n的输出端分别连接至对应数量的多个功率放大器件30a、30b……30n和多个天线40a、40b……40n，以使得所述射频收发器适用于多模多带(multi-modemulti-band)应用。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种射频开关，其特征在于，包括：

开关器件，所述开关器件具有输入端、输出端和控制端，通过在所述控制端施加电学信号可以控制所述开关器件的开启和关闭；以及

耦合器件，所述耦合器件适于将施加至所述开关器件输入端的电学信号耦合至所述控制端。

2.如权利要求1所述的射频开关，其特征在于，所述耦合器件为第一电容，所述第一电容的第一端与所述开关器件的输入端电学连接，第二端与所述开关器件的控制端电学连接，适于将施加至所述开关器件输入端的电学信号的交流分量耦合至所述控制端。

3.如权利要求1所述的射频开关，其特征在于，还包括：

第一电阻，所述第一电阻的第一端适于连接控制信号，第二端与所述开关器件的控制端电学连接；以及

第二电容，所述第二电容的第一端适于连接输入信号，第二端与所述开关器件的输入端电学连接。

4.如权利要求1所述的射频开关，其特征在于，所述开关器件为MOS晶体管，所述MOS晶体管的栅极作为控制端，源极作为输入端，漏极作为输出端。

5.如权利要求4所述的射频开关，其特征在于，还包括：第二电阻，所述第二电阻的第一端与所述MOS晶体管的衬底电学连接，第二端接地。

6.如权利要求5所述的射频开关，其特征在于，还包括：第三电阻、第一开关和第二开关，其中，所述第三电阻的第一端与所述MOS晶体管的源极电学连接，第二端与所述第一开关的第一端和所述第二开关的第一端电学连接，所述第一开关的第二端连接预设开启电压，所述第二开关的第二端连接预设关闭电压。

7.如权利要求6所述的射频开关，其特征在于，当所述MOS晶体管开启时，所述第一开关闭合，所述第二开关断开；当所述MOS晶体管关闭时，所述第一开关断开，所述第二开关闭合。

8.如权利要求7所述的射频开关，其特征在于，所述MOS晶体管为NMOS晶体管，所述预设开启电压为接地，所述预设关闭电压为电源电压。

9.如权利要求7所述的射频开关，其特征在于，所述MOS晶体管为PMOS晶体管，所述预设开启电压为电源电压，所述预设关闭电压为接地。

10.一种多路输出选择器，其特征在于，包括至少一个如权利要求1至9中任一项所述的射频开关。