JPH05167352A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPH05167352A JPH05167352A JP33188791A JP33188791A JPH05167352A JP H05167352 A JPH05167352 A JP H05167352A JP 33188791 A JP33188791 A JP 33188791A JP 33188791 A JP33188791 A JP 33188791A JP H05167352 A JPH05167352 A JP H05167352A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drain
- gate
- frequency
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 小型、高性能および安価な周波数変換装置を
提供する。 【構成】 ＦＥＴ１０１のソースＳを接地し、ゲートＧ
にＬｏ信号を印加し、ドレインＤに周波数変換されるべ
きＩＦ信号を印加し、ドレインＤからＬｏ信号とＩＦ信
号の周波数に応じて周波数変換されたＲＦ信号を取出
す。
提供する。 【構成】 ＦＥＴ１０１のソースＳを接地し、ゲートＧ
にＬｏ信号を印加し、ドレインＤに周波数変換されるべ
きＩＦ信号を印加し、ドレインＤからＬｏ信号とＩＦ信
号の周波数に応じて周波数変換されたＲＦ信号を取出
す。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタを
用いたマイクロ波帯の周波数変換装置の改良に関するも
ので、特にアップコンバータに対して有効なものであ
る。
用いたマイクロ波帯の周波数変換装置の改良に関するも
ので、特にアップコンバータに対して有効なものであ
る。
【０００２】
【従来の技術】マイクロ波帯の周波数変換装置は、従
来、非線形性素子としてショットキーバリアダイオード
やバラクタダイオード等を用いて構成されることが多か
った。しかし、近年のデバイス製造技術の進歩と衛星放
送受信システムの普及により、マイクロ波帯の電界効果
トランジスタ（以下ＦＥＴという）が低価格で入手でき
るようになり、マイクロ波帯の周波数変換素子として
は、ＦＥＴが広く用いられるようになった。
来、非線形性素子としてショットキーバリアダイオード
やバラクタダイオード等を用いて構成されることが多か
った。しかし、近年のデバイス製造技術の進歩と衛星放
送受信システムの普及により、マイクロ波帯の電界効果
トランジスタ（以下ＦＥＴという）が低価格で入手でき
るようになり、マイクロ波帯の周波数変換素子として
は、ＦＥＴが広く用いられるようになった。
【０００３】ＦＥＴを周波数変換素子として用いる利点
は、 ショットキーバリアダイオード等より安価なこ
と、 変換利得が期待できること、 ダイオードミ
キサ以上に雑音指数を下げられること、 ３端子素子
のため各周波数信号の分離が容易になり、回路の小型化
が図れること、 相互変調歪みのレベルが低いこと、
などが挙げられる。このため最近の衛星放送受信システ
ムの周波数変換装置（ダウンコンバータ）には、ショッ
トキーバリアダイオードの代わりに専らＦＥＴが使用さ
れている。
は、 ショットキーバリアダイオード等より安価なこ
と、 変換利得が期待できること、 ダイオードミ
キサ以上に雑音指数を下げられること、 ３端子素子
のため各周波数信号の分離が容易になり、回路の小型化
が図れること、 相互変調歪みのレベルが低いこと、
などが挙げられる。このため最近の衛星放送受信システ
ムの周波数変換装置（ダウンコンバータ）には、ショッ
トキーバリアダイオードの代わりに専らＦＥＴが使用さ
れている。
【０００４】アップコンバータにおいても、同様の理由
でＦＥＴが用いられることが多くなってきた。
でＦＥＴが用いられることが多くなってきた。
【０００５】図５は、ＦＥＴを用いたアップコンバータ
の従来の一例の回路図である。マイクロ波帯用のＦＥＴ
２０１は、そのソースＳが接地されており、そのゲート
Ｇには、局部発振信号（以下Ｌｏ信号という）と中間周
波数信号（以下ＩＦ信号という）が合成器２０２を介し
て供給される。２０３はＩＦ信号入力端子であり、２０
４はＬｏ信号入力端子である。ゲートＧには、ゲートバ
イアス（Ｖgs）供給端子２０６からゲートバイアスＶgs
が高周波チョーク回路２０８を介して供給されている。
ドレインＤは、ドレインバイアス（Ｖds）供給端子２０
７からドレインバイアス（Ｖds）が高周波チョーク回路
２０９を介して印加されている。ドレインＤはまた高周
波信号（以下ＲＦ信号という）の出力端子２０５に接続
されている。
の従来の一例の回路図である。マイクロ波帯用のＦＥＴ
２０１は、そのソースＳが接地されており、そのゲート
Ｇには、局部発振信号（以下Ｌｏ信号という）と中間周
波数信号（以下ＩＦ信号という）が合成器２０２を介し
て供給される。２０３はＩＦ信号入力端子であり、２０
４はＬｏ信号入力端子である。ゲートＧには、ゲートバ
イアス（Ｖgs）供給端子２０６からゲートバイアスＶgs
が高周波チョーク回路２０８を介して供給されている。
ドレインＤは、ドレインバイアス（Ｖds）供給端子２０
７からドレインバイアス（Ｖds）が高周波チョーク回路
２０９を介して印加されている。ドレインＤはまた高周
波信号（以下ＲＦ信号という）の出力端子２０５に接続
されている。
【０００６】この回路において、ゲートＧに入力された
Ｌｏ信号とＩＦ信号とが合成器２０２を介して入力さ
れ、周波数変換作用により生じたＲＦ信号がドレインＤ
より出力されＲＦ信号出力端子２０５から取出される。
このコンバータはいわゆるゲートミキサであり、主とし
て変換コンダクタンスｇm の非線形性により周波数変換
が行なわれる。ゲートバイアスＶgsとドレインバイアス
Ｖdsを最適にすることにより最適の変換利得が期待でき
る。
Ｌｏ信号とＩＦ信号とが合成器２０２を介して入力さ
れ、周波数変換作用により生じたＲＦ信号がドレインＤ
より出力されＲＦ信号出力端子２０５から取出される。
このコンバータはいわゆるゲートミキサであり、主とし
て変換コンダクタンスｇm の非線形性により周波数変換
が行なわれる。ゲートバイアスＶgsとドレインバイアス
Ｖdsを最適にすることにより最適の変換利得が期待でき
る。
【０００７】図６は、ＦＥＴを用いたアップコンバータ
の他の従来例である。マイクロ波帯のＦＥＴ３０１はそ
のソースＳが接地されている。そのゲートＧには、ＩＦ
信号入力端子３０３からＩＦ信号が入力され、ゲートバ
イアスＶgs供給端子３０６から高周波チョーク回路３０
８を介してゲートバイアスＶgsが印加されている。その
ドレインＤには、ドレインバイアスＶds供給端子３０７
から高周波チョーク回路３０９を介してドレインバイア
スＶdsが印加される。ドレインＤはまたサーキュレータ
３０２を介してＲＦ信号出力端子３０５に接続されてい
る。サーキュレータ３０２にはＬｏ信号入力端子３０４
を介してＬｏ信号が入力されている。この回路において
は、ゲートＧに入力されたＩＦ信号とドレインＤにサー
キュレータ３０２を介して入力されたＬｏ信号が、ＦＥ
Ｔ３０１の周波数変換作用によりＲＦ信号を生じ、ドレ
インＤよりサーキュレータ３０２を介してＲＦ信号出力
端子３０５から取出される。このコンバータはいわゆる
ドレインミキサであり、主として、ドレインコンダクタ
ンス（ｇd ）の非線形性により周波数変換が行なわれ
る。
の他の従来例である。マイクロ波帯のＦＥＴ３０１はそ
のソースＳが接地されている。そのゲートＧには、ＩＦ
信号入力端子３０３からＩＦ信号が入力され、ゲートバ
イアスＶgs供給端子３０６から高周波チョーク回路３０
８を介してゲートバイアスＶgsが印加されている。その
ドレインＤには、ドレインバイアスＶds供給端子３０７
から高周波チョーク回路３０９を介してドレインバイア
スＶdsが印加される。ドレインＤはまたサーキュレータ
３０２を介してＲＦ信号出力端子３０５に接続されてい
る。サーキュレータ３０２にはＬｏ信号入力端子３０４
を介してＬｏ信号が入力されている。この回路において
は、ゲートＧに入力されたＩＦ信号とドレインＤにサー
キュレータ３０２を介して入力されたＬｏ信号が、ＦＥ
Ｔ３０１の周波数変換作用によりＲＦ信号を生じ、ドレ
インＤよりサーキュレータ３０２を介してＲＦ信号出力
端子３０５から取出される。このコンバータはいわゆる
ドレインミキサであり、主として、ドレインコンダクタ
ンス（ｇd ）の非線形性により周波数変換が行なわれ
る。
【０００８】図６のアップコンバータは、図５のアップ
コンバータと比較して、合成器２０２を必要としないの
で小型化に向いている。また、ゲートＧにはＩＦ信号の
みが入力されるので、ゲート側にはＩＦ信号用整合回路
（図示しない）を配置するだけでよい。ドレインＤ側は
Ｌｏ信号とＲＦ信号が存在するが、この２つの信号の周
波数は近いので、ドレインＤ側に設けられる整合回路
（図示しない）の設計は容易である。また、ゲートバイ
アスＶgsとドレインバイアスＶdsを適当に設定すれば、
最適の変換利得が期待できる。
コンバータと比較して、合成器２０２を必要としないの
で小型化に向いている。また、ゲートＧにはＩＦ信号の
みが入力されるので、ゲート側にはＩＦ信号用整合回路
（図示しない）を配置するだけでよい。ドレインＤ側は
Ｌｏ信号とＲＦ信号が存在するが、この２つの信号の周
波数は近いので、ドレインＤ側に設けられる整合回路
（図示しない）の設計は容易である。また、ゲートバイ
アスＶgsとドレインバイアスＶdsを適当に設定すれば、
最適の変換利得が期待できる。
【０００９】
【発明が解決しようとする課題】図５の従来例のアップ
コンバータは、Ｌｏ信号とＩＦ信号の合成器２０２を必
要とするので、回路が大規模になる欠点がある。また、
Ｌｏ信号とＩＦ信号の周波数は各々、たとえば１３ＧＨ
ｚ、１ＧＨｚというようにかなり大きな差があるので、
ゲートＧ側に設けられる図示されていない入力整合回路
の最適設計が困難になるという欠点がある。
コンバータは、Ｌｏ信号とＩＦ信号の合成器２０２を必
要とするので、回路が大規模になる欠点がある。また、
Ｌｏ信号とＩＦ信号の周波数は各々、たとえば１３ＧＨ
ｚ、１ＧＨｚというようにかなり大きな差があるので、
ゲートＧ側に設けられる図示されていない入力整合回路
の最適設計が困難になるという欠点がある。
【００１０】一方、図６の従来例のアップコンバータ
は、Ｌｏ信号とＲＦ信号の分離のために、高価なサーキ
ュレータ３０２を必要とするため、コスト面で不利であ
る。さらに、図７のスミスチャートに示すように、マイ
クロ波帯用のＦＥＴのゲートＧ側の入力インピーダンス
（Ｓ11）は、ＩＦ信号の周波数帯（０．１〜１．５ＧＨ
ｚ）では、かなり大きな値をとるので、ＩＦ信号発振源
との間で整合をとるのが極めて難しい。つまり、ＩＦ信
号が有効にゲートＧに入力されないという欠点がある。
は、Ｌｏ信号とＲＦ信号の分離のために、高価なサーキ
ュレータ３０２を必要とするため、コスト面で不利であ
る。さらに、図７のスミスチャートに示すように、マイ
クロ波帯用のＦＥＴのゲートＧ側の入力インピーダンス
（Ｓ11）は、ＩＦ信号の周波数帯（０．１〜１．５ＧＨ
ｚ）では、かなり大きな値をとるので、ＩＦ信号発振源
との間で整合をとるのが極めて難しい。つまり、ＩＦ信
号が有効にゲートＧに入力されないという欠点がある。
【００１１】本発明は、上述のような課題を解決するた
めのなされたものであり、小型，高性能，安価である周
波数変換装置を提供することを目的とする。
めのなされたものであり、小型，高性能，安価である周
波数変換装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明においては、電界
効果トランジスタのソースを接地し、そのゲートに局部
発振信号を印加し、そのドレインに周波数変換されるべ
き中間周波数信号を印加し、前記ドレインから前記の局
部発振信号と中間周波数信号の周波数に応じて周波数変
換された信号を取出すようにした。
効果トランジスタのソースを接地し、そのゲートに局部
発振信号を印加し、そのドレインに周波数変換されるべ
き中間周波数信号を印加し、前記ドレインから前記の局
部発振信号と中間周波数信号の周波数に応じて周波数変
換された信号を取出すようにした。
【００１３】
【作用】本発明は以上のような構成であるから、ＦＥＴ
のゲートＧにＬｏ信号を入力し、ドレインＤにＩＦ信号
を入力する。これにより、変換コンダクタンスｇm の非
線形性、またはドレインコンダクタンスｇD の非線形
性、あるいはｇm ，ｇD 両方の非線形性が生じ、Ｌｏ信
号とＩＦ信号の周波数に応じて周波数変換が行なわれ
る。そして、この周波数変換により生じたＲＦ信号がＦ
ＥＴのドレインＤより取出される。
のゲートＧにＬｏ信号を入力し、ドレインＤにＩＦ信号
を入力する。これにより、変換コンダクタンスｇm の非
線形性、またはドレインコンダクタンスｇD の非線形
性、あるいはｇm ，ｇD 両方の非線形性が生じ、Ｌｏ信
号とＩＦ信号の周波数に応じて周波数変換が行なわれ
る。そして、この周波数変換により生じたＲＦ信号がＦ
ＥＴのドレインＤより取出される。
【００１４】
【実施例】図１は、本発明の一実施例の回路図である。
ＦＥＴ１０１はそのソースＳが接地されている。そのゲ
ートＧには、入力整合回路１０２を介してＬｏ信号入力
端子１０４からＬｏ信号が直流バイアス阻止用コンデン
サ１１２を経由して、また、ゲートバイアス供給端子１
０７からゲートバイアスＶgsがＬｏ信号用チョーク回路
１０９を経て与えられている。
ＦＥＴ１０１はそのソースＳが接地されている。そのゲ
ートＧには、入力整合回路１０２を介してＬｏ信号入力
端子１０４からＬｏ信号が直流バイアス阻止用コンデン
サ１１２を経由して、また、ゲートバイアス供給端子１
０７からゲートバイアスＶgsがＬｏ信号用チョーク回路
１０９を経て与えられている。
【００１５】ドレインＤは、出力整合回路１０３および
ＩＦ信号および直流バイアス阻止用コンデンサ１１３を
介して、ＲＦ信号出力端子１０６に接続されている。Ｉ
Ｆ信号入力端子１０５からは、ＩＦ信号が直流バイアス
阻止用コンデンサ１１４ならびにＲＦ信号用チョーク回
路１１０を介して、出力整合回路１０３の出力側に与え
られる。ドレインバイアス供給端子１０８からは、ドレ
インバイアスＶdsがＩＦ信号用チョーク回路１１１、Ｒ
Ｆ信号用チョーク回路１１０を介してドレインＤに与え
られる。また、ドレインバイアス供給端子１０８は、Ｉ
Ｆ信号短絡用コンデンサ１１５を介して接地されてい
る。
ＩＦ信号および直流バイアス阻止用コンデンサ１１３を
介して、ＲＦ信号出力端子１０６に接続されている。Ｉ
Ｆ信号入力端子１０５からは、ＩＦ信号が直流バイアス
阻止用コンデンサ１１４ならびにＲＦ信号用チョーク回
路１１０を介して、出力整合回路１０３の出力側に与え
られる。ドレインバイアス供給端子１０８からは、ドレ
インバイアスＶdsがＩＦ信号用チョーク回路１１１、Ｒ
Ｆ信号用チョーク回路１１０を介してドレインＤに与え
られる。また、ドレインバイアス供給端子１０８は、Ｉ
Ｆ信号短絡用コンデンサ１１５を介して接地されてい
る。
【００１６】マイクロ波帯の周波数帯においては、主線
路、入出力整合回路、チョーク回路等は、地導体を有す
る誘電体基板上にマイクロストリップ線路として構成さ
れることが多い。
路、入出力整合回路、チョーク回路等は、地導体を有す
る誘電体基板上にマイクロストリップ線路として構成さ
れることが多い。
【００１７】図６の従来例で説明したように、ソース接
地したマイクロ波帯用のＦＥＴの入力インピーダンス
は、図７のスミスチャートの曲線Ｓ11に示されるよう
に、ＩＦ信号帯（０．１〜１．５ＧＨｚ）において極め
て大きなインピーダンスを持ち、ＩＦ信号源とゲートＧ
との整合をとるのは著しく困難である。なお曲線Ｓ11上
のプロットされた数字０．１〜１６は周波数ＧＨｚを示
す。しかしながら、図７のスミスチャートからわかるよ
うに、Ｌｏ信号帯（たとえば１２〜１６ＧＨｚ）におけ
る入力インピーダンスＳ11は、Ｌｏ信号源のインピーダ
ンス（通常５０Ω）に近い。すなわちスミスチャートの
中心（５０Ω）近傍にある。このため、Ｌｏ信号をＦＥ
ＴのゲートＧに整合させるのは容易である。
地したマイクロ波帯用のＦＥＴの入力インピーダンス
は、図７のスミスチャートの曲線Ｓ11に示されるよう
に、ＩＦ信号帯（０．１〜１．５ＧＨｚ）において極め
て大きなインピーダンスを持ち、ＩＦ信号源とゲートＧ
との整合をとるのは著しく困難である。なお曲線Ｓ11上
のプロットされた数字０．１〜１６は周波数ＧＨｚを示
す。しかしながら、図７のスミスチャートからわかるよ
うに、Ｌｏ信号帯（たとえば１２〜１６ＧＨｚ）におけ
る入力インピーダンスＳ11は、Ｌｏ信号源のインピーダ
ンス（通常５０Ω）に近い。すなわちスミスチャートの
中心（５０Ω）近傍にある。このため、Ｌｏ信号をＦＥ
ＴのゲートＧに整合させるのは容易である。
【００１８】さらに、図７に示すように、ソース接地Ｆ
ＥＴの出力インピーダンス曲線Ｓ22は、ＩＦ信号帯
（０．１〜１．５ＧＨｚ）においても、あまり大きなイ
ンピーダンスではなく、スミスチャートの中心に近い。
曲線Ｓ22上のプロットされた数字０．１〜１６は周波数
ＧＨｚを示す。このため、ＩＦ信号をＦＥＴのドレイン
Ｄに整合させるのは容易である。
ＥＴの出力インピーダンス曲線Ｓ22は、ＩＦ信号帯
（０．１〜１．５ＧＨｚ）においても、あまり大きなイ
ンピーダンスではなく、スミスチャートの中心に近い。
曲線Ｓ22上のプロットされた数字０．１〜１６は周波数
ＧＨｚを示す。このため、ＩＦ信号をＦＥＴのドレイン
Ｄに整合させるのは容易である。
【００１９】以上のことから、Ｌｏ信号をＦＥＴ１０１
のゲートＧに印加し、ＩＦ信号をドレインＤに印加する
本発明のアップコンバータにおいては、各々の入力整合
回路は容易に設計できるので広帯域に良好な特性が得ら
れる。
のゲートＧに印加し、ＩＦ信号をドレインＤに印加する
本発明のアップコンバータにおいては、各々の入力整合
回路は容易に設計できるので広帯域に良好な特性が得ら
れる。
【００２０】ドレインＤ側のＲＦ信号出力整合回路１０
３の設計も同じ理由で容易である。また、この出力整合
回路１０３は、ＲＦ信号出力端子１０６へのＬｏ信号の
リークを抑えるために、Ｌｏ信号阻止の役割を担わせる
ことができる。ＩＦ信号については、コンデンサ１１
４，１１５、チョーク回路１１０，１１１、出力整合回
路１０３が、ドレインＤへの入力整合回路となってい
る。コンデンサ１１３は、直流バイアス阻止と共に、Ｉ
Ｆ信号がＲＦ出力端子１０６側にリークすることを阻止
する役割も担っているので、容量値としては、たとえば
０．５ｐＦのような極小容量のものが使用される。
３の設計も同じ理由で容易である。また、この出力整合
回路１０３は、ＲＦ信号出力端子１０６へのＬｏ信号の
リークを抑えるために、Ｌｏ信号阻止の役割を担わせる
ことができる。ＩＦ信号については、コンデンサ１１
４，１１５、チョーク回路１１０，１１１、出力整合回
路１０３が、ドレインＤへの入力整合回路となってい
る。コンデンサ１１３は、直流バイアス阻止と共に、Ｉ
Ｆ信号がＲＦ出力端子１０６側にリークすることを阻止
する役割も担っているので、容量値としては、たとえば
０．５ｐＦのような極小容量のものが使用される。
【００２１】次に、本発明のアップコンバータの周波数
変換原理について述べる。図２（ａ）は、あるＦＥＴに
おけるドレイン電流Ｉds対ゲート電圧Ｖgs特性であり、
同図（ｂ）はドレイン電流Ｉds対ドレイン電圧Ｖds特性
の静特性を示す。
変換原理について述べる。図２（ａ）は、あるＦＥＴに
おけるドレイン電流Ｉds対ゲート電圧Ｖgs特性であり、
同図（ｂ）はドレイン電流Ｉds対ドレイン電圧Ｖds特性
の静特性を示す。
【００２２】図２（ａ）において、ＦＥＴ１０１のゲー
トＧにＬｏ信号（角周波数ωLo）を印加すると、変換コ
ンダクタンスｇm （ｇm ＝∂Ｉds／∂Ｖgs）は、同じ角
周波数ωLoで変化する。しかも、ｇm はドレイン電圧Ｖ
dsにも依存するので、ドレインＤにＩＦ信号（角周波数
ωIF）を印加すると、ｇm はＩＦ信号で変調されること
になる。これは言い換えると、ｇm の非線形性を介して
Ｌｏ信号とＩＦ信号が乗算されることを意味し、乗算す
なわち周波数混合の結果、ωLo±ωIFの角周波数を持つ
出力信号が得られる。アップコンバータでは通常、ωLo
＋ωIFのほうを利用する。したがって、ＲＦ出力信号の
角周波数をωRFとすると、ωRF＝ωLo＋ωIFとなる。な
お、ｇm の非線形性を大きくとるには、直流ゲートバイ
アスＶgsをピンチオフ電圧付近に設定するのが有効であ
る。
トＧにＬｏ信号（角周波数ωLo）を印加すると、変換コ
ンダクタンスｇm （ｇm ＝∂Ｉds／∂Ｖgs）は、同じ角
周波数ωLoで変化する。しかも、ｇm はドレイン電圧Ｖ
dsにも依存するので、ドレインＤにＩＦ信号（角周波数
ωIF）を印加すると、ｇm はＩＦ信号で変調されること
になる。これは言い換えると、ｇm の非線形性を介して
Ｌｏ信号とＩＦ信号が乗算されることを意味し、乗算す
なわち周波数混合の結果、ωLo±ωIFの角周波数を持つ
出力信号が得られる。アップコンバータでは通常、ωLo
＋ωIFのほうを利用する。したがって、ＲＦ出力信号の
角周波数をωRFとすると、ωRF＝ωLo＋ωIFとなる。な
お、ｇm の非線形性を大きくとるには、直流ゲートバイ
アスＶgsをピンチオフ電圧付近に設定するのが有効であ
る。
【００２３】次に、図２（ｂ）に関連して説明する。Ｆ
ＥＴ１０１のドレインＤにＩＦ信号を印加すると、ドレ
インコンダクタンスｇD （ｇD ＝∂Ｉds／∂Ｖds）は、
同じ角周波数ωIFで励振される。しかも、ｇD はゲート
電圧にも大きく依存するので、ゲートＧにＬｏ信号を印
加すると、ｇD はＬｏ信号で変調されることになる。こ
れは言い換えると、ｇD の非線形性を介してＬｏ信号と
ＩＦ信号が乗算されることを意味し、乗算すなわち周波
数混合の結果ωLo±ωIFの角周波数を持つ出力信号が得
られる。したがって先の理由と同じで、ＲＦ出力信号と
して、ωRF＝ω Lo＋ωIFが利用される。なお、ｇD の非
線形性を大きくとるには、直流ドレインバイアスＶdsを
Ｖds対Ｉds特性の肩のあたり（０．４〜０．９Ｖ程度）
に設定するのが有効である。
ＥＴ１０１のドレインＤにＩＦ信号を印加すると、ドレ
インコンダクタンスｇD （ｇD ＝∂Ｉds／∂Ｖds）は、
同じ角周波数ωIFで励振される。しかも、ｇD はゲート
電圧にも大きく依存するので、ゲートＧにＬｏ信号を印
加すると、ｇD はＬｏ信号で変調されることになる。こ
れは言い換えると、ｇD の非線形性を介してＬｏ信号と
ＩＦ信号が乗算されることを意味し、乗算すなわち周波
数混合の結果ωLo±ωIFの角周波数を持つ出力信号が得
られる。したがって先の理由と同じで、ＲＦ出力信号と
して、ωRF＝ω Lo＋ωIFが利用される。なお、ｇD の非
線形性を大きくとるには、直流ドレインバイアスＶdsを
Ｖds対Ｉds特性の肩のあたり（０．４〜０．９Ｖ程度）
に設定するのが有効である。
【００２４】実際のアップコンバータにおいては、ｇm
およびｇD の両方の非線形性が関与しており、どちらが
支配的かは直流バイアス条件（ＶgsおよびＶds）と、Ｌ
ｏ信号およびＩＦ信号の振幅の大きさに依存する。
およびｇD の両方の非線形性が関与しており、どちらが
支配的かは直流バイアス条件（ＶgsおよびＶds）と、Ｌ
ｏ信号およびＩＦ信号の振幅の大きさに依存する。
【００２５】次に、本発明のアップコンバータの実際の
特性例を図３に示す。これは、図２（ａ）および（ｂ）
に示される静特性をもつＦＥＴを使用して構成したアッ
プコンバータの特性例である。Ｌｏ信号の周波数ｆLoは
１３．１ＧＨｚ、ＩＦ信号の周波数ｆIFは０．９〜１．
４ＧＨｚである。したがって、ＲＦ信号の周波数ｆRFは
１４．０〜１４．５ＧＨｚとなる。各整合回路およびチ
ョークコイルは上記の周波数帯で最適化を行なった。な
お、直流バイアス（ＶgsおよびＶds）については、帯域
の中心（ｆIF＝１．１５ＧＨｚ）で最適化した。図３
は、帯域の中心（ｆIF＝１．１５ＧＨｚ）における本ア
ップコンバータのＲＦ出力電力対ＩＦ入力電力の関係を
示したものである。図３からわかるように、Ｌｏ信号の
電力（ＰLo）が大きいほど、ＲＦ信号の出力電力は大き
くなる。しかしながら、Ｌｏ信号の電力ＰLoが大きすぎ
ると、たとえばＰLo＝＋４．８ｄＢｍになると、効率の
低下が著しくなり不利である。ちなみに、図２（ａ）お
よび（ｂ）の測定に用いられたＦＥＴは、アンプとして
用いたときＬｏ信号の周波数において、線形利得約８ｄ
Ｂ、飽和出力約＋１３ｄＢｍである。したがって、アッ
プコンバータにおいてＰLo＝＋４．８ｄＢｍとすると、
Ｌｏ信号に対しては、飽和点に近いところで動作してい
ると考えられ、効率の低下が生じたものと考えられる。
特性例を図３に示す。これは、図２（ａ）および（ｂ）
に示される静特性をもつＦＥＴを使用して構成したアッ
プコンバータの特性例である。Ｌｏ信号の周波数ｆLoは
１３．１ＧＨｚ、ＩＦ信号の周波数ｆIFは０．９〜１．
４ＧＨｚである。したがって、ＲＦ信号の周波数ｆRFは
１４．０〜１４．５ＧＨｚとなる。各整合回路およびチ
ョークコイルは上記の周波数帯で最適化を行なった。な
お、直流バイアス（ＶgsおよびＶds）については、帯域
の中心（ｆIF＝１．１５ＧＨｚ）で最適化した。図３
は、帯域の中心（ｆIF＝１．１５ＧＨｚ）における本ア
ップコンバータのＲＦ出力電力対ＩＦ入力電力の関係を
示したものである。図３からわかるように、Ｌｏ信号の
電力（ＰLo）が大きいほど、ＲＦ信号の出力電力は大き
くなる。しかしながら、Ｌｏ信号の電力ＰLoが大きすぎ
ると、たとえばＰLo＝＋４．８ｄＢｍになると、効率の
低下が著しくなり不利である。ちなみに、図２（ａ）お
よび（ｂ）の測定に用いられたＦＥＴは、アンプとして
用いたときＬｏ信号の周波数において、線形利得約８ｄ
Ｂ、飽和出力約＋１３ｄＢｍである。したがって、アッ
プコンバータにおいてＰLo＝＋４．８ｄＢｍとすると、
Ｌｏ信号に対しては、飽和点に近いところで動作してい
ると考えられ、効率の低下が生じたものと考えられる。
【００２６】以上のことから、ＦＥＴを用いた本発明の
アップコンバータにおいては、ＦＥＴ自身の増幅作用を
有効に利用するために、ゲートＧに入力されるＬｏ信号
電力は、ドレインＤに入力されるＩＦ信号電力より低め
に設定するのが望ましい。
アップコンバータにおいては、ＦＥＴ自身の増幅作用を
有効に利用するために、ゲートＧに入力されるＬｏ信号
電力は、ドレインＤに入力されるＩＦ信号電力より低め
に設定するのが望ましい。
【００２７】なお図３において、ｆIF＝１．１５ＧＨ
ｚ、ＰLo＝＋０．０ｄＢｍ、ＰIF＝＋８．７ｄＢｍとし
た場合のＲＦ信号出力端子１０６へのＬｏ信号リーク量
は、ＲＦ信号出力に対して−４．７ｄＢｃであり、かな
り抑圧されている。このため、後段のＲＦ信号の帯域通
過フィルタの構成が簡単になる。また、同じ状態で、Ｌ
ｏ信号、ＩＦ信号の入力反射ロスは、各々−１９．６ｄ
Ｂ、−１０．７ｄＢであり、各々ゲートＧおよびドレイ
ンＤとの整合がよく取れている。
ｚ、ＰLo＝＋０．０ｄＢｍ、ＰIF＝＋８．７ｄＢｍとし
た場合のＲＦ信号出力端子１０６へのＬｏ信号リーク量
は、ＲＦ信号出力に対して−４．７ｄＢｃであり、かな
り抑圧されている。このため、後段のＲＦ信号の帯域通
過フィルタの構成が簡単になる。また、同じ状態で、Ｌ
ｏ信号、ＩＦ信号の入力反射ロスは、各々−１９．６ｄ
Ｂ、−１０．７ｄＢであり、各々ゲートＧおよびドレイ
ンＤとの整合がよく取れている。
【００２８】図４は、本発明の他の実施例の回路図であ
り、バランス型アップコンバータの一例である。本アッ
プコンバータは、図１のアップコンバータを２組用いた
ものであり、図１と同じ働きをする部分については、同
一番号にａ，ｂを付加してある。したがって同一の部分
については説明を繰返さない。図４の実施例で特徴的な
ところは、Ｌｏ信号入力端子１０４とコンデンサ１１２
ａおよび１１２ｂとの間に、ならびにＲＦ信号出力端子
１０６とコンデンサ１１３ａおよび１１３ｂとの間に、
１８０度ハイブリッド１１６と同相合成器１１８を設
け、また、ＩＦ信号入力端子１０５とコンデンサ１１４
ａおよび１１４ｂとの間に１８０度ハイブリッド１１７
を設けたことである。その他は図１の回路が上下対称に
配列されている。
り、バランス型アップコンバータの一例である。本アッ
プコンバータは、図１のアップコンバータを２組用いた
ものであり、図１と同じ働きをする部分については、同
一番号にａ，ｂを付加してある。したがって同一の部分
については説明を繰返さない。図４の実施例で特徴的な
ところは、Ｌｏ信号入力端子１０４とコンデンサ１１２
ａおよび１１２ｂとの間に、ならびにＲＦ信号出力端子
１０６とコンデンサ１１３ａおよび１１３ｂとの間に、
１８０度ハイブリッド１１６と同相合成器１１８を設
け、また、ＩＦ信号入力端子１０５とコンデンサ１１４
ａおよび１１４ｂとの間に１８０度ハイブリッド１１７
を設けたことである。その他は図１の回路が上下対称に
配列されている。
【００２９】Ｌｏ信号は、１８０度ハイブリッド１１６
により１８０度の位相差をもって２分配された後、マイ
クロ波帯用のＦＥＴ１０１ａおよび１０１ｂのゲートＧ
にそれぞれ印加される。一方、ＩＦ信号は１８０度ハイ
ブリッド１１７により１８０度の位相差をもって２分配
された後、マイクロ波帯用ＦＥＴ１０１ａおよび１０１
ｂのドレインＤに印加される。したがって、ＦＥＴ１０
１ａおよび１０１ｂで周波数変換されてドレインＤ側に
生じるＩＦ信号は同相になる。これを同相合成器１１８
で合成すれば、ＲＦ信号出力端子１０６にはＲＦ信号の
みが現われる。また、Ｌｏ信号およびＩＦ信号は抑圧さ
れて現われない。図４の実施例の特徴は、Ｌｏ信号およ
びＩＦ信号のリークを抑えることができること、および
ＲＦ信号の出力電圧を約３ｄＢ大きくできることであ
る。
により１８０度の位相差をもって２分配された後、マイ
クロ波帯用のＦＥＴ１０１ａおよび１０１ｂのゲートＧ
にそれぞれ印加される。一方、ＩＦ信号は１８０度ハイ
ブリッド１１７により１８０度の位相差をもって２分配
された後、マイクロ波帯用ＦＥＴ１０１ａおよび１０１
ｂのドレインＤに印加される。したがって、ＦＥＴ１０
１ａおよび１０１ｂで周波数変換されてドレインＤ側に
生じるＩＦ信号は同相になる。これを同相合成器１１８
で合成すれば、ＲＦ信号出力端子１０６にはＲＦ信号の
みが現われる。また、Ｌｏ信号およびＩＦ信号は抑圧さ
れて現われない。図４の実施例の特徴は、Ｌｏ信号およ
びＩＦ信号のリークを抑えることができること、および
ＲＦ信号の出力電圧を約３ｄＢ大きくできることであ
る。
【００３０】図４において、１８０度ハイブリッド１１
６を同相等分配器、１８０度ハイブリッド１１７はその
まま、同相合成器１１８を逆相合成器にしてもよい。す
なわちＬｏ信号は、同相等分配器１１６に入力され、同
相で２分配された後ＦＥＴ１０１ａおよび１０１ｂのゲ
ートＧに印加される。一方、ＩＦ信号は１８０度の位相
差をもってＦＥＴ１０１ａおよび１０１ｂのドレインＤ
に印加される。この結果、ＦＥＴ１０１ａおよび１０１
ｂで周波数変換されてドレインＤ側に生じるＲＦ信号は
逆相になる。ところでドレインＤに出てくるＬｏ信号は
同相である。したがって同相合成器１１８を逆相合成器
とすることで、ＲＦ信号は同相になって合成されて出力
され、Ｌｏ信号は逆相になって抑圧される。
６を同相等分配器、１８０度ハイブリッド１１７はその
まま、同相合成器１１８を逆相合成器にしてもよい。す
なわちＬｏ信号は、同相等分配器１１６に入力され、同
相で２分配された後ＦＥＴ１０１ａおよび１０１ｂのゲ
ートＧに印加される。一方、ＩＦ信号は１８０度の位相
差をもってＦＥＴ１０１ａおよび１０１ｂのドレインＤ
に印加される。この結果、ＦＥＴ１０１ａおよび１０１
ｂで周波数変換されてドレインＤ側に生じるＲＦ信号は
逆相になる。ところでドレインＤに出てくるＬｏ信号は
同相である。したがって同相合成器１１８を逆相合成器
とすることで、ＲＦ信号は同相になって合成されて出力
され、Ｌｏ信号は逆相になって抑圧される。
【００３１】
【発明の効果】以上のように本発明によれば、ＦＥＴの
ゲートＧ側およびドレインＤ側の整合回路の設計が容易
になる。したがって、広帯域特性をもつアップコンバー
タが容易に設計できる。また、高価なサーキュレータは
不要であるため、アップコンバータ全体を極めて低価格
で作ることができる。さらに、ＦＥＴの増幅特性を利用
できるため、ゲートＧに入力するＬｏ信号の電力を小さ
くすることができ、効率のよい周波数変換装置を実現で
きる。さらに、Ｌｏ信号とＩＦ信号の合成器が不要にな
るので、小型化に適している。
ゲートＧ側およびドレインＤ側の整合回路の設計が容易
になる。したがって、広帯域特性をもつアップコンバー
タが容易に設計できる。また、高価なサーキュレータは
不要であるため、アップコンバータ全体を極めて低価格
で作ることができる。さらに、ＦＥＴの増幅特性を利用
できるため、ゲートＧに入力するＬｏ信号の電力を小さ
くすることができ、効率のよい周波数変換装置を実現で
きる。さらに、Ｌｏ信号とＩＦ信号の合成器が不要にな
るので、小型化に適している。
【図１】図１は本発明の一実施例の回路図である。
【図２】（ａ）はあるマイクロ波帯ＦＥＴのドレイン電
流対ゲート電圧特性、（ｂ）はそのＦＥＴにおけるドレ
イン電流対ドレイン電圧特性のグラフである。
流対ゲート電圧特性、（ｂ）はそのＦＥＴにおけるドレ
イン電流対ドレイン電圧特性のグラフである。
【図３】本発明の一実施例におけるＲＦ出力電力対ＩＦ
入力電力の特性を示すグラフである。
入力電力の特性を示すグラフである。
【図４】本発明の他の実施例であるバランス型アップコ
ンバータの回路図である。
ンバータの回路図である。
【図５】従来の一例の回路図である。
【図６】従来の他の例の回路図である。
【図７】ＦＥＴの入力インピーダンス（Ｓ11）と出力イ
ンピーダンス（Ｓ22）の一例のスミスチャートである。
ンピーダンス（Ｓ22）の一例のスミスチャートである。
１０１ ＦＥＴ １０２ 入力整合回路 １０３ 出力整合回路 １０４ Ｌｏ信号入力端子 １０５ ＩＦ信号入力端子 １０６ ＲＦ信号出力端子 １０７ ゲートバイアス供給端子 １０８ ドレインバイアス供給端子 １０９，１１０，１１１ チョーク回路 １１２，１１３，１１４，１１５ コンデンサ
Claims (1)
- 【請求項１】 ソースを接地した電界効果トランジスタ
と、前記の電界効果トランジスタのゲートに局部発振信
号を印加する手段と、前記の電界効果トランジスタのド
レインに中間周波数信号を印加する手段と、前記のドレ
インから前記の局部発振信号と中間周波数信号の周波数
に応じて周波数変換された信号を取出す手段とを有する
ことを特徴とする周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33188791A JPH05167352A (ja) | 1991-12-16 | 1991-12-16 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33188791A JPH05167352A (ja) | 1991-12-16 | 1991-12-16 | 周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167352A true JPH05167352A (ja) | 1993-07-02 |
Family
ID=18248737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33188791A Withdrawn JPH05167352A (ja) | 1991-12-16 | 1991-12-16 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167352A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178319B1 (en) | 1997-09-26 | 2001-01-23 | Matsushita Electric Industrial Co., Ltd. | Microwave mixing circuit and down-converter |
| WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
| ES2177402A1 (es) * | 2000-07-03 | 2002-12-01 | Univ Malaga | Circuito mezclador de frecuencias para transceptores de microondas/milimetricas. |
| US6671505B1 (en) | 1999-04-06 | 2003-12-30 | Matsushita Electric Industrial Co., Ltd. | Frequency converter |
| JP2014116697A (ja) * | 2012-12-06 | 2014-06-26 | Sumitomo Electric Ind Ltd | ミキサ |
-
1991
- 1991-12-16 JP JP33188791A patent/JPH05167352A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178319B1 (en) | 1997-09-26 | 2001-01-23 | Matsushita Electric Industrial Co., Ltd. | Microwave mixing circuit and down-converter |
| US6671505B1 (en) | 1999-04-06 | 2003-12-30 | Matsushita Electric Industrial Co., Ltd. | Frequency converter |
| ES2177402A1 (es) * | 2000-07-03 | 2002-12-01 | Univ Malaga | Circuito mezclador de frecuencias para transceptores de microondas/milimetricas. |
| WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
| JP2014116697A (ja) * | 2012-12-06 | 2014-06-26 | Sumitomo Electric Ind Ltd | ミキサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US7580693B2 (en) | Passive reflection mixer | |
| US5745857A (en) | Gaas power amplifier for analog/digital dual-mode cellular phones | |
| CA2389477A1 (en) | Hemt-hbt doherty microwave amplifier | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
| JP2558258B2 (ja) | マイクロ波受信機 | |
| US5444399A (en) | Mixer circuit | |
| US5606738A (en) | Frequency conversion circuit with linear feedback | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JPH05167352A (ja) | 周波数変換装置 | |
| US20040104758A1 (en) | Sub-harmonic mixer | |
| Bao et al. | A W-Band Up-Conversion Mixer with Integrated LO Frequency Doublers in a 60 nm GaN Technology | |
| US7002396B2 (en) | Frequency converter | |
| JP3669534B2 (ja) | 半導体増幅装置及び通信端末装置 | |
| JP2894893B2 (ja) | ミキサ回路 | |
| KR100345456B1 (ko) | 마이크로웨이브모노리식집적회로용주파수혼합기 | |
| JPH07273557A (ja) | 周波数変換回路 | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| US11239798B2 (en) | Distribution mixer | |
| KR100298207B1 (ko) | 단일밸런스능동혼합기 | |
| KR100262455B1 (ko) | 전계효과트랜지스터 혼합기들을 위한 부 자기 바이어스 회로 | |
| JPH1117456A (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| KR910003235B1 (ko) | 듀얼게이트 혼합기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |