JP2943348B2 - 周波数変換器 - Google Patents
周波数変換器Info
- Publication number
- JP2943348B2 JP2943348B2 JP2807391A JP2807391A JP2943348B2 JP 2943348 B2 JP2943348 B2 JP 2943348B2 JP 2807391 A JP2807391 A JP 2807391A JP 2807391 A JP2807391 A JP 2807391A JP 2943348 B2 JP2943348 B2 JP 2943348B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- effect transistor
- field
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Superheterodyne Receivers (AREA)
Description
【0001】
【産業上の利用分野】本発明は周波数変換器に関し、特
にマイクロ波による無線通信装置用周波数変換器で、デ
ュアルゲート電界効果トランジスタ(以下、FETとい
う)を利用した周波数変換器に関する。
にマイクロ波による無線通信装置用周波数変換器で、デ
ュアルゲート電界効果トランジスタ(以下、FETとい
う)を利用した周波数変換器に関する。
【0002】
【従来の技術】従来、この種の周波数変換器は、デュア
ルゲートFETの各ゲートより周波数の異なる2つの信
号を各々入力し、入力信号の周波数差の信号をドレイン
から出力する構成となっている。
ルゲートFETの各ゲートより周波数の異なる2つの信
号を各々入力し、入力信号の周波数差の信号をドレイン
から出力する構成となっている。
【0003】デュアルゲートFETは等価適に2個のF
ETを直列接続したものとして扱えるので、デュアルゲ
ートFETは図2のように記述できる
ETを直列接続したものとして扱えるので、デュアルゲ
ートFETは図2のように記述できる
【0004】以下、従来の周波数変換器の動作について
説明する。高周波信号を第1ゲート10から入力し、局
発信号を第2ゲート11から入力する。一般に局発信号
の振幅は10dBm程度の比較的大きな振幅となってい
る。各ゲートのバイアス条件によって周波数変換のメカ
ニズムに対する解釈は多少異なるが、一般には第1FE
T8が静特性において線型領域となるようにバイアスさ
れて使用されており、この場合は第1FET8で周波数
変換を行っていると解釈されている。
説明する。高周波信号を第1ゲート10から入力し、局
発信号を第2ゲート11から入力する。一般に局発信号
の振幅は10dBm程度の比較的大きな振幅となってい
る。各ゲートのバイアス条件によって周波数変換のメカ
ニズムに対する解釈は多少異なるが、一般には第1FE
T8が静特性において線型領域となるようにバイアスさ
れて使用されており、この場合は第1FET8で周波数
変換を行っていると解釈されている。
【0005】すなわち第2ゲート11から入力した局発
信号は、第2FET9のソースすなわち第1FET8の
ドレインに伝えられ、第1FET8のドレインから局発
信号が注入されたあと等価となる。したがって第1FE
T8のYpsが局発信号周波数で振らされる結果となり、
第1FET8のgm,RdS,CgS等のパラメタが局発
信号周波数で変動する。どのパラメタが支配的に変動す
るかは第1FET8のバイアス条件によって異なる。
信号は、第2FET9のソースすなわち第1FET8の
ドレインに伝えられ、第1FET8のドレインから局発
信号が注入されたあと等価となる。したがって第1FE
T8のYpsが局発信号周波数で振らされる結果となり、
第1FET8のgm,RdS,CgS等のパラメタが局発
信号周波数で変動する。どのパラメタが支配的に変動す
るかは第1FET8のバイアス条件によって異なる。
【0006】この状態で第1ゲート10から高周波信号
を入力すれば、第1FET8のドレインから高周波信号
と局発信号との差の周波数成分の信号(IF信号)を得
ることができる。さらに第2FET9はゲート接地の増
幅器として利用され第2FET9のソースから入力した
IF信号は第2FET9によって増幅されて出力端子1
2から出力する。
を入力すれば、第1FET8のドレインから高周波信号
と局発信号との差の周波数成分の信号(IF信号)を得
ることができる。さらに第2FET9はゲート接地の増
幅器として利用され第2FET9のソースから入力した
IF信号は第2FET9によって増幅されて出力端子1
2から出力する。
【0007】
【発明が解決しようとする課題】かかる構成の従来の周
波数変換器では、第1FET8と第2FET9とに流れ
る電流は同一であったため、第1FET8と第2FET
9のバイアス点を自由に選ぶことができなかった。
波数変換器では、第1FET8と第2FET9とに流れ
る電流は同一であったため、第1FET8と第2FET
9のバイアス点を自由に選ぶことができなかった。
【0008】例えば低雑音指数として使用する周波数変
換器を構成する場合、雑音指数を下げるために第1FE
T8をピンチオフさせて使用しようとすると、電流が流
れないため第2FET9の増幅器としての能力が下がっ
てしまう。逆に第2FET9を増幅器として使用しよう
とすると、電流を流すため第1FET8での雑音指数が
悪くなってしまうという問題点があった。
換器を構成する場合、雑音指数を下げるために第1FE
T8をピンチオフさせて使用しようとすると、電流が流
れないため第2FET9の増幅器としての能力が下がっ
てしまう。逆に第2FET9を増幅器として使用しよう
とすると、電流を流すため第1FET8での雑音指数が
悪くなってしまうという問題点があった。
【0009】
【課題を解決するための手段】本発明の要旨は、直列接
続された第1電界効果トランジスタと第2電界効果トラ
ンジスタと等価なデュアルゲート電界効果トランジスタ
を有し、第1電界効果トランジスタのゲートに高周波信
号を、第2電界効果トランジスタのゲートに入力信号を
それぞれ供給し、第1電界効果トランジスタのソースを
接地し、第2電界効果トランジスタのドレインを出力端
子とした周波数変換器において、第2電界効果トランジ
スタのソースと接地ノードとの間にカレントソーストラ
ンジスタを設け、第1電界効果トランジスタを流れる電
流値と第2電界効果トランジスタを流れる電流値とを互
いに異ならせたことである。
続された第1電界効果トランジスタと第2電界効果トラ
ンジスタと等価なデュアルゲート電界効果トランジスタ
を有し、第1電界効果トランジスタのゲートに高周波信
号を、第2電界効果トランジスタのゲートに入力信号を
それぞれ供給し、第1電界効果トランジスタのソースを
接地し、第2電界効果トランジスタのドレインを出力端
子とした周波数変換器において、第2電界効果トランジ
スタのソースと接地ノードとの間にカレントソーストラ
ンジスタを設け、第1電界効果トランジスタを流れる電
流値と第2電界効果トランジスタを流れる電流値とを互
いに異ならせたことである。
【0010】
【発明の作用】上記構成の周波数変換器は、カレントソ
ーストランジスタを流れる電流値を適宜選択すると、第
1電界効果トランジスタの動作点と第2電界効果トラン
ジスタの動作点とを互いに異ならせることができ、それ
ぞれの電界効果トランジスタの目的に合致した条件で動
作させられる。
ーストランジスタを流れる電流値を適宜選択すると、第
1電界効果トランジスタの動作点と第2電界効果トラン
ジスタの動作点とを互いに異ならせることができ、それ
ぞれの電界効果トランジスタの目的に合致した条件で動
作させられる。
【0011】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0012】図1は本発明の第1実施例を示す回路図で
ある。第1ゲート3から高周波信号を入力し、第2ゲー
ト4から局発信号が入力されるとする。第1FET1が
周波数変換を行い、第2FET2は周波数変換された信
号(IF信号)を増幅して出力端子5からIF信号を出
力する。
ある。第1ゲート3から高周波信号を入力し、第2ゲー
ト4から局発信号が入力されるとする。第1FET1が
周波数変換を行い、第2FET2は周波数変換された信
号(IF信号)を増幅して出力端子5からIF信号を出
力する。
【0013】本実施例では第2FET2のソースとグラ
ンド間に第1FET1と並列にカレントソースFET6
が接続されている。この回路では、第1FET1に流れ
る電流は、第2FET2に流れる電流とカレントソース
FET6に流れる電流の差分となる。その結果、カレン
トソースFET6のゲート幅を適宜選択することにより
第1FET1と第2FET2に流れる電流を異なる値で
任意に設定することができる。
ンド間に第1FET1と並列にカレントソースFET6
が接続されている。この回路では、第1FET1に流れ
る電流は、第2FET2に流れる電流とカレントソース
FET6に流れる電流の差分となる。その結果、カレン
トソースFET6のゲート幅を適宜選択することにより
第1FET1と第2FET2に流れる電流を異なる値で
任意に設定することができる。
【0014】例えば、低雑音で高利得の周波数変換器を
構成しようとする場合、低雑音にするために第1FET
1をピンチオフ状態にして電流を流さないようにしても
第2FET2で利得が得られるようにカレントソースF
ET6から電流を流すことにより、第2のFET2での
利得を高めた状態で使用することができ、低雑音、高利
得の周波数変換器を構成することができる。
構成しようとする場合、低雑音にするために第1FET
1をピンチオフ状態にして電流を流さないようにしても
第2FET2で利得が得られるようにカレントソースF
ET6から電流を流すことにより、第2のFET2での
利得を高めた状態で使用することができ、低雑音、高利
得の周波数変換器を構成することができる。
【0015】図3は本発明の第2実施例を示している。
本実施例は自己発振周波数変換器に本発明を適用した例
であるが、この例の場合、第2FET15は発振用FE
Tとして使用しているため、どうしても第2のFET1
5には電流を流す必要がある。その電流をカレントソー
スFET19から供給することにより、第1FET14
には電流を流さなくても良くなり、低雑音の周波数変換
器として使用することができる。
本実施例は自己発振周波数変換器に本発明を適用した例
であるが、この例の場合、第2FET15は発振用FE
Tとして使用しているため、どうしても第2のFET1
5には電流を流す必要がある。その電流をカレントソー
スFET19から供給することにより、第1FET14
には電流を流さなくても良くなり、低雑音の周波数変換
器として使用することができる。
【0016】
【発明の効果】以上説明したように、本発明の周波数変
換器はデュアルゲート構造を形成する2つのFETの中
点と、グランド間にカレントソースFETを設置するこ
とにより、2つのFETの電流値を異ならせることがで
き、周波端数変換用のFETは電流を流さず、増幅用の
FETは電流を流した状態で使用できる。その結果、各
々最適なバイアス条件で使用できるという効果を有す
る。
換器はデュアルゲート構造を形成する2つのFETの中
点と、グランド間にカレントソースFETを設置するこ
とにより、2つのFETの電流値を異ならせることがで
き、周波端数変換用のFETは電流を流さず、増幅用の
FETは電流を流した状態で使用できる。その結果、各
々最適なバイアス条件で使用できるという効果を有す
る。
【図1】本発明の第1実施例を示す回路図である。
【図2】従来の周波数変換器の回路図である。
【図3】本発明の第2の実施例の回路図である。
1 第1FET 2 第2FET 3 第1ゲート 4 第2ゲート 5 出力端子 6 カレントソースFET 7 電源端子 8 第1FET 9 第2FET 10 第1ゲート 11 第2ゲート 12 出力端子 13 電源端子 14 第1FET 15 第2FET 16 第1ゲート 17 誘電体共振器 18 伝送線路 19 カレントソースFET 20 出力端子 21 電源端子
Claims (2)
- 【請求項1】 直列接続された第1電界効果トランジス
タと第2電界効果トランジスタと等価なデュアルゲート
電界効果トランジスタを有し、第1電界効果トランジス
タのゲートに高周波信号を、第2電界効果トランジスタ
のゲートに入力信号をそれぞれ供給し、第1電界効果ト
ランジスタのソースを接地し、第2電界効果トランジス
タのドレインを出力端子とした周波数変換器において、
第2電界効果トランジスタのソースと接地ノードとの間
にカレントソーストランジスタを設け、第1電界効果ト
ランジスタを流れる電流値と第2電界効果トランジスタ
を流れる電流値とを互いに異ならせたことを特徴とする
周波数変換器。 - 【請求項2】 上記第2電界効果トランジスタのゲート
に局発信号を供給し、出力端子から中間周波数信号を出
力させることを特徴とした請求項1記載の周波数変換
器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2807391A JP2943348B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2807391A JP2943348B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04253408A JPH04253408A (ja) | 1992-09-09 |
JP2943348B2 true JP2943348B2 (ja) | 1999-08-30 |
Family
ID=12238597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2807391A Expired - Fee Related JP2943348B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2943348B2 (ja) |
-
1991
- 1991-01-29 JP JP2807391A patent/JP2943348B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04253408A (ja) | 1992-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469581B1 (en) | HEMT-HBT doherty microwave amplifier | |
US5105167A (en) | Harmonic injection amplifier | |
US6085074A (en) | Apparatus and method for amplifying an amplitude-varying signal | |
US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
US5838031A (en) | Low noise-high linearity HEMT-HBT composite | |
EP1387486B1 (en) | Amplifier circuit and multistage amplifier circuit | |
US20050282510A1 (en) | Linear mixer with current amplifier | |
KR100861877B1 (ko) | 전자 장치를 선형화하는 회로 | |
EP0166626B1 (en) | Frequency conversion apparatus | |
JP3339892B2 (ja) | 集積回路およびその使用方法 | |
US7109795B2 (en) | Amplifier-mixer device | |
US5767743A (en) | Radio frequency power amplifier having a tertiary harmonic wave feedback circuit | |
JP2943348B2 (ja) | 周波数変換器 | |
JP3890707B2 (ja) | 高周波回路 | |
JPH1141042A (ja) | マイクロ波増幅器 | |
JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
JPH05167352A (ja) | 周波数変換装置 | |
JP2894893B2 (ja) | ミキサ回路 | |
JP2701572B2 (ja) | 低雑音増幅器 | |
US5338989A (en) | Microwave integrated circuit | |
JPH09199956A (ja) | 高周波電力増幅器 | |
JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
JP3442619B2 (ja) | 高周波ミキサおよび高周波ミキサ集積回路 | |
JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
JP4572032B2 (ja) | 周波数変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080625 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |