JP2023053462A - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
JP2023053462A
JP2023053462A JP2021162511A JP2021162511A JP2023053462A JP 2023053462 A JP2023053462 A JP 2023053462A JP 2021162511 A JP2021162511 A JP 2021162511A JP 2021162511 A JP2021162511 A JP 2021162511A JP 2023053462 A JP2023053462 A JP 2023053462A
Authority
JP
Japan
Prior art keywords
circuit
frequency
resonance
transmission line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021162511A
Other languages
English (en)
Inventor
高志 住吉
Takashi Sumiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2021162511A priority Critical patent/JP2023053462A/ja
Priority to CN202210553097.3A priority patent/CN115940843A/zh
Priority to US17/891,656 priority patent/US20230108671A1/en
Publication of JP2023053462A publication Critical patent/JP2023053462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microwave Amplifiers (AREA)

Abstract

Figure 2023053462000001
【課題】安定化させかつ特性劣化を抑制すること。
【解決手段】高周波回路は、高周波信号が入力する入力電極と高周波信号が出力する出力電極とを有するトランジスタと、前記入力電極および前記出力電極のいずれか一方の電極に接続され、高周波信号が伝送する伝送線路１８と、前記伝送線路と電磁界結合が可能な程度に前記伝送線路から電気的に分離して設けられた結合線路１６と、前記結合線路の第１端と基準電位との間に接続され、共振周波数において前記第１端と基準電位との間のインピーダンスを極小にする共振回路１２と、を備える。
【選択図】図１

Description

本発明は、高周波回路に関する。
高周波回路における高周波信号が伝送するメインの線路にオープンスタブの第１端を接続し、オープンスタブに伝送線路を近接させ、伝送線路の両端を抵抗を介し接地させることが知られている。（例えば特許文献１)。トランジスタにバイアス電圧を供給するバイアス回路に並列共振回路を設けることが知られている（例えば特許文献２）。
特開平９－２８４０５１号公報 特開２０００－１８３７７３号公報
特許文献１、２では、高周波回路を安定化させることができる。しかしながら、高周波回路を安定化させる安定化回路を高周波信号が伝送する線路に直接接続すると、高周波回路の特性に影響し、特性が劣化してしまう。
本開示は、上記課題に鑑みなされたものであり、安定化させかつ特性劣化を抑制することを目的とする。
本開示の一実施形態は、高周波信号が入力する入力電極と高周波信号が出力する出力電極とを有するトランジスタと、前記入力電極および前記出力電極のいずれか一方の電極に接続され、高周波信号が伝送する伝送線路と、前記伝送線路と電磁界結合が可能な程度に前記伝送線路から電気的に分離して設けられた結合線路と、前記結合線路の第１端と基準電位との間に接続され、共振周波数において前記第１端と基準電位との間のインピーダンスを極小にする共振回路と、を備える高周波回路である。
本開示によれば、安定化させかつ特性劣化を抑制することができる。
図１は、実施例１に係る高周波回路の回路図である。 図２は、実施例１における安定化回路の平面図である。 図３は、図２のＡ－Ａ断面図である。 図４は、図２のＢ－Ｂ断面図である。 図５は、比較例１に係る高周波回路の回路図である。 図６は、実施例１の変形例１に係る高周波回路の回路図である。 図７は、実施例２に係る高周波回路の回路図である。 図８は、回路Ａにおける周波数に対するＳ２１を示す図である。 図９は、回路Ａにおける周波数に対する安定係数Ｋを示す図である。
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、高周波信号が入力する入力電極と高周波信号が出力する出力電極とを有するトランジスタと、前記入力電極および前記出力電極のいずれか一方の電極に接続され、高周波信号が伝送する伝送線路と、前記伝送線路と電磁界結合が可能な程度に前記伝送線路から電気的に分離して設けられた結合線路と、前記結合線路の第１端と基準電位との間に接続され、共振周波数において前記第１端と基準電位との間のインピーダンスを極小にする共振回路と、を備える高周波回路である。結合線路に共振回路を接続することで、安定化させかつ特性劣化を抑制することができる。
（２）抵抗素子を備え、前記抵抗素子の第１端が前記結合線路の第２端に接続され、前記抵抗素子の第２端が基準電位に接続され、前記抵抗素子の抵抗値が、前記高周波回路の動作周波数帯域の中心周波数における前記結合線路の特性インピーダンスの１／２倍以上かつ２倍以下であることが好ましい。
（３）高周波信号が入力する入力端子と、前記入力端子の入力インピーダンスと前記入力電極の入力インピーダンスとを整合させる整合回路と、を備え、前記伝送線路の第１端は前記整合回路に接続され、第２端は前記入力電極に接続されることが好ましい。
（４）高周波信号が出力する出力端子と、前記出力電極の出力インピーダンスと前記出力端子の出力インピーダンスとを整合させる整合回路と、を備え、前記伝送線路の第１端は前記出力電極に接続され、第２端は前記出力端子に接続されることが好ましい。
（５）前記入力電極はゲートであり、前記出力電極はドレインであることが好ましい。
（６）前記共振回路の共振周波数における、前記結合線路および前記共振回路を設けないときの前記高周波回路の安定係数は１未満であることが好ましい。
（７）前記共振回路の共振周波数は前記高周波回路の動作周波数帯域より低いことが好ましい。
（８）前記共振回路は、前記結合線路の第１端と基準電位との間に直列に接続されたインダクタおよびキャパシタを備えることが好ましい。
［本開示の実施形態の詳細］
本開示の実施形態にかかる高周波回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
［実施例１］
実施例１では、高周波回路として移動体通信の基地局に用いられる高周波電力増幅器を例に説明する。図１は、実施例１に係る高周波回路の回路図である。図１に示すように、高周波回路１００は、安定化回路１０、増幅器２０、整合回路２６および２８を備えている。増幅器２０は、トランジスタ２１を備えている。トランジスタ２１は、例えばＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。高周波回路１００の帯域の中心周波数は例えば０．５ＧＨｚ～１０ＧＨｚである。
入力端子Ｔｉｎは整合回路２６を介しトランジスタ２１のゲートＧに接続され、トランジスタ２１のドレインＤは整合回路２８を介し出力端子Ｔｏｕｔに接続されている。トランジスタ２１のソースＳは、グランド電位（基準電位）に接続される。トランジスタ２１は入力端子Ｔｉｎに入力する高周波信号５０を増幅し出力端子Ｔｏｕｔに出力する。増幅器２０が増幅する高周波信号５０の周波数ｆ１は、例えば高周波回路１００の動作帯域の中心周波数である。整合回路２６は、周波数ｆ１における外部回路から入力端子Ｔｉｎを見た入力インピーダンスを整合回路２６からゲートＧを見た増幅器２０の入力インピーダンスに整合させる回路である。整合回路２８は、周波数ｆ１におけるドレインＤから見た増幅器２０の出力インピーダンスを、出力端子Ｔｏｕｔから外部回路を見た出力インピーダンスに整合させる回路である。整合回路２６とゲートＧとの間に伝送線路１８が設けられている。
安定化回路１０は、共振回路１２、抵抗素子１４および結合線路１６を備えている。結合線路１６は、伝送線路１８の延伸方向に延伸し、伝送線路１８は、結合線路１６に対し一定の距離離れて設けられている。結合線路１６は伝送線路１８に電磁界結合する。結合線路１６の第１端は抵抗素子１４を介し基準電位に接続されている。抵抗素子１４の抵抗値は、周波数ｆ１における結合線路１６の特性インピーダンスである。結合線路１６の第２端は共振回路１２を介し基準電位に接続されている。共振回路１２はインダクタＬ１とキャパシタＣ１を備える直列共振回路である。共振回路１２の共振周波数ｆｒにおいて結合線路１６と基準電位との間のインピーダンスは極小となる。共振周波数ｆｒは、例えば安定化回路１０を設けない場合には高周波回路１００が発振しやすい（すなわち高周波回路１００が不安定になる可能性が高い）周波数である。
高周波回路１００の安定係数Ｋは以下の数式１となる。
Figure 2023053462000002
 ここで、Ｄ＝Ｓ１１×Ｓ２２－Ｓ１２×Ｓ２１であり、Ｓ１１、Ｓ２２、Ｓ２１およびＳ１２は、入力端子Ｔｉｎおよび出力端子Ｔｏｕｔをそれぞれポート１およびポート２としたのきのＳパラメータである。
安定係数Ｋが１以下のとき高周波回路１００は不安定となり発振しやすくなる。高周波回路１００の動作する帯域において安定係数Ｋが１より大きくなるように、整合回路２６および２８を用いて、高周波回路は設計されている。しかし、高周波回路１００が動作する際には、高周波回路１００は非線形な動作も行う。このため、高周波回路１００の内部において高周波回路１００が動作する動作周波数帯域以外の周波数の信号が生成される。そして、高周波回路１００が動作する帯域以外の周波数において安定係数Ｋが１以下となると、高周波回路１００は発振しやすくなる。共振周波数ｆｒ付近の周波数ｆ２を有する高周波信号５２は伝送線路１８から結合線路１６を介してグランドに流れるため、周波数ｆ２における高周波回路１００のＳ２１が低下する。数式１より、高周波回路１００のＳ２１が低下すると安定係数Ｋが大きくなる。よって、周波数ｆ２付近の安定係数Ｋを大きくできる。周波数ｆ１において共振回路１２のインピーダンスは大きいため、高周波信号５０は共振回路１２を通過しない。結合線路１６の第２端は抵抗素子１４により終端されている。このため、周波数ｆ１において伝送線路１８と結合線路１６のアイソレーションは大きくなる。よって、周波数ｆ１において安定化回路１０は伝送線路１８にほとんど影響せず、高周波回路１００の周波数ｆ１における利得は安定化回路１０の有無でほとんど変わらない。抵抗素子１４の抵抗値は、結合線路１６の特性インピーダンスであり、例えば５０Ωである。
［安定化回路］
図２は、実施例１における安定化回路１０の平面図である。図３および図４は、それぞれ図２のＡ－Ａ断面図およびＢ－Ｂ断面図である。図２から図４に示すように、誘電体基板３０の上面に金属層３２が設けられ、下面に金属層３４が設けられている。誘電体基板３０は、例えばＦＲ－４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ Ｔｙｐｅ ４）等の樹脂またはセラミック等の誘電体基板である。金属層３２および３４は、例えば銅層または金層である。金属層３４は誘電体基板３０の下面全体に設けられ、グランド電位等の基準電位が供給される。金属層３２はパターン３２ａ～３２ｇを形成する。
パターン３２ａは伝送線路１８の信号線路である。パターン３２ａと金属層３２とでマイクロストリップ線路を形成する。パターン３２ｂは結合線路１６の信号線路である。パターン３２ａと３２ｂは略平行である。パターン３２ｂと金属層３２とでマイクロストリップ線路を形成する。パターン３２ａおよび３２ｂの幅はＷ１およびＷ２である。パターン３２ａと３２ｂとの間隔はＷ３である。パターン３２ｂの長さはＬ１である。誘電体基板３０の厚さはＴ１である。幅Ｗ１、Ｗ２および厚さＴ１は、周波数ｆ１において伝送線路１８および結合線路１６の特性インピーダンスが所望の値になるように設計される。間隔Ｗ３および長さＬ１は、伝送線路１８と結合線路１６との結合量が伝送線路１８の通過損失に影響を与えない所望の値になるように、設定されている。
パターン３２ｃはパターン３２ｂの第１端に接続されている。パターン３２ｄはパターン３２ｃから離れて設けられ、パターン３２ｅはパターン３２ｄから離れて設けられている。パターン３２ｃおよび３２ｄ上には電子部品３８ａの両端が接合材３５を用いそれぞれ接合されている。パターン３２ｄおよび３２ｅ上には電子部品３８ｂの両端が接合材３５を用いそれぞれ接合されている。パターン３２ｅは誘電体基板３０を貫通する貫通電極３６により金属層３４に電気的に接続され短絡されている。電子部品３８ａはコイル部品でありインダクタＬ１に相当する。電子部品３８ｂはコンデンサ部品でありキャパシタＣ１に相当する。電子部品３８ａおよび３８ｂにより共振回路１２が形成される。
パターン３２ｆはパターン３２ｂの第２端に接続されている。パターン３２ｇはパターン３２ｆから離れて設けられている。パターン３２ｆおよび３２ｇ上には電子部品３８ｃの両端が接合材３５を用いそれぞれ接合されている。パターン３２ｇは誘電体基板３０を貫通する貫通電極３６により金属層３４に電気的に接続され短絡されている。電子部品３８ｃは抵抗部品であり抵抗Ｒ１に相当する。
インダクタＬ１、キャパシタＣ１および抵抗Ｒ１として電子部品３８ａ～３８ｃを用いる例を説明したが、インダクタＬ１は、金属層３２により形成される線路パターンでもよい。キャパシタＣ１は誘電体基板３０上に設けられたＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタでもよい。抵抗Ｒ１は誘電体基板３０上に設けられた抵抗薄膜でもよい。
［比較例］
図５は、比較例１に係る高周波回路の回路図である。図５に示すように、比較例１における高周波回路１１０では、整合回路２６とゲートＧとの間の伝送線路に共振回路１２がシャント接続されている。比較例１では、実施例１と同様に、共振回路１２の共振周波数ｆｒを高周波信号５２の周波数ｆ２付近とすることで、周波数ｆ２における高周波回路１１０の安定係数Ｋを大きくできる。一方、高周波回路１１０の帯域は共振回路１２の共振周波数と異なる。このため、高周波信号５０の周波数ｆ１付近では共振回路１２のインピーダンスは高くなる。よって、周波数ｆ１における高周波回路１１０の利得の低下が抑制される。
しかしながら、周波数ｆ１において共振回路１２のインピーダンスは高いものの無限大ではない。このため、高周波信号５０の一部は共振回路１２を介し基準電位に漏洩する。これにより、周波数ｆ１における損失が増大する。また、共振回路１２のインダクタＬ１およびキャパシタＣ１が伝送線路１８に影響する。例えば、入力端子ＴｉｎとゲートＧとのインピーダンス整合に共振回路１２が影響する。これにより、整合回路２６によるインピーダンスの整合が最適な状態から変化し、高周波回路１１０の高周波特性が劣化する。
特許文献１を参考にした比較例２として、伝送線路１８にλ／４の長さのオープンスタブを接続し、オープンスタブに結合線路を結合させることも考えられる。なお、λは安定係数Ｋを大きくしたい周波数における波長である。しかしながら、λ／４オープンスタブを用いるため回路の面積が大きくなる。オープンスタブが伝送線路１８に接続されるため、オープンスタブがインピーダンス整合に影響してしまう。
実施例１によれば、図１のように、高周波信号５０が伝送する伝送線路１８はトランジスタ２１のゲートＧ（高周波信号が入力する入力電極）に接続されている。結合線路１６は、高周波信号５０が伝送する伝送線路１８と電磁界結合が可能な程度に伝送線路１８から電気的に分離して設けられる。これにより、伝送線路１８を伝送する高周波信号の一部が結合線路１６に分岐する。共振回路１２は、結合線路１６の第１端とグランド（基準電位）との間に接続され、共振周波数ｆｒにおいて第１端とグランドとの間のインピーダンスを極小にする。これにより、結合線路１６に分岐した高周波信号のうち周波数ｆ２の高周波信号５２は共振回路１２を介しグランドに流れる。よって、周波数ｆ２において、高周波回路１１０を安定化させることが可能となる。
抵抗素子１４の第１端は結合線路１６の第２端に接続され、第２端はグランドに接続される。抵抗素子１４の抵抗値は高周波回路１００の動作周波数帯域の中心周波数ｆ１における結合線路１６の特性インピーダンスである。これにより、伝送線路１８と結合線路１６との周波数ｆ１におけるアイソレーションを大きくできる。よって、周波数ｆ１の高周波信号５０が安定化回路１０内に漏洩することを抑制でき、周波数ｆ１における利得の低下を抑制できる。抵抗素子１４を用い結合線路１６の第２端を終端するため、抵抗素子１４の抵抗値は周波数ｆ１における結合線路１６の特性インピーダンスの１／２倍以上かつ２倍以下が好ましく、２／３以上かつ１．５倍以下がより好ましく、３／４以上かつ１．３倍以下がさらに好ましい。
伝送線路１８の第１端は、入力端子Ｔｉｎの入力インピーダンスとゲートＧの入力インピーダンスとを整合させる整合回路２６に接続され、第２端はトランジスタのゲートＧに接続される。安定化回路１０が整合回路２６とトランジスタ２１との間に設けられている場合、比較例１のように伝送線路１８に共振回路１２が直接接続されると、整合回路２６によりインピーダンス整合が最適値からずれてしまう。よって、実施例１のように、結合線路１６を設けることが好ましい。
共振回路１２は、結合線路の第１端とグランドとの間に直列に接続されたインダクタＬ１およびキャパシタＣ１を備える。これにより、共振回路１２は共振周波数ｆｒにおいてショートとなり、共振周波数ｆｒ付近の周波数ｆ２の高周波信号５２をグランドに通過させ周波数ｆ２における安定係数Ｋを大きくできる。インダクタＬ１とキャパシタＣ１の接続順は実施例１と逆でもよい。
［実施例１の変形例１］
図６は、実施例１の変形例１に係る高周波回路の回路図である。図６に示すように、実施例1の変形例１の高周波回路１０２では、伝送線路１８の第１端はトランジスタ２１のドレインＤに接続され、第２端は整合回路２８に接続されている。その他の構成は実施例１と同じであり説明を省略する。実施例1の変形例１のように、伝送線路１８は、トランジスタ２１のドレインＤ（高周波信号が出力する出力電極）に接続されている。伝送線路１８の第１端はトランジスタ２１のドレインＤ（出力電極）に接続され、第２端はドレインＤの出力インピーダンスと出力端子Ｔｏｕｔの出力インピーダンスとを整合させる整合回路２８に接続されていてもよい。
トランジスタ２１が増幅器２０の場合、ドレインＤには電力の大きな高周波信号が出力される。このため、実施例１の変形例１では安定化回路１０における各電子部品（図２～図４の電子部品３８ａ～３８ｃ）が高耐圧な高価な部品となる。よって、実施例１のように安定化回路１０は整合回路２６とゲートＧとの間に設けられていることが好ましい。トランジスタ２１が逓倍器またはミキサとして機能する場合、実施例１の変形例１のように、安定化回路１０はドレインＤと整合回路２８との間に設けられていてもよい。
［実施例２］
実施例２は、実施例１の具体例である。図７は、実施例２に係る高周波回路の回路図である。図７に示すように、高周波回路１０４では、入力端子Ｔｉｎと整合回路２６との間には、伝送線路Ｓ３、キャパシタＣ７、伝送線路Ｓ４およびＣＲフィルタ２７が接続されている。伝送線路１８と増幅器２０の間にはバイアス回路２２が接続されている。増幅器２０と整合回路２８との間にはバイアス回路２４が接続されている。整合回路２８と出力端子Ｔｏｕｔとの間には伝送線路Ｓ５、キャパシタＣ８、伝送線路Ｓ６が接続されている。伝送線路Ｓ３～Ｓ６は、高周波信号が伝搬する線路である。キャパシタＣ７およびＣ８は、高周波信号を通過させＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）成分をカットするＤＣカットキャパシタである。
ＣＲフィルタ２７は、並列接続されたキャパシタＣ６と抵抗Ｒ２とを備える。ＣＲフィルタ２７はハイパスフィルタであり、増幅器２０が増幅する帯域の高周波信号を通過させ、周波数が低く安定係数Ｋの低い信号を抑圧する。バイアス回路２２は、伝送線路Ｓ１とキャパシタＣ４とを備えている。伝送線路Ｓ１は、トランジスタ２１のゲートＧとバイアス端子２３との間に接続され、例えばλ／４の長さを有する。キャパシタＣ４は、バイアス端子２３とグランドとの間に接続されている。バイアス回路２２は、バイアス端子２３に供給されるゲートバイアス電圧ＶｇをゲートＧに供給し、高周波信号がバイアス端子２３に通過することを抑制する。
バイアス回路２４は、伝送線路Ｓ２とキャパシタＣ５とを備えている。伝送線路Ｓ２は、トランジスタ２１のドレインＤとバイアス端子２５との間に接続され、例えばλ／４の長さを有する。キャパシタＣ５は、バイアス端子２５とグランドとの間に接続されている。バイアス回路２４は、バイアス端子２５に供給されるドレインバイアス電圧ＶｄをドレインＤに供給し、高周波信号がバイアス端子２５に通過することを抑制する。整合回路２６は、直列接続されたインダクタＬ２とシャント接続されたキャパシタＣ２とを備えている。整合回路２８は、直列接続されたインダクタＬ３とシャント接続されたキャパシタＣ３とを備える。整合回路２６および２８は、ＬＣＬ－Ｔ型回路およびＣＬＣ－π型回路等、インダクタおよびキャパシタを用い適宜形成できる。整合回路２６および２８は、分布定数回路を用い形成されていてもよい。その他の構成は実施例１の図１と同じであり説明を省略する。
［シミュレーション］
実施例２における高周波回路１０４のシミュレーションを行った。安定化回路１０を設けた回路Ａと安定化回路１０を設けない回路Ｂについてシミュレーションを行った。シミュレーション条件は以下である。
動作周波数帯域：３．４ＧＨｚ～３．８ＧＨｚ
トランジスタ２１：ＧａＮ ＨＥＭＴ
Ｒ１：５０Ω
Ｌ１（ｎＨ）、Ｃ１（ｐＦ）：安定化回路１０を設けない回路Ｂにおいて安定係数Ｋ＜１となる周波数帯域内に、Ｌ１とＣ１から構成される直列共振回路の共振周波数が含まれるように素子の値を選択した。
図８は、回路Ａにおける周波数に対するＳ２１を示す図である。図８に示すように、周波数が３．４ＧＨｚ、３．６ＧＨｚおよび３．８ＧＨｚにおけるＳ２１はそれぞれ１５．３５８ＧＨｚ、１５．６３６ＧＨｚおよび１４．９７１ＧＨｚである。このように、動作帯域５４である３．４ＧＨｚ～３．８ＧＨｚにおいて、Ｓ２１は１５ｄＢ程度である。
図９は、回路Ａにおける周波数に対する安定係数Ｋを示す図である。図９に示すように、動作帯域５４付近において安定係数Ｋが小さくなる。これは、動作帯域５４付近ではＳ２１が大きいためである。また、周波数が１ＧＨｚ付近において安定係数Ｋが小さい。周波数が１ＧＨｚ～８ＧＨｚでは安定係数Ｋは１以上である。これにより、高周波回路１０４は１ＧＨｚ～８ＧＨｚにおいて安定に動作する。
表１は、回路Ａおよび回路Ｂにおける安定係数ＫおよびＳ２１を示す表である。安定係数Ｋは１ＧＨｚ～８ＧＨｚにおける最低のＫであり、Ｓ２１は動作帯域である３．４ＧＨｚ～３．８ＧＨｚにおける最低のＳ２１である。
Figure 2023053462000003
表１に示すように、安定化回路１０を備えていない回路Ｂでは、安定係数Ｋは０．７８９である。安定係数Ｋが最も小さくなるのは１ＧＨｚ付近である。回路ＢのＳ２１は１４．６６ｄＢである。安定化回路１０を備えた回路Ａでは、安定係数Ｋは１．０４６となる。安定係数Ｋが最も小さくなるのは３．６ＧＨｚであり、１ＧＨｚ付近において安定係数Ｋは１以上となる。以上のように、回路Ａでは、利得であるＳ２１はほとんど変わらずに安定係数Ｋを１以上とすることができる。
回路Ｂのように、共振回路１２の共振周波数における、結合線路１６、共振回路１２および抵抗素子１４を設けないときの高周波回路の安定係数Ｋは１未満である。このような高周波回路に、回路Ａのように結合線路１６、共振回路１２および抵抗素子１４を設けることで、安定係数Ｋを大きくできる。高周波回路に結合線路１６、共振回路１２および抵抗素子１４を設けないときの共振回路１２の共振周波数における安定係数Ｋが０．９５下または０．９以下のとき、結合線路１６、共振回路１２および抵抗素子１４を設けることが好ましい。
回路Ｂのように、高周波回路の帯域より低い周波数においては、利得が大きくなり、安定係数Ｋが小さくなりやすい。よって、共振回路１２の共振周波数を高周波回路の動作周波数帯域より低くすることが好ましく、帯域の１／２以下とすることがより好ましく、帯域の１／３以下とすることがさらに好ましい。
実施例１および２では、トランジスタ２１としてＧａＮ ＨＥＭＴ等のＦＥＴの例を説明したが、トランジスタ２１はバイポーラトラジスタでもよい。トランジスタ２１がＦＥＴであり、入力電極がゲートであり、出力電極がドレインであるとき、動作帯域より低い周波数において安定係数Ｋとなりやすい。よって、安定化回路１０を設けることが好ましい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 安定化回路
１２ 共振回路
１４ 抵抗素子
１６ 結合線路
１８ 伝送線路
２０ 増幅器
２１ トランジスタ
２２、２４ バイアス回路
２３、２５ バイアス端子
２６、２８ 整合回路
２７ ＣＲフィルタ
３０ 誘電体基板
３２、３４ 金属層
３２ａ～３２ｇ パターン
３５ 接合材
３６ 貫通電極
３８ａ～３８ｃ 電子部品
５０、５２ 高周波信号
５４ 動作帯域
１００、１０２、１０４、１１０ 高周波回路
Ｓ ソース
Ｇ ゲート（入力電極）
Ｄ ドレイン（出力電極）
高周波回路における高周波信号が伝送するメインの線路にオープンスタブの第１端を接続し、オープンスタブに伝送線路を近接させ、伝送線路の両端を抵抗を介し接地させることが知られている（例えば特許文献１)。トランジスタにバイアス電圧を供給するバイアス回路に並列共振回路を設けることが知られている（例えば特許文献２）。
特開平９－２８４０５１号公報 特開２０００－１８３７７３号公報
安定化回路１０は、共振回路１２、抵抗素子１４および結合線路１６を備えている。結合線路１６は、伝送線路１８の延伸方向に延伸し、伝送線路１８は、結合線路１６に対し一定の距離離れて設けられている。結合線路１６は伝送線路１８に電磁界結合する。結合線路１６の第２端は抵抗素子１４を介し基準電位に接続されている。抵抗素子１４の抵抗値は、周波数ｆ１における結合線路１６の特性インピーダンスである。結合線路１６の第１端は共振回路１２を介し基準電位に接続されている。共振回路１２はインダクタＬ１とキャパシタＣ１を備える直列共振回路である。共振回路１２の共振周波数ｆｒにおいて結合線路１６と基準電位との間のインピーダンスは極小となる。共振周波数ｆｒは、例えば安定化回路１０を設けない場合には高周波回路１００が発振しやすい（すなわち高周波回路１００が不安定になる可能性が高い）周波数である。
高周波回路１００の安定係数Ｋは以下の数式１となる。
Figure 2023053462000013
 ここで、Ｄ＝Ｓ１１×Ｓ２２－Ｓ１２×Ｓ２１であり、Ｓ１１、Ｓ２２、Ｓ２１およびＳ１２は、入力端子Ｔｉｎおよび出力端子Ｔｏｕｔをそれぞれポート１およびポート２としたときのＳパラメータである。
伝送線路１８の第１端は、入力端子Ｔｉｎの入力インピーダンスとゲートＧの入力インピーダンスとを整合させる整合回路２６に接続され、第２端はトランジスタのゲートＧに接続される。安定化回路１０が整合回路２６とトランジスタ２１との間に設けられている場合、比較例１のように伝送線路１８に共振回路１２が直接接続されると、共振回路１２によりインピーダンス整合が最適値からずれてしまう。よって、実施例１のように、結合線路１６を設けることが好ましい。
共振回路１２は、結合線路１６の第１端とグランドとの間に直列に接続されたインダクタＬ１およびキャパシタＣ１を備える。これにより、共振回路１２は共振周波数ｆｒにおいてショートとなり、共振周波数ｆｒ付近の周波数ｆ２の高周波信号５２をグランドに通過させ周波数ｆ２における安定係数Ｋを大きくできる。インダクタＬ１とキャパシタＣ１の接続順は実施例１と逆でもよい。
図８は、回路Ａにおける周波数に対するＳ２１を示す図である。図８に示すように、周波数が３．４ＧＨｚ、３．６ＧＨｚおよび３．８ＧＨｚにおけるＳ２１はそれぞれ１５．３５８ｄＢ、１５．６３６ｄＢおよび１４．９７１ｄＢである。このように、動作帯域５４である３．４ＧＨｚ～３．８ＧＨｚにおいて、Ｓ２１は１５ｄＢ程度である。
回路Ｂのように、共振回路１２の共振周波数における、結合線路１６、共振回路１２および抵抗素子１４を設けないときの高周波回路の安定係数Ｋは１未満である。このような高周波回路に、回路Ａのように結合線路１６、共振回路１２および抵抗素子１４を設けることで、安定係数Ｋを大きくできる。高周波回路に結合線路１６、共振回路１２および抵抗素子１４を設けないときの共振回路１２の共振周波数における安定係数Ｋが０．９５以下または０．９以下のとき、結合線路１６、共振回路１２および抵抗素子１４を設けることが好ましい。
実施例１および２では、トランジスタ２１としてＧａＮ ＨＥＭＴ等のＦＥＴの例を説明したが、トランジスタ２１はバイポーラトランジスタでもよい。トランジスタ２１がＦＥＴであり、入力電極がゲートであり、出力電極がドレインであるとき、動作帯域より低い周波数において安定係数Ｋとなりやすい。よって、安定化回路１０を設けることが好ましい。

Claims (8)

  1. 高周波信号が入力する入力電極と高周波信号が出力する出力電極とを有するトランジスタと、
    前記入力電極および前記出力電極のいずれか一方の電極に接続され、高周波信号が伝送する伝送線路と、
    前記伝送線路と電磁界結合が可能な程度に前記伝送線路から電気的に分離して設けられた結合線路と、
    前記結合線路の第１端と基準電位との間に接続され、共振周波数において前記第１端と基準電位との間のインピーダンスを極小にする共振回路と、
    を備える高周波回路。
  2. 抵抗素子を備え、
    前記抵抗素子の第１端が前記結合線路の第２端に接続され、前記抵抗素子の第２端が基準電位に接続され、前記抵抗素子の抵抗値が、前記高周波回路の動作周波数帯域の中心周波数における前記結合線路の特性インピーダンスの１／２倍以上かつ２倍以下である請求項１に記載の高周波回路。
  3. 高周波信号が入力する入力端子と、
    前記入力端子の入力インピーダンスと前記入力電極の入力インピーダンスとを整合させる整合回路と、を備え、
    前記伝送線路の第１端は前記整合回路に接続され、第２端は前記入力電極に接続される請求項１または請求項２に記載の高周波回路。
  4. 高周波信号が出力する出力端子と、
    前記出力電極の出力インピーダンスと前記出力端子の出力インピーダンスとを整合させる整合回路と、を備え、
    前記伝送線路の第１端は前記出力電極に接続され、第２端は前記出力端子に接続される請求項１または請求項２に記載の高周波回路。
  5. 前記入力電極はゲートであり、前記出力電極はドレインである請求項１から請求項４のいずれか一項に記載の高周波回路。
  6. 前記共振回路の共振周波数における、前記結合線路および前記共振回路を設けないときの前記高周波回路の安定係数は１未満である請求項１から請求項５のいずれか一項に記載の高周波回路。
  7. 前記共振回路の共振周波数は前記高周波回路の動作周波数帯域より低い請求項１から請求項６のいずれか一項に記載の高周波回路。
  8. 前記共振回路は、前記結合線路の第１端と基準電位との間に直列に接続されたインダクタおよびキャパシタを備える請求項１から請求項７のいずれか一項に記載の高周波回路。
JP2021162511A 2021-10-01 2021-10-01 高周波回路 Pending JP2023053462A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021162511A JP2023053462A (ja) 2021-10-01 2021-10-01 高周波回路
CN202210553097.3A CN115940843A (zh) 2021-10-01 2022-05-20 高频电路
US17/891,656 US20230108671A1 (en) 2021-10-01 2022-08-19 High frequency circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021162511A JP2023053462A (ja) 2021-10-01 2021-10-01 高周波回路

Publications (1)

Publication Number Publication Date
JP2023053462A true JP2023053462A (ja) 2023-04-13

Family

ID=85774039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021162511A Pending JP2023053462A (ja) 2021-10-01 2021-10-01 高周波回路

Country Status (3)

Country Link
US (1) US20230108671A1 (ja)
JP (1) JP2023053462A (ja)
CN (1) CN115940843A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748042A (en) * 1996-07-26 1998-05-05 Motorola, Inc. Method for altering a difference frequency signal and amplifier circuit thereof
JPH10256849A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロ波・ミリ波回路
JP3668610B2 (ja) * 1998-04-10 2005-07-06 太陽誘電株式会社 高周波電力増幅回路
JP3175823B2 (ja) * 1998-04-24 2001-06-11 日本電気株式会社 高周波増幅装置
US6236274B1 (en) * 2000-01-04 2001-05-22 Industrial Technology Research Institute Second harmonic terminations for high efficiency radio frequency dual-band power amplifier
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
TWI325222B (en) * 2006-09-19 2010-05-21 Univ Nat Taiwan Feedback unilateralized power amplifier and method thereof
JP4841394B2 (ja) * 2006-10-18 2011-12-21 パナソニック株式会社 電力増幅器
JP2010087934A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 整合回路、高周波電力増幅器および携帯電話機
JP4852088B2 (ja) * 2008-11-04 2012-01-11 株式会社東芝 バイアス回路
US7944304B1 (en) * 2009-06-08 2011-05-17 Rockwell Collins, Inc. High efficiency millimeter wave field-effect transistor (FET) amplifier with coupled line matching network
US8203386B2 (en) * 2010-05-04 2012-06-19 Nxp B.V. Reconfigurable outphasing Chireix amplifiers and methods
US9238736B2 (en) * 2010-10-15 2016-01-19 Cabot Corporation Surface modified organic black pigments, surface modified carbon blacks, pigment mixtures using them, and low dielectric black dispersions, coatings, films, black matrices, and devices containing same

Also Published As

Publication number Publication date
CN115940843A (zh) 2023-04-07
US20230108671A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US10673387B2 (en) Amplifiers with in-package radial stub harmonic traps
US7509100B2 (en) Antenna interface unit
US6400240B2 (en) Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor
US20080055187A1 (en) Antenna Switch Module
JP2002335136A (ja) 高周波半導体装置
US20100188169A1 (en) Reactance Varying Device
JP2643662B2 (ja) 高出力電界効果トランジスタ増幅器
US10862440B2 (en) High-frequency amplifier
JP3723202B2 (ja) 伝送線路及び半導体集積回路装置
KR100529581B1 (ko) 초고주파 윌켄슨 전력분배기
JP2023053462A (ja) 高周波回路
JP2005287055A (ja) 伝送線路及び半導体集積回路装置
JP2023054454A (ja) 高周波回路
US6320468B2 (en) Method and system for suppressing oscillations in a multi-stage amplifier
JPH02113610A (ja) 最適な安定性、利得および雑音制御を持つ低雑音マイクロ波増幅器
JPH07221509A (ja) マイクロ波帯終端器
AU2015210468A1 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
WO2002080355A1 (fr) Amplificateur haute frequence
JP6678827B2 (ja) 高周波増幅器
JPH07283496A (ja) 複合電子部品
JP2010268213A (ja) 高調波終端回路
JP2001237647A (ja) 高周波用電力増幅器
JP2937854B2 (ja) 高周波増幅器
JPS62271502A (ja) マイクロ波装置の整合回路
JP2001237658A (ja) 高周波増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240321