JP4037654B2

JP4037654B2 - 低雑音増幅器

Info

Publication number: JP4037654B2
Application number: JP2002023087A
Authority: JP
Inventors: 弘之立原
Original assignee: Nippon Antenna Co Ltd
Current assignee: Nippon Antenna Co Ltd
Priority date: 2002-01-31
Filing date: 2002-01-31
Publication date: 2008-01-23
Anticipated expiration: 2022-01-31
Also published as: JP2003224439A

Description

【０００１】
【発明の属する技術分野】
本発明は、数ＧＨｚの高周波における低雑音増幅器に関するものである。
【０００２】
【従来の技術】
米国においては、衛星からラジオ放送を行う衛星ラジオ放送が既に開始されている。我が国においても同様の衛星ラジオ放送が開始されようとしている。この衛星ラジオ放送は衛星デジタル放送とされており、例えば、Ｓバンド（２．６ＧＨｚ）を使用して携帯電話機や車等の移動体、および、オフィスや家庭等を受信対象として放送されようとしている。衛星デジタル放送では、音声、データ、画像がマルチチャンネルにより送信され、衛星ラジオ受信機はカーナビやカーオーディオと一体化することができると共に、ＰＤＡや携帯電話機と一体化できるようにされている。
【０００３】
【発明が解決しようとする課題】
衛星ラジオ放送を受信する衛星ラジオ受信機においては、衛星から送信される微弱な電波を受信するために、初段の増幅器はＬＮＡ（Low Noise Amplifier）とされている。このようなＬＮＡの従来の回路構成を図１０に示す。
図１０に示すＬＮＡ２００は初段の増幅素子としてＦＥＴ（Field-effect Transistor：電界効果トランジスタ）を備えている。初段の増幅器はソース接地型増幅回路とされており、そのゲートにはマッチング回路２０２を介して入力信号が入力されている。入力ＩＮＰＵＴとＦＥＴのゲートの間に接続されているマッチング回路２０２は、３つの所定のインピーダンスを有するマイクロストリップラインＭＳＬ２０１，ＭＳＬ２０２，ＭＳＬ２０３をＴ型に接続して構成されており、ＬＮＡ２００の動作周波数帯域内において入出力インピーダンス整合を行っている。このマッチング回路２０２により、ＬＮＡ２００のＮＦ（Noise Figure）が向上されている。
【０００４】
ＦＥＴにより増幅された信号は、負荷抵抗ＲＬが接続されているドレインから出力され、マイクロストリップラインＭＳＬ２０５を介して縦続接続されているＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシック・マイクロ波集積回路）２０３に入力されて、さらに増幅される。このようにして、ＬＮＡ２００の出力ＯＵＴＰＵＴから増幅された信号が出力されるようになる。なお、ＦＥＴのソースにはソース抵抗Ｒｓが接続されており、ソース抵抗Ｒｓには並列にバイパスコンデンサＣ２０２が接続されている。
【０００５】
ところで、図１０に示す構成のＬＮＡ２００を、２．３ＧＨｚ帯を動作周波数帯域とするように設計した際の電気的特性を図１１ないし図１３に示す。図１１は、スミスチャートで示されているＬＮＡ２００の入力インピーダンス特性であり、図１２は、スミスチャートで示されているその出力インピーダンス特性であり、図１３は、その周波数特性（ゲイン特性）を示すグラフである。図１３を参照すると、設計周波数（２．３ＧＨｚ帯）より低い周波数、例えば１．４ＧＨｚ〜１．８ＧＨｚにおいて大きな利得を有している。これは、ＦＥＴにおけるドレイン−ゲート間の帰還容量により、この周波数帯域において大きな利得を有するようになっているものと考えられる。また、図１１を参照すると設計周波数より低い大きな利得を有している周波数帯域において、抵抗成分が負になっており、ＬＮＡ２００が不安定動作になりやすいことがわかる。
【０００６】
そこで、ＬＮＡ２００の不安定動作を改善するために、従来はＬＮＡ２００の全体の利得を低減するようにしていた。しかしながら、ＬＮＡ２００の全体の利得を低減すると、所望の利得を満足することができないおそれが生じるという問題点があった。また、これを解決するために、ＬＮＡを３段以上の多段構成とすると、コストが上昇するという問題点が生じるようになる。
そこで、本発明は、全体の利得を低減することなく安定動作するようにした低雑音増幅器を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の低雑音増幅器は、増幅手段と、該増幅手段の入力側に設けられているＴ型のマッチング回路とを備え、前記Ｔ型のマッチング回路は、３つのマイクロストリップラインがＴ型に接続されて構成されており、直列に接続されている第１マイクロストリップラインと第２マイクロストリップラインとの接続点と、アース間に接続されている第３マイクロストリップラインが、第４マイクロストリップラインと第５マイクロストリップラインとに２分され、その中間点とアースとの間にコンデンサが接続されており、該コンデンサと、該コンデンサに直列に接続される前記第４マイクロストリップラインとの直列回路が帯域外の低い周波数において直列共振することにより、帯域外の周波数におけるインピーダンス特性が安定化されるようになされている。
【０００８】
また、上記本発明の低雑音増幅器において、前記第４マイクロストリップラインが、集中定数からなるインピーダンス素子に置き換えられていてもよい。
さらに、上記本発明の低雑音増幅器において、前記増幅手段に縦続して、第２の増幅手段が接続されていてもよい。
【０００９】
このような本発明によれば、マッチング回路を構成しているマイクロストリップラインを２分し、その中間点とアースとの間にコンデンサを接続するようにしている。この場合、２分された一方のマイクロストリップラインとコンデンサとの直列回路が、帯域外の低い周波数において直列共振するようになり、このため、入力インピーダンスの位相が回転されて低雑音増幅器が安定して動作するようになる。
【００１０】
【発明の実施の形態】
本発明の実施の形態の低雑音増幅器の回路構成を図１に示す。ただし、図１に示す低雑音増幅器は１段の増幅器とされている。
図１に示す本発明の低雑音増幅器であるＬＮＡ１は、数ＧＨｚの周波数帯域における低雑音増幅器とされている。そして、増幅素子としてＦＥＴを備えた１段の増幅器とされている。ＬＮＡ１はソース接地型増幅回路とされており、そのゲートにはマッチング回路２を介して入力信号が入力されている。入力ＩＮＰＵＴとＦＥＴのゲートの間に接続されているマッチング回路２は、４つのマイクロストリップラインＭＳＬ１，ＭＳＬ２，ＭＳＬ３，ＭＳＬ４をＴ型に接続して構成されており、ＬＮＡ１の動作周波数帯域内において入出力インピーダンス整合を行っている。このマッチング回路２により、ＬＮＡ１のＮＦ（Noise Figure）が向上されるようになる。
【００１１】
ＦＥＴにより増幅された信号は、負荷抵抗ＲＬが接続されているドレインから導出され、マイクロストリップラインＭＳＬ５を介して出力されている。このようにして、ＬＮＡ１の出力ＯＵＴＰＵＴから所定レベルに増幅された信号が出力されるようになる。なお、ＦＥＴのソースにはソース抵抗Ｒｓが接続されており、ソース抵抗Ｒｓには並列にバイパスコンデンサＣ２が接続されている。
【００１２】
本発明のＬＮＡ１においては、Ｔ型のマッチング回路２に特徴を有しており、マッチング回路２は所定のインピーダンスとされている第１マイクロストリップラインＭＳＬ１と第２マイクロストリップラインＭＳＬ２からなる直列回路が入力ＩＮＰＵＴとＦＥＴのゲートとの間に接続されており、第１マイクロストリップラインＭＳＬ１と第２マイクロストリップラインＭＳＬ２との接続点とアース間に所定のインピーダンスとされている第３マイクロストリップラインが接続されてＴ型に構成されている。そして、本発明にかかるＬＮＡ１におけるマッチング回路２では、第３マイクロストリップラインが第４マイクロストリップラインＭＳＬ３と第５マイクロストリップラインＭＳＬ４とに２分割されて構成されており、その接続点とアース間にコンデンサＣ１が接続されている。この場合、第４マイクロストリップラインＭＳＬ３の長さは、第４マイクロストリップラインＭＳＬ３とコンデンサＣ１との直列回路がＬＮＡ１の設計周波数帯域の帯域外における所定の低い周波数において直列共振する長さとされている。マッチング回路２の構成を、このようにすることによりＬＮＡ１の全体の利得を低減することなく安定に動作させることができるようになる。
【００１３】
ここで、図１に示す構成のＬＮＡ１の設計周波数帯域を２．３ＧＨｚ帯とした際の電気的特性を図３ないし図５に示す。ただし、マッチング回路２における第４マイクロストリップラインＭＳＬ３の長さは約２０ｍｍとされ、第５マイクロストリップラインＭＳＬ４の長さは約２ｍｍとされると共に、コンデンサＣ１は約５ｐＦとされている。図３は、スミスチャートで示されているＬＮＡ１の入力インピーダンス特性であり、図４は、スミスチャートで示されているその出力インピーダンス特性であり、図５は、その周波数特性（ゲイン特性）を示すグラフである。図５を参照すると、マーカ１ないしマーカ３で示される設計周波数（２．３２ＧＨｚ〜２．３４５ＧＨｚ）において約２０ｄＢの利得が得られている。そして、設計周波数より低い周波数のマーカ５（略１．４１ＧＨｚ）において、第４マイクロストリップラインＭＳＬ３とコンデンサＣ１との直列回路が直列共振し、このため、このマーカ５の周波数における利得が低減していることがわかる。
【００１４】
また、図３を参照すると設計周波数より低いマーカ５で示される周波数の近傍において、抵抗成分が負になることがないと共に、位相回転されてマーカ５で示される周波数においてインピーダンスはインダクティブとなっていることがわかる。すなわち、第３マイクロストリップラインを２分すると共に、第４マイクロストリップラインＭＳＬ３とコンデンサＣ１との直列回路を設計周波数より低い利得の高いマーカ５の周波数において共振させることにより、ＬＮＡ１が安定動作するようになるのである。さらに、図４を参照するとマーカ１ないしマーカ３で示される設計周波数帯域においてほぼインピーダンス整合されていると共に、設計周波数より低いマーカ５で示される周波数においてもほぼインピーダンス整合されていることがわかる。このように、本発明にかかるＬＮＡ１は全体の利得を低減することなく十分な利得を得るようにしても安定に動作させることができるようになる。
なお、マッチング回路２におけるマイクロストリップラインＭＳＬ３を集中定数からなるインピーダンス素子であるインダクタＬ１に置き換えて、図２に示すマッチング回路２０としてもほぼ同様の電気的特性を得ることができるようになる。
【００１５】
次に、本発明の実施の形態の低雑音増幅器の他の回路構成を図６に示す。ただし、図６に示す低雑音増幅器は２段の増幅器とされている。
図６に示す本発明の低雑音増幅器であるＬＮＡ１００は、数ＧＨｚの周波数帯域における低雑音増幅器とされている。そして、増幅素子としてＦＥＴを備えた初段の増幅器と、初段の増幅器に縦続するＭＭＩＣ３からなる２段の増幅器とされている。ＬＮＡ１００における初段の増幅器は、図１に示すＬＮＡ１と同様の増幅回路とされている。すなわち、ソース接地型増幅回路とされており、そのゲートにはマッチング回路２を介して入力信号が入力されている。入力ＩＮＰＵＴとＦＥＴのゲートの間に接続されているマッチング回路２は、４つのマイクロストリップラインＭＳＬ１，ＭＳＬ２，ＭＳＬ３，ＭＳＬ４をＴ型に接続して構成されており、ＬＮＡ１の動作周波数帯域内において入出力インピーダンス整合を行っている。このマッチング回路２により、ＬＮＡ１のＮＦ（Noise Figure）が向上されるようになる。
【００１６】
ＦＥＴにより増幅された信号は、負荷抵抗ＲＬが接続されているドレインからマイクロストリップラインＭＳＬ５を介して出力され、縦続接続されているＭＭＩＣ３に入力されている。そして、ＭＭＩＣ３において増幅されて、ＬＮＡ１００の出力ＯＵＴＰＵＴから所定レベルに増幅された信号が出力されるようになる。なお、ＦＥＴのソースにはソース抵抗Ｒｓが接続されており、ソース抵抗Ｒｓには並列にバイパスコンデンサＣ２が接続されている。
【００１７】
本発明のＬＮＡ１００においても、Ｔ型のマッチング回路２の構成に特徴を有しており、この構成については前述した通りであるので、その説明は省略するが、図６に示す構成のマッチング回路２によりＬＮＡ１００の全体の利得を低減することなく安定に動作させることができるようになる。
【００１８】
ここで、図６に示す構成のＬＮＡ１００の設計周波数帯域を２．３ＧＨｚ帯とした際の電気特性を図７ないし図９に示す。ただし、マッチング回路２におけるマイクロストリップラインＭＳＬ３の長さは約２０ｍｍとされ、マイクロストリップラインＭＳＬ４の長さは約２ｍｍとされると共に、コンデンサＣ１は約５ｐＦとされている。図７は、スミスチャートで示されているＬＮＡ１００の入力インピーダンス特性であり、図８は、スミスチャートで示されているその出力インピーダンス特性であり、図９は、その周波数特性（ゲイン特性）を示すグラフである。図９を参照すると、マーカ１ないしマーカ３で示される設計周波数（２．３２ＧＨｚ〜２．３４５ＧＨｚ）において約３０ｄＢの利得が得られている。そして、設計周波数より低い周波数のマーカ５（略１．４１ＧＨｚ）において、マイクロストリップラインＭＳＬ３とコンデンサＣ１との直列回路が直列共振し、このため、このマーカ５の周波数における利得が低減していることがわかる。
【００１９】
また、図７を参照すると設計周波数より低いマーカ５で示される利得の高い周波数の近傍において、抵抗成分が負になることがないと共に、位相回転されてマーカ５で示される周波数においてインピーダンスはインダクティブとなっていることがわかる。さらに、図８を参照するとマーカ１ないしマーカ３で示される設計周波数帯域においてほぼインピーダンス整合されていると共に、設計周波数より低いマーカ５で示される周波数においてもほぼインピーダンス整合されていることがわかる。このように、本発明にかかるＬＮＡ１００は全体の利得を低減することなく十分な利得を得るようにしても安定に動作させることができるようになる。
なお、ＬＮＡ１００におけるマッチング回路２においてマイクロストリップラインＭＳＬ３を集中定数からなるインピーダンス素子であるインダクタＬ１に置き換えて、図２に示すマッチング回路２０としてもほぼ同様の電気的特性を得ることができるようになる。
【００２０】
【発明の効果】
上記したように本発明の低雑音増幅器は、マッチング回路を構成しているマイクロストリップラインを２分し、その中間点とアースとの間にコンデンサを接続するようにしている。この場合、２分された一方のマイクロストリップラインとコンデンサとの直列回路が、帯域外の利得の高い低い周波数において直列共振するようになり、このため、入力インピーダンスの位相が回転されて低雑音増幅器が安定して動作するようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態の低雑音増幅器の回路構成を示す図である。
【図２】本発明の実施の形態の低雑音増幅器におけるマッチング回路の他の構成を示す回路図である。
【図３】本発明の実施の形態の低雑音増幅器における入力インピーダンスを特性を示すスミスチャートである。
【図４】本発明の実施の形態の低雑音増幅器における出力インピーダンスを特性を示すスミスチャートである。
【図５】本発明の実施の形態の低雑音増幅器における周波数特性を示す図である。
【図６】本発明の実施の形態の他の低雑音増幅器の回路構成を示す図である。
【図７】本発明の実施の形態の他の低雑音増幅器における入力インピーダンスを特性を示すスミスチャートである。
【図８】本発明の実施の形態の他の低雑音増幅器における出力インピーダンスを特性を示すスミスチャートである。
【図９】本発明の実施の形態の他の低雑音増幅器における周波数特性を示す図である。
【図１０】従来の低雑音増幅器の回路構成を示す図である。
【図１１】従来の低雑音増幅器における入力インピーダンスを特性を示すスミスチャートである。
【図１２】従来の低雑音増幅器における出力インピーダンスを特性を示すスミスチャートである。
【図１３】従来の低雑音増幅器における周波数特性を示す図である。
【符号の説明】
１ＬＮＡ、２マッチング回路、２Ｔ型マッチング回路、２０マッチング回路、１００ＬＮＡ、２００ＬＮＡ、２０２マッチング回路、Ｃ１コンデンサ、Ｃ２バイパスコンデンサ、Ｃ２０２バイパスコンデンサ、ＩＮＰＵＴ入力、Ｌ１インダクタ、ＭＳＬ１，ＭＳＬ２，ＭＳＬ３，ＭＳＬ４，ＭＳＬ５マイクロストリップライン、ＭＳＬ２０１，ＭＳＬ２０２，ＭＳＬ２０３，ＭＳＬ２０５マイクロストリップライン、ＯＵＴＰＵＴ出力、ＲＬ負荷抵抗、Ｒｓソース抵抗

Claims

増幅手段と、該増幅手段の入力側に設けられているＴ型のマッチング回路とを備え、
前記Ｔ型のマッチング回路は、３つのマイクロストリップラインがＴ型に接続されて構成されており、直列に接続されている第１マイクロストリップラインと第２マイクロストリップラインとの接続点と、アース間に接続されている第３マイクロストリップラインが、第４マイクロストリップラインと第５マイクロストリップラインとに２分され、その中間点とアースとの間にコンデンサが接続されており、該コンデンサと、該コンデンサに直列に接続される前記第４マイクロストリップラインとの直列回路が帯域外の低い周波数において直列共振することにより、帯域外の周波数におけるインピーダンス特性が安定化されるようになされていることを特徴とする低雑音増幅器。
前記第４マイクロストリップラインが、集中定数からなるインピーダンス素子に置き換えられていることを特徴とする請求項１記載の低雑音増幅器。
前記増幅手段に縦続して、第２の増幅手段が接続されていることを特徴とする請求項１記載の低雑音増幅器。