JP5078471B2 - 高周波増幅器 - Google Patents

Description

この発明は高周波増幅器に関し、特に、主としてＶＨＦ帯、ＵＨＦ帯、マイクロ波帯およびミリ波帯で用いられる高周波増幅器に関するものである。

図８は、この種の従来の高周波増幅器の構成を示したものである（例えば、特許文献１参照）。

図８において、１は半導体素子、２は整合回路、３は抵抗、１０は先端開放スタブである。先端開放スタブ１０は、増幅器の動作周波数ｆ０で電気長が２分の１波長となり、その２分の１の周波数ｆ０／２で電気長が４分の１波長となっている。

次に動作について説明する。先端開放スタブ１０は、高周波増幅器の動作周波数ｆ０の２分の１の周波数ｆ０／２で長さ４分の１波長であり、図中のＢ点に電気的短絡点を形成するため、周波数ｆ０／２では、抵抗３は、図中のＣ点の位置に一端が接続され、他端が接地された抵抗と等価となり、抵抗３が機能して利得を抑圧し、高周波増幅器の安定化を図ることができる。これに対して高周波増幅器の動作周波数ｆ０では、先端開放スタブ１０は長さ２分の１波長となり、図中のＢ点のインピーダンスは無限大となるため、周波数ｆ０では、抵抗３は図中のＣ点の位置に一端が接続され、他端が開放された抵抗となり、抵抗３は無視できるため高周波増幅器の利得はほとんど損なわれない。したがって、高周波増幅器の動作周波数ｆ０での利得劣化を抑えつつ、動作周波数の２分の１となる周波数ｆ０／２での不要発振を抑圧し、安定に動作させることが可能となる。

特開２００１−１４４５６０号公報

しかしながら、以上のように、特許文献１に記載された従来の高周波増幅器では、動作周波数ｆ０で２分の１波長の先端開放スタブを必要とするため、整合回路のサイズが大きくなってしまうという問題点があった。

また、図９に示すように、動作周波数ｆ０で長さが４分の１波長となり、その２分の１の周波数ｆ０／２で長さが８分の１波長となる先端短絡スタブ１１を用いた構成とした場合、動作周波数ｆ０では、先端短絡スタブ１１は長さ４分の１波長となり、図中のＢ点のインピーダンスは無限大となるため、周波数ｆ０では、抵抗３は図中のＣ点の位置に一端が接続され他端が開放された抵抗となり、抵抗３は無視できるため高周波増幅器の利得はほとんど損なわれない。しかしながら、動作周波数ｆ０の２分の１の周波数ｆ０／２では長さ８分の１波長であり、周波数ｆ０／２では、図中のＢ点に電気的短絡点が形成されないため、動作周波数ｆ０で長さ２分の１波長の先端開放スタブを用いる場合に比べ、抵抗３の効きが弱く、利得の抑圧が小さいという問題点もある。

この発明はかかる問題点を解決するためになされたものであり、小形で、かつ、動作周波数の２分の１となる周波数での利得の抑圧が大きく、不要発振を抑圧して安定に動作する、高周波増幅器を得ることを目的とする。

この発明は、半導体素子と、前記半導体素子に接続された整合回路と、を備えた高周波増幅器であって、前記整合回路は利得抑圧回路を有しており、前記利得抑圧回路は、一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる伝送線路と、複数の容量を直列接続して構成した容量部とから構成され、前記利得抑圧回路の前記伝送線路と前記容量部とは、一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる、ＭＩＭキャパシタ部から一体に構成されており、前記ＭＩＭキャパシタ部は、複数のＭＩＭキャパシタを直列接続することにより構成されていることを特徴とする高周波増幅器である。

この発明は、半導体素子と、前記半導体素子に接続された整合回路と、を備えた高周波増幅器であって、前記整合回路は利得抑圧回路を有しており、前記利得抑圧回路は、一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる伝送線路と、複数の容量を直列接続して構成した容量部とから構成され、前記利得抑圧回路の前記伝送線路と前記容量部とは、一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる、ＭＩＭキャパシタ部から一体に構成されており、前記ＭＩＭキャパシタ部は、複数のＭＩＭキャパシタを直列接続することにより構成されていることを特徴とする高周波増幅器であるため、小形で、かつ、動作周波数の２分の１となる周波数での利得の抑圧が大きく、不要発振を抑圧して安定に動作することができる。

実施の形態１．
図１は、この発明の実施の形態１における高周波増幅器の構成図である。図１に示すように、本実施の形態１に係る高周波増幅器は、半導体素子１と、半導体素子１と信号源との間に接続された整合回路２とを備えている。整合回路２は、信号源側から半導体素子１の入力端子に至る間の整合回路２中の信号路に並列に接続された抵抗３と、グランド５に一端が接地された伝送線路４と、抵抗３と伝送線路４との間に接続され、複数のコンデンサ（容量）から構成されたコンデンサ部６とから構成されている。半導体素子１として、ここでは、１個のソース接地ＦＥＴの場合について示している。伝送線路４は高周波増幅器の動作周波数ｆ０で電気長が４分の１波長となり、その２分の１の周波数ｆ０／２で電気長が８分の１波長となっている。また、コンデンサ部６は複数個のコンデンサが直列接続されて構成されている。抵抗３、コンデンサ部６、伝送線路４、及び、グランド５が順に直列に接続されてなる直列回路により利得抑圧回路が形成される。

次に動作について説明する。伝送線路４は高周波増幅器の動作周波数ｆ０では長さ４分の１波長となり、図中のＡ点のインピーダンスは無限大となる。また、高い周波数では、コンデンサ６によるインピーダンスも大きいため、図中のＢ点のインピーダンスも無限大となる。このため、周波数ｆ０では、抵抗３は図中のＣ点の位置に一端が接続され他端が開放された抵抗となり、抵抗３は無視できるため高周波増幅器の利得はほとんど損なわれない。これに対し、動作周波数ｆ０の２分の１の周波数ｆ０／２では、伝送線路４の長さは８分の１波長であるが、コンデンサを複数個直列接続することにより、より小さい容量値を実現することができるため、容量性としての機能が大きくなり、周波数ｆ０／２では、コンデンサを用いない場合に比べ、Ｂ点において電気的短絡点に近い位置となり、抵抗３が機能して利得を抑圧し、高周波増幅器の安定化を図る。したがって、２分の１波長の先端開放スタブを用いる場合にくらべて半分の長さで済み、さらに４分の１波長の先端短絡スタブのみを用いる場合に比べて、利得の抑圧効果が向上するという効果がある。

なお、ここでは、抵抗３を用いた場合について説明したが、その場合に限らず、抵抗３は設けなくてもよい。この場合でも、２分の１の周波数では整合回路２での反射が大きくなることにより、利得が抑圧される。

また、利得抑圧回路を整合回路２ａと整合回路２ａの間に設けた場合について示しているが、利得抑圧回路の位置は入力端子側などでもよい。

さらに、利得抑圧回路としては、コンデンサ部６を抵抗３と伝送線路４との間に設けた場合について示しているが、コンデンサ部６の位置は、伝送線路４とグランド５との間、あるいは、抵抗３とＣ点との間でもよい。また、コンデンサ部６を構成している複数のコンデンサを分割して配置してもよい。

以上のように、本実施の形態においては、半導体素子１と整合回路２とからなる高周波増幅器において、整合回路２は、一端が接地され、動作周波数で４分の１波長の長さとなる伝送線路４と、複数のコンデンサを直列接続してなるコンデンサ部６と、抵抗３とを、直列接続した利得抑圧回路を有するようにしたので、これにより、まず、動作周波数で４分の１波長の長さとなる伝送線路４を用いるようにしたことにより、２分の１波長の先端開放スタブを用いる場合に比べて、半分の長さで済むため、整合回路のサイズを小さくでき、小形化が図れる。また、動作周波数の２分の１となる周波数において、伝送線路４の長さは８分の１波長であるが、コンデンサを複数個直列接続することにより、より小さい容量値を実現することができるため、容量性としての機能が大きくなり、コンデンサを用いない場合に比べ、抵抗３が機能して、利得の抑圧が大きく、不要発振を抑圧して安定に動作することができる。

実施の形態２．
図２はこの発明の実施の形態２における高周波増幅器の構成図である。図において、符号１〜３，５は、図１と同一であり、７は、複数のＭＩＭキャパシタ（Metal-Insulator-Metal Capacitor）を直列接続してなるＭＩＭキャパシタ部であり、図１のコンデンサ部６及び伝送線路４の代わりに設けられている。

次に動作について説明する。ミリ波などの高い周波数では、ＭＩＭキャパシタ部７の物理的な大きさが波長に対し無視できなくなる。一般的に、幅Ｗ、長さＬのＭＩＭキャパシタの等価回路は、図３のように、幅Ｗと長さＬにより形成される容量値と、幅Ｗ及び長さＬ／２の伝送線路２個とで表される。従って、図２の構成においても、抵抗と容量と伝送線路からなる利得抑圧回路が形成され、実施の形態１と同様の効果を有する。すなわち、本実施の形態においては、ＭＩＭキャパシタ部７が、抵抗と容量と伝送線路とからなる利得抑圧回路を一体に構成している。

図４に、動作周波数ｆ０において４分の１波長の長さとなる伝送線路（先端短絡スタブ）と、ＭＩＭキャパシタを複数個直列接続して一端を接地した利得抑圧回路の計算結果を示す。４分の１波長の伝送線路では、伝送線路を見込んだインピーダンスは動作周波数で開放とした場合、動作周波数の２分の１の周波数では開放と短絡の中間の位置となる。これに対し、ＭＩＭキャパシタを直列接続した利得抑圧回路では、回路を見込んだインピーダンスは、動作周波数の２分の１の周波数では、より短絡に近い位置となる。従って、本実施の形態におけるＭＩＭキャパシタ部７から構成される伝送線路の長さは動作周波数の２分の１の周波数において８分の１波長以下となり、利得抑圧の効果がより高くなる。

なお、ここでは、抵抗３を用いた場合について説明したが、その場合に限らず、抵抗３は設けなくてもよい。この場合でも、２分の１の周波数では整合回路２での反射が大きくなることにより、利得が抑圧される。

また、利得抑圧回路を整合回路２ａと整合回路２ａの間に設けた場合について示しているが、利得抑圧回路の位置は入力端子側などでもよい。

さらに、利得抑圧回路としては、ＭＩＭキャパシタ部７を抵抗３とグランド５との間に設けた場合について示しているが、ＭＩＭキャパシタ部７の位置は、抵抗３とＣ点との間でもよい。また、ＭＩＭキャパシタ部７のＭＩＭキャパシタを分割して配置してもよい。

以上のように、本実施の形態２では、上記の実施の形態１と同様の効果が得られて、小形化が図れ、さらに、動作周波数の２分の１となる周波数での利得の抑圧が大きく、不要発振を抑圧して安定に動作することができる。また、本実施の形態２においては、ＭＩＭキャパシタの物理的な大きさを伝送線路として利用し、伝送線路を別に設けることがないため、より小形にできるという利点も有する。

実施の形態３．
図５は、この発明の実施の形態３における高周波増幅器の構成図である。図において、符号５，７は、図２と同一であり、８は高周波増幅器に一般に設けられているＲＦパッド、９は、同様に高周波増幅器に一般に設けられているＤＣ（Direct Current）カット用のＭＩＭキャパシタである。図５に示すように、本実施の形態３においては、ＲＦパッドはグランド５に接地されているが、ＭＩＭキャパシタ部７の一端もグランド５に接地されている。また、ＤＣカット用のＭＩＭキャパシタ９は、ＭＩＭキャパシタ部７を構成している複数のＭＩＭキャパシタの中に、それらのうちの１つとして接続されている。従って、本実施の形態は、ＲＦパッド８のグランドと利得抑圧回路を接地するためのグランドとを共有し、また、ＤＣカット用のＭＩＭキャパシタ９と利得抑圧回路のＭＩＭキャパシタの一部を共有している。他の構成については、実施の形態２で示した図２と同じであるため、ここでは説明を省略する。

以上の構成においても、幅Ｗ、長さＬのＭＩＭキャパシタ部７の等価回路は、図３のように、幅Ｗと長さＬにより形成される容量値と、幅Ｗ及び長さＬ／２の伝送線路２個とで表される。従って、図５の構成においても、抵抗と容量と伝送線路からなる利得抑圧回路が形成され、実施の形態１及び２と同様の効果を有する。さらに、本実施の形態においては、グランドを共有することにより、利得抑圧回路のグランドを新たに設ける必要がなく、より小形にできるという利点を有する。

また、ＤＣカットのＭＩＭキャパシタ９も共有するので、容量性をより大きくでき、より小形に２分の１の周波数でのインピーダンスを短絡に近づけられるという利点も有する。

さらに、動作周波数に大きな影響を与えることがないので、整合回路は動作周波数のみを考慮して設計しておき、ＲＦパッド部分のみ本構成とするだけでよく、設計が容易となるという利点も有する。

図６に、本実施の形態３を用いた場合の高周波増幅器の利得抑圧効果の計算結果を示す。図６（ｄ）のグラフにおいて、実線は、図６（ａ）の等価回路で示される構造の高周波増幅器の計算結果であり、三角線（−▽−）は、実線で示される利得特性を有する図６（ａ）の高周波増幅器に従来の先端短絡スタブを２個ずつ入力側と出力側に設けた場合（図６（ｂ）の等価回路参照）の計算結果であり、丸線（−○−）は、実線で示される利得特性を有する図６（ａ）の高周波増幅器に本実施の形態３の利得抑圧回路を２個ずつ入力側と出力側に設けた場合（図６（ｃ）の等価回路参照）の計算結果を示している。図６（ｄ）のグラフに示される通り、通常の先端短絡スタブでは２６〜２８ＧＨｚにおける利得抑圧量が約５ｄＢなのに対し、本実施の形態における利得抑圧回路では約１４ｄＢの抑圧効果が得られている。このとき、５６〜６０ＧＨｚにおける動作周波数での利得劣化はほとんど見られていない。

以上のように、本実施の形態では、実施の形態１及び２と同様の効果を有するとともに、さらに、本実施の形態においては、グランドをＲＦパッドと共有することにより、利得抑圧回路のグランドを新たに設ける必要がなく、より小形化にできるという利点を有するとともに、構造が簡易化されるので、製造工程が容易になり、小型かつ容易に動作周波数ｆ０の２分の１の周波数ｆ０／２での利得抑圧を図ることができるという利点を有する。

実施の形態４．
図７は、この発明の実施の形態４における高周波増幅器の構成図である。図において、符号１〜３，５，７は、図２と同一である。なお、本実施の形態においては、ＭＩＭキャパシタ部７を構成している複数のＭＩＭキャパシタの大きさには分布を持たせており、互いに異なるサイズとなっている。具体的には、抵抗３に接続されているＭＩＭキャパシタのサイズが最も小さく、それに接続されている次のＭＩＭキャパシタが少し大きくなり、その次がまた少し大きくなって、というように、順に徐々に大きくなって、グランド５に接地されているＭＩＭキャパシタのサイズが最も大きいという構造になっている。

以上のように、本実施の形態４においても、実施の形態２と同様の効果が得られるとともに、さらに、本実施の形態４においては、図中のＢ点では、ＭＩＭキャパシタの物理的な大きさが小さくなっているため、ミリ波などの高い周波数でもその接続の影響が小さくなり、より短絡に近くなるという利点も有する。

この発明の実施の形態１に係る高周波増幅器の構成を示した構成図である。 この発明の実施の形態２に係る高周波増幅器の構成を示した構成図である。 この発明の実施の形態２に係る高周波増幅器におけるＭＩＭキャパシタ部の等価回路を示した回路図である。 この発明の実施の形態２に係る高周波増幅器における利得抑圧回路の利得抑圧効果の計算結果を示した説明図である。 この発明の実施の形態３に係る高周波増幅器の構成を示した構成図である。 この発明の実施の形態３に係る高周波増幅器における利得抑圧回路の利得抑圧効果の計算結果を示した説明図である。 この発明の実施の形態４に係る高周波増幅器の構成を示した構成図である。 従来の高周波増幅器の構成を示した構成図である。 従来の高周波増幅器の構成を示した構成図である。

符号の説明

１ 半導体素子、２ 整合回路、３ 抵抗、４ 伝送線路、５ グランド、６ コンデンサ部、７ ＭＩＭキャパシタ部、８ ＲＦパッド、９ ＤＣカット用のＭＩＭキャパシタ、１０ 先端開放スタブ、１１ 先端短絡スタブ。

Claims (3)

1. 半導体素子と、前記半導体素子に接続された整合回路と、を備えた高周波増幅器であって、
   前記整合回路は利得抑圧回路を有しており、
   前記利得抑圧回路は、
   一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる伝送線路と、
   複数の容量を直列接続して構成した容量部と
   から構成され、
   前記利得抑圧回路の前記伝送線路と前記容量部とは、
   一端がグランドに接地され、動作周波数において４分の１波長以下の電気長となる、ＭＩＭキャパシタ部から一体に構成されており、
   前記ＭＩＭキャパシタ部は、複数のＭＩＭキャパシタを直列接続することにより構成されている
   ことを特徴とする高周波増幅器。
2. 前記高周波増幅器はＲＦパッドとＤＣカット用のＭＩＭキャパシタとが設けられているものであって、
   前記ＭＩＭキャパシタ部が接地されている前記グランドは、前記ＲＦパッドのグランドと共有され、
   前記ＭＩＭキャパシタ部を構成している前記複数のＭＩＭキャパシタのうちの少なくとも１つは、前記ＤＣカット用のＭＩＭキャパシタと共有される
   ことを特徴とする請求項１に記載の高周波増幅器。
3. 前記ＭＩＭキャパシタ部を構成している前記複数のＭＩＭキャパシタの大きさは同一でないことを特徴とする請求項１または２に記載の高周波増幅器。

Images