JP5921823B2

JP5921823B2 - 高調波抑圧回路

Info

Publication number: JP5921823B2
Application number: JP2011116865A
Authority: JP
Inventors: 章浩板場; 邦浩遠藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-05-25
Filing date: 2011-05-25
Publication date: 2016-05-24
Anticipated expiration: 2031-05-25
Also published as: JP2012248931A

Description

本発明は、マイクロ波帯やミリ波帯等の高周波の伝送に用いられる高調波抑圧回路に関する。

ＦＥＴなどの高周波用半導体素子を用いた高周波増幅回路では、高出力動作時にＦＥＴが非線形動作となり、基本波以外の高調波も出力される。このような設計上意図されない周波数成分のことをスプリアスという。スプリアスは、電波障害の原因となるため、電波法によりその強度が制限されている。このため、基本波以外の高調波を抑圧する高調波抑圧回路が不可欠である。

従来、高周波信号の入力側に５０Ω抵抗を介してシャント接続された基本波の１／４波長短絡スタブと、その接続点から高周波信号の出力側に基本波の１／８波長（２倍波の１／４波長）離れた点にシャント接続された基本波の１／４波長短絡スタブとを設け、２倍高調波を抑圧する技術が開示されている（例えば、特許文献１）。また、特許文献１では、各スタブの高周波短絡点をキャパシタによって形成して直流成分に対しては開放し、その高周波短絡点にバイアスを印加することにより、バイアス回路と兼用することができる。

特開２００９−２４６８７１号公報

しかしながら、上記従来技術では、キャパシタを用いて高周波短絡点を形成した場合は、キャパシタ分のコストが追加となるだけでなく、キャパシタの寄生インダクタンスや寄生抵抗によって発生する寄生インピーダンスにより、高周波化が困難となる。また、キャパシタを用いて高周波短絡点を形成せず、スルーホール等を用いて誘電体基板裏面の地導体に各スタブを接続することにより高周波化に対応した場合には、高調波抑圧回路とバイアス回路とを兼用することができなくなるため、デバイスやモジュールを構成する回路全体が大きくなる。このように、上記従来技術では、高周波動作と、低コスト化および小型化とを両立させることができない、という問題があった。

本発明は、上記に鑑みてなされたものであって、高周波動作と、低コスト化および小型化とを両立させることが可能な高調波抑圧回路を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる高調波抑圧回路は、基本波の１／８波長の長さを有する主線路と、一端が前記主線路の前記入力端に接続された基本波の１／４波長の長さを有する第１の線路と、前記第１の線路の他端に一端が接続された抵抗体および基本波の１／４波長の長さを有する第１のオープンスタブと、前記抵抗体の他端に接続された基本波の１／８波長の長さを有する第２のオープンスタブと、一端が前記主線路の前記出力端に接続された基本波の１／４波長の長さを有する第２の線路と、前記第２の線路の他端に接続された基本波の１／４波長の長さを有する第３のオープンスタブおよび基本波の１／８波長の長さを有する第４のオープンスタブと、を備えることを特徴とする。

本発明によれば、高周波動作と、低コスト化および小型化とを両立させることが可能となる、という効果を奏する。

図１は、実施の形態１にかかる高調波抑圧回路の一構成例を示す図である。図２は、実施の形態１にかかる高調波抑圧回路の基本波における等価回路を示す図である。図３は、実施の形態１にかかる高調波抑圧回路の２倍波における等価回路を示す図である。図４は、実施の形態１にかかる高調波抑圧回路の２倍波における等価回路を示す図である。図５は、実施の形態２にかかる高調波抑圧回路の一構成例を示す図である。

以下に添付図面を参照し、本発明の実施の形態にかかる高調波抑圧回路について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかる高調波抑圧回路の一構成例を示す図である。図１に示すように、実施の形態１にかかる高調波抑圧回路は、入力端１６ａ側の接続点Ａと出力端１６ｂ側の接続点Ｂとの間を接続する基本波の１／８波長の長さを有する主線路１０と、接続点Ａにシャント接続された第１の分岐回路１７ａと、接続点Ｂにシャント接続された第２の分岐回路１７ｂとを備えている。

第１の分岐回路１７ａは、一端が接続点Ａに接続された基本波の１／４波長の長さを有する第１の線路１１ａと、第１の線路１１ａの他端の接続点Ｃに一端が接続された５０Ωの抵抗体１４および基本波の１／４波長の長さを有する第１のオープンスタブ１２ａと、抵抗体１４の他端に接続された基本波の１／８波長の長さを有する第２のオープンスタブ１３ａとを備えている。なお、図１に示す例では、第１のオープンスタブ１２ａおよび第２のオープンスタブ１３ａをラジアルスタブとしている。このラジアルスタブは、通常の矩形スタブに比べ、広帯域化が可能であると共に、線路長が基本波の１／４波長より短くてよいという利点がある。以下、第１のオープンスタブ１２ａを第１のラジアルスタブ１２ａと表記し、第２のオープンスタブ１３ａを第２のラジアルスタブ１３ａと表記する。

第２の分岐回路１７ｂは、一端が接続点Ｂに接続された基本波の１／４波長の長さを有する第２の線路１１ｂと、第２の線路１１ｂの他端の接続点Ｄに接続された基本波の１／４波長の長さを有する第３のオープンスタブ１２ｂおよび基本波の１／８波長の長さを有する第４のオープンスタブ１３ｂとを備えている。なお、図１に示す例では、第１のオープンスタブ１２ａおよび第２のオープンスタブ１３ａと同様に、第３のオープンスタブ１２ｂおよび第４のオープンスタブ１３ｂをラジアルスタブとしている。以下、第３のオープンスタブ１２ｂを第３のラジアルスタブ１２ｂと表記し、第４のオープンスタブ１３ｂを第４のラジアルスタブ１３ｂと表記する。

実施の形態１にかかる高調波抑圧回路の構成では、キャパシタを用いていないため、キャパシタの寄生インダクタンスや寄生抵抗によって発生する寄生インピーダンスによる影響を受けることがない。また、抵抗体１４以外の構成要素は、誘電体基板上のマイクロストリップ線路導体で形成することができる。

また、物理的な接地点が存在しないため、図１に示すように、接続点Ｄに電源回路１８を接続してＤＣバイアスを印加することができる。つまり、バイアス回路として機能させることも可能である。

さらに、オープンスタブとして第１〜第４のラジアルスタブ１２ａ，１２ｂ，１３ａ，１３ｂを用いて構成しているため、オープンスタブの場合よりも短くてよく、広帯域化が可能であるという利点がある。

つぎに、実施の形態１にかかる高調波抑圧回路の動作について説明する。ここでは、まず、図１および図２を参照して基本波に対する動作について説明する。図２は、実施の形態１にかかる高調波抑圧回路の基本波における等価回路を示す図である。

第１の分岐回路１７ａにおいて、第１のラジアルスタブ１２ａは、基本波の１／４波長の長さを有するオープンスタブとして機能するため、第１のラジアルスタブ１２ａと第１の線路１１ａとの接続点Ｃは、抵抗体１４および第２のラジアルスタブ１３ａの影響を受けることなく、基本波に対して短絡状態となる。つまり、接続点Ｃは、基本波に対する高周波短絡点を形成している。このとき、第１の線路１１ａは、基本波の１／４波長の長さを有するショートスタブとして機能するため、接続点Ａから見た第１の分岐回路１７ａのインピーダンスは、基本波に対して開放状態となる。

また、同様に、第２の分岐回路１７ｂにおいて、第３のラジアルスタブ１２ｂは、基本波の１／４波長の長さを有するオープンスタブとして機能するため、第２のオープンスタブ１２ｂと第２の線路１１ｂとの接続点Ｄは、第４のラジアルスタブ１３ｂの影響を受けることなく、基本波に対して短絡状態となる。つまり、接続点Ｄは、基本波に対する高周波短絡点を形成している。このとき、第２の線路１１ｂは、基本波の１／４波長の長さを有するショートスタブとして機能するため、接続点Ｂから見た第２の分岐回路１７ｂのインピーダンスは、基本波に対して開放状態となる。

したがって、実施の形態１にかかる高調波抑圧回路は、基本波に対しては、図２に示す等価回路で表すことができ、基本波の伝送への影響はない回路となる。

つぎに、実施の形態１にかかる高調波抑圧回路の２倍波に対する動作について、図１、図３および図４を参照して説明する。図３および図４は、実施の形態１にかかる高調波抑圧回路の２倍波における等価回路を示す図である。

第１の分岐回路１７ａにおいて、第１のラジアルスタブ１２ａは、２倍波の１／２波長の長さを有するオープンスタブとして機能するため、接続点Ｃから見た第１のラジアルスタブ１２ａのインピーダンスは、２倍波に対して開放状態となる。一方、第２のラジアルスタブ１３ａは、２倍波の１／４波長の長さを有するオープンスタブとして機能するため、接続点Ｃから見た抵抗体１４および第２のオープンスタブ１３ａのインピーダンスは、２倍波に対して５０Ω終端と等価となり、接続点Ａから見た第１の分岐回路１７ａのインピーダンスは、２倍波に対して１／２波長の長さを有する第１の線路１１ａを介して５０Ω終端された状態となる。

また、同様に、第２の分岐回路１７ｂにおいて、第３のラジアルスタブ１２ｂは、２倍波の１／２波長の長さを有するオープンスタブとして機能するため、接続点Ｄから見た第３のラジアルスタブ１２ｂのインピーダンスは、２倍波に対して開放状態となる。一方、第４のラジアルスタブ１３ｂは、２倍波の１／４波長の長さを有するオープンスタブとして機能するため、接続点Ｄから見た第４のオープンスタブ１３ｂのインピーダンスは、２倍波に対して短絡状態となり、接続点Ｂから見た第２の分岐回路１７ｂのインピーダンスも、２倍波に対して短絡状態となる。

したがって、実施の形態１にかかる高調波抑圧回路は、２倍波に対しては、図３に示す等価回路で表すことができる。さらに、主線路１０は、接続点Ｂが２倍波に対する高周波短絡点を形成していることから、２倍波の１／４波長の長さを有するショートスタブとして機能するため、接続点Ａから出力端１６ｂ側を見たインピーダンスは、２倍波に対して開放状態となる。つまり、実施の形態１にかかる高調波抑圧回路は、図４に示すように、２倍波に対しては、１／２波長の長さを有する第１の線路１１ａを介して５０Ω終端された回路となる。

以上説明したように、実施の形態１の高調波抑圧回路によれば、キャパシタを用いて高周波短絡点を形成していないため、キャパシタの寄生インダクタンスや寄生抵抗によって発生する寄生インピーダンスによる影響を受けることなく、高周波化が可能となる。また、部品点数が少なくなると共に、部品間を接続するためのボンディングワイヤやスルーホール加工等も不要となり、コスト上昇を抑制することができる。

また、物理的な接地点が存在しないため、バイアス回路として機能させることも可能であり、デバイスやモジュールを構成する回路全体を小型化することができる。

さらに、オープンスタブとしてラジアルスタブを用いて構成しているため、広帯域化が可能であると共に、回路自体の小型化も可能となる。

このように、実施の形態１の高調波抑圧回路によれば、高周波動作と、低コスト化および小型化とを両立させることが可能となる。

実施の形態２．
図５は、実施の形態２にかかる高調波抑圧回路の一構成例を示す図である。本実施の形態では、実施の形態１において説明した主線路１０に代えて、図５に示すように、第１のＲＦ線路２０ａと第２のＲＦ線路２０ｂとがキャパシタ１９を介して接続されて構成された主回路２１を備えている。なお、実施の形態１と同一または同等の構成部には同一符号を付して、その詳細な説明を省略する。

主回路２１は、実施の形態１において説明した主線路１０と同一の特性インピーダンスとなるように、つまり、基本波に対しては１／８波長の長さの線路と等価となり、２倍波に対しては１／４波長の長さの線路と等価となるように、回路定数が設定される。

図５に示す例では、接続点Ｃに電源回路１８ａを接続し、接続点Ｄに電源回路１８ｂを接続している。

例えば、電源回路の接続点と入力端あるいは出力端との間に、固定抵抗等を含む集中定数回路が存在すると、固定抵抗等に電流が流れ、電源回路から供給された電圧の低下や発熱が生じるため、バイアス印加ができない。実施の形態２にかかる高調波抑圧回路の構成では、図５に示すように、入力端１６ａ側と出力端１６ｂ側とがキャパシタ１９によりＤＣ的に分離され、且つ、入力端１６ａと電源回路１８ａとの間、出力端１６ｂと電源回路１８ｂとの間には、固定抵抗等を含む集中定数回路が存在しないため、入力端１６ａ側と出力端１６ｂ側とで、それぞれ異なるＤＣバイアスを印加することができる。

実施の形態２にかかる高調波抑圧回路は、例えば、高周波増幅回路の段間回路として用いることができる。つまり、入力端１６ａの前段および出力端１６ｂの後段に高周波増幅器（図示せず）を接続し、電源回路１８ａを前段の高周波増幅器のドレインバイアスとして、電源回路１８ｂを後段の高周波増幅器のゲートバイアスとして使用することが可能である。このように、実施の形態２にかかる高調波抑圧回路では、高調波抑圧回路の前段および後段の回路に対して、それぞれ異なるＤＣバイアスを印加することができるため、２つのバイアス回路を兼用することができる。

以上説明したように、実施の形態２の高調波抑圧回路によれば、実施の形態１において説明した主線路に代えて、キャパシタを介して接続された２つのＲＦ線路を含み、入力端側から見て、２倍波の１／４波長の長さを有するショートスタブとして機能する主回路を備えたので、実施の形態１と同様の効果を得ることができると共に、高調波抑圧回路の前段および後段の回路に対して、それぞれ異なるＤＣバイアスを印加する２つのバイアス回路として機能させることができ、実施の形態１よりもさらにデバイスやモジュールを構成する回路全体を小型化することができる。

なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

１０主線路
１１ａ第１の線路
１１ｂ第２の線路
１２ａ第１のオープンスタブ（ラジアルスタブ）
１２ｂ第３のオープンスタブ（ラジアルスタブ）
１３ａ第２のオープンスタブ（ラジアルスタブ）
１３ｂ第４のオープンスタブ（ラジアルスタブ）
１４抵抗体
１６ａ入力端
１６ｂ出力端
１７ａ第１の分岐回路
１７ｂ第２の分岐回路
１８，１８ａ，１８ｂ電源回路
１９キャパシタ
２０ａ第１のＲＦ線路
２０ｂ第２のＲＦ線路
２１主回路

Claims

基本波の１／８波長の長さを有し、一端が入力端を形成し、他端が出力端を形成する主線路と、
一端が前記主線路の前記入力端に接続された基本波の１／４波長の長さを有する第１の線路と、
前記第１の線路の他端に一端が接続された抵抗体および基本波の１／４波長の長さを有する第１のオープンスタブと、
前記抵抗体の他端に接続された基本波の１／８波長の長さを有する第２のオープンスタブと、
一端が前記主線路の前記出力端に接続された基本波の１／４波長の長さを有する第２の線路と、
前記第２の線路の他端に接続された基本波の１／４波長の長さを有する第３のオープンスタブおよび基本波の１／８波長の長さを有する第４のオープンスタブと、
を備えることを特徴とする高調波抑圧回路。
前記第１〜４のオープンスタブのうちの少なくとも１つがラジアルスタブにより構成されたことを特徴とする請求項１に記載の高調波抑圧回路。