JP5203775B2

JP5203775B2 - ２倍高調波抑圧回路

Info

Publication number: JP5203775B2
Application number: JP2008093765A
Authority: JP
Inventors: 裕士竹内; 和喜稲見
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-03-31
Filing date: 2008-03-31
Publication date: 2013-06-05
Anticipated expiration: 2028-03-31
Also published as: JP2009246871A

Description

この発明は、高周波伝送回路の主線路に入力される基本波の信号に重畳される２倍高調波の信号を抑圧する２倍高調波抑圧回路に関するものである。

この発明が対象とする高周波伝送回路は、誘電体基板の上面に主線路であるマイクロスリップ線路導体を設け、下面に地導体を設けた構成である。この高周波伝送回路の入力段には、高周波増幅回路など、各種の回路が設けられるが、それらの回路の出力段では、ＦＥＴなどの高周波用半導体素子が用いられる。そして、高出力を得るために、ＦＥＴを飽和領域で使用する場合が多い。そのため、ＦＥＴの非線形性により、高周波伝送回路に入力される高周波信号は、歪みなどに起因する高調波成分を含む場合が起こる。基本波以外の成分は、不要であるので、高調波を抑圧する回路が必要とされる。

高調波を抑圧する回路としては、例えば特許文献１に開示されたものが知られている。すなわち、特許文献１（図１）では、高調波成分の中でも特に発生しやすい２倍高調波を抑圧する回路として、高出力増幅器等に用いるＦＥＴ（７）の出力整合回路（３）を構成する主線路（６）に、一端が接続され、基本波で１／４波長の長さを有する高インピーダンス線路（１１）と、この高インピーダンス線路（１１）の他端に並列接続され、基本波で１／４波長および１／８波長の長さを有する先端開放線路（１２，１７）とを設けた２倍高調波抑圧回路（１６）が示されている。

この構成によれば、２倍高調波抑圧回路（１６）のインピーダンスを基本波ではなく、２倍波で低くすることができるので、２倍高調波抑圧回路（１６）は、ＦＥＴ（７）から出力される２倍高調波の信号を主線路（６）の入力側に全反射させることができ、ＦＥＴ（７）から出力される２倍高調波の信号を抑圧することができる。

特開平８−１３０４２３号公報

しかしながら、上記従来の技術では、２倍高調波信号がＦＥＴ（７）の出力端に戻るので、反射される２倍高調波信号の位相量によっては、基本波信号の出力特性や効率を低下させる場合が起こる。これを回避するには、基本波信号の出力特性や効率を低下させない２倍高調波信号の位相量を実測或いは算出し、その位相量を実現する回路をＦＥＴ（７）と主線路（６）との間に設ける必要があり、回路規模が増大する。

一方、上記の措置を講じない場合は、２倍高調波信号が反射される過程で空間に放射されることが起こるので、その空間に放射された２倍高調波信号が他の周辺回路と結合し、性能に悪影響を与える場合がある。それを回避するには、周辺の空間に仕切りを設けたり、電波吸収体を配置したりして、空間を２倍高調波信号が伝搬しないように抑圧する必要があり、同様に回路規模が増大する。

この発明は、上記に鑑みてなされたものであり、高周波伝送回路の回路規模を増大させずに、２倍高調波信号を反射も放射も起こさずに抑圧することができる２倍高調波抑圧回路を得ることを目的とする。

上述した目的を達成するために、この発明にかかる２倍高調波抑圧回路は、誘電体基板の上面に主線路であるマイクロストリップ線路導体を設け、下面に地導体を設けた高周波伝送回路において、前記主線路の任意箇所に定めた基本波の１／８波長の区間の入力側である第１の分岐端と前記地導体との間を接続する第１の分岐回路であって、一端が前記入力側に接続される抵抗体線路、及び一端が前記抵抗体線路の他端と接続され、他端がビア等を経由して前記地導体に接続される基本波の１／４波長の長さを有する第１の線路の直列回路で構成される第１の分岐回路と、前記区間の出力側である第２の分岐端と前記地導体との間を接続する第２の分岐回路であって、一端が前記出力側に接続され、他端がビア等を経由して前記地導体に接続される基本波の１／４波長の長さを有する第２の線路で構成される第２の分岐回路とを備えたことを特徴とする。

この発明によれば、高周波伝送回路の回路規模を増大させずに、２倍高調波信号を反射も放射も起こさずに抑圧することができるという効果を奏する。

以下に図面を参照して、この発明にかかる２倍高調波抑圧回路の好適な実施の形態を詳細に説明する。

図１は、この発明の一実施の形態による２倍高調波抑圧回路の電気的構成を示す回路図である。図１において、入力端１と出力端６の間を接続する主線路５は、図示しない誘電体基板の上面に配置されるマイクロストリップ線路導体である。入力端１と信号グランド（図示しない誘電体基板の下面に配置される地導体）との間には、ＦＥＴ９などの高周波用半導体素子が接続されている。

主線路５の任意箇所において、入力端１側に示す分岐端ａと出力端６側に示す分岐端ｂの間の区間長は、基本波の１／８波長の長さに定めてある。

（２倍高調波抑圧回路の構成）
この実施の形態による２倍高調波抑圧回路は、入力側の分岐端ａと信号グランド（図示しない誘電体基板の下面に配置される地導体）との間に設けた符号２，３，４の直列回路からなる第１の分岐回路と、出力側の分岐端ｂと信号グランド（図示しない誘電体基板の下面に配置される地導体）との間に設けた符号７，８の直列回路からなる第２の分岐回路とで構成される。

第１の分岐回路において、符号２は、抵抗体線路であり、薄膜で形成されている。抵抗体線路２の一端は、分岐端ａに接続されている。符号３は、基本波の１／４波長の線路（第１の線路）であり、マイクロストリップ線路導体で形成されている。１／４波長の線路３の一端は、抵抗体線路２の他端に接続されている。符号４は、チップ製のコンデンサである。コンデンサ４の一端は、１／４波長の線路３の他端に接続されている。これらの直列回路は、図示しない誘電体基板の上面において主線路５に沿って配置されている。そして、コンデンサ４の他端は、図示しない誘電体基板に設けたビアを通して信号グランドである地導体に接続されている。勿論、コンデンサ４の他端を、図示しない誘電体基板上の地導体に直接接続しても良く、また、コンデンサ４の他端を、金リボンを介して図示しない誘電体基板上の地導体に接続しても良いことは言うまでもない。

また、第２の分岐回路において、符号７は、基本波の１／４波長の線路（第２の線路）であり、マイクロストリップ線路導体で形成されている。１／４波長の線路７の一端は、分岐端ｂに接続されている。符号８は、チップ製のコンデンサである。コンデンサ８の一端は、１／４波長の線路７の他端に接続されている。これらの直列回路は、図示しない誘電体基板の上面において、主線路５に沿って配置されている。そして、コンデンサ８の他端は、図示しない誘電体基板に設けたビアを通して信号グランドである地導体に接続されている。勿論、コンデンサ８の他端を、図示しない誘電体基板上の地導体に直接接続しても良く、また、コンデンサ８の他端を、金リボンを介して図示しない誘電体基板上の地導体に接続しても良いことは言うまでもない。

（２倍高調波抑圧回路の動作）
（１）まず、基本波の信号に対する動作を説明する。図２は、図１に示す２倍高調波抑圧回路の基本波信号に対する動作を説明する図である。

分岐端ａに接続されて主線路５に沿って配置される、抵抗体線路２、１／４波長の線路３及びコンデンサ４の直列回路からなる第１の分岐回路では、１／４波長の線路３は、他端がコンデンサ４を通して信号グランドに接地されるが、基本波の信号に対して抵抗体線路２との接続端からコンデンサ４側を見たインピーダンスを開放状態にする。すなわち、第１の分岐回路は、主線路５に対して開放状態になり、無視できる。

また、分岐端ｂに接続されて主線路５に沿って配置される、１／４波長の線路７及びコンデンサ８の直列回路からなる第２の分岐回路では、１／４波長の線路７は、他端がコンデンサ８を通して信号グランドに接地されるが、基本波の信号に対して分岐端ｂとの接続端からコンデンサ８側を見たインピーダンスを開放状態にする。すなわち、第２の分岐回路は、主線路５に対して開放状態になり、無視できる。

したがって、図１に示す２倍高調波抑圧回路は、基本波信号に対しては、図２に示す構成となり、基本波信号の伝送には、全く関わり持たない回路となる。

（２）次に、２倍高調波信号に対する動作を説明する。図３は、図１に示す２倍高調波抑圧回路の２倍高調波信号に対する動作を説明する図である。

分岐端ａに接続されて主線路５に沿って配置される、抵抗体線路２、１／４波長の線路３及びコンデンサ４の直列回路からなる第１の分岐回路では、１／４波長の線路３は、２倍高調波の信号に対しては１／２波長の線路になるので、抵抗体線路２との接続端からコンデンサ４側を見たインピーダンスは短絡状態になる。１／４波長の線路３の他端は、コンデンサ４を通して信号グランドに接地されているので、２倍高調波の信号に対して、抵抗体線路２との接続端を信号グランドに接地した状態にする。

また、分岐端ｂに接続されて主線路５に沿って配置される、１／４波長の線路７及びコンデンサ８の直列回路からなる第２の分岐回路では、１／４波長の線路７は、２倍高調波の信号に対しては１／２波長の線路になるので、分岐端ｂとの接続端から１／４波長の線路７側を見たインピーダンスは短絡状態になる。１／４波長の線路７の他端は、コンデンサ８を通して信号グランドに接地されているので、分岐端ｂとの接続端を信号グランドに接地した状態にする。

しかし、主線路５に定めた１／８波長線路区間は、２倍高調波の信号に対しては１／４波長線路となるので、分岐端ａから分岐端ｂを見たインピーダンスは、開放状態になる。つまり、主線路５では、２倍高調波の信号に対しては、分岐端ｂは接地された状態になるが、分岐端ａ以降の主線路５は開放状態になるので、分岐端ｂは接地されている状態は無視できる。

したがって、図１に示す２倍高調波抑圧回路は、２倍高調波信号に対しては、図３に示すように、入力端１側において、主線路５と地導体との間に、抵抗体線路２とコンデンサ４との直列回路を設けた構成となる。つまり、主線路５に入力される２倍高調波信号は、反射も放射も起こさずに、抵抗体線路２にて有効に消費させて抑圧できることとなる。

このように、この実施の形態によれば、高周波伝送回路の回路規模を増大させずに、２倍高調波信号を反射も放射も起こさずに抑圧することができる。

以上のように、この発明にかかる２倍高調波抑圧回路は、高周波伝送回路の回路規模を増大させずに、２倍高調波信号を反射も放射も起こさずに抑圧するのに有用である。

この発明の一実施の形態による２倍高調波抑圧回路の電気的構成を示す回路図である。図１に示す２倍高調波抑圧回路の基本波信号に対する動作を説明する図である。図１に示す２倍高調波抑圧回路の２倍高調波信号に対する動作を説明する図である。

符号の説明

１入力端
２抵抗体線路
３基本波の１／４波長の線路（第１の線路）
４コンデンサ
５主線路
６出力端
７基本波の１／４波長の線路（第２の線路）
８コンデンサ
９ＦＥＴ
ａ分岐端（第１の分岐端）
ｂ分岐端（第２の分岐端）

Claims

誘電体基板の上面に主線路であるマイクロストリップ線路導体を設け、下面に地導体を設けた高周波伝送回路において、
前記主線路の任意箇所に定めた基本波の１／８波長の区間の入力側である第１の分岐端と前記地導体との間を接続する第１の分岐回路であって、一端が前記入力側に接続される抵抗体線路、及び一端が前記抵抗体線路の他端と接続され、他端がビア等を経由して前記地導体に接続される基本波の１／４波長の長さを有する第１の線路の直列回路で構成される第１の分岐回路と、
前記区間の出力側である第２の分岐端と前記地導体との間を接続する第２の分岐回路であって、一端が前記出力側に接続され、他端がビア等を経由して前記地導体に接続される基本波の１／４波長の長さを有する第２の線路で構成される第２の分岐回路と、
を備え、
前記第１の分岐端と前記第２の分岐端との間の長さは、基本波の１／８波長の長さであり、
前記抵抗体線路及び前記第１の線路の直列回路は、前記誘電体基板の上面において前記主線路に沿って配置されており、
前記第２の線路は、前記誘電体基板の上面において前記主線路に沿って配置されている
ことを特徴とする２倍高調波抑圧回路。