JP6190399B2 - 高周波半導体増幅器 - Google Patents

高周波半導体増幅器 Download PDF

Info

Publication number
JP6190399B2
JP6190399B2 JP2015014034A JP2015014034A JP6190399B2 JP 6190399 B2 JP6190399 B2 JP 6190399B2 JP 2015014034 A JP2015014034 A JP 2015014034A JP 2015014034 A JP2015014034 A JP 2015014034A JP 6190399 B2 JP6190399 B2 JP 6190399B2
Authority
JP
Japan
Prior art keywords
transmission line
impedance
frequency
line
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015014034A
Other languages
English (en)
Other versions
JP2016139951A (ja
Inventor
一考 高木
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015014034A priority Critical patent/JP6190399B2/ja
Priority to EP16152920.1A priority patent/EP3051695B1/en
Priority to US15/008,112 priority patent/US9935581B2/en
Publication of JP2016139951A publication Critical patent/JP2016139951A/ja
Application granted granted Critical
Publication of JP6190399B2 publication Critical patent/JP6190399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/24—Terminating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/24—Terminating devices
    • H01P1/28—Short-circuiting plungers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明の実施形態は、高周波半導体増幅器に関する。
近年、無線通信機器、移動通信用基地局、レーダー装置等に用いられ、１ＧＨｚ以上の高周波帯域で動作する増幅器の開発が盛んに行われている。この増幅器には、高周波帯域の信号を、高い電力付加効率で増幅し送信することが要求されている。
マイクロ波において、半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを短絡近傍、３倍波の負荷インピーダンスを開放近傍とするとＦ級モードという高効率動作が可能となる。半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを短絡近傍とするために半導体増幅素子の出力電極端に基本波の１／８波長の先端開放の伝送線路を接続し、３倍波の負荷インピーダンスを開放近傍とするために半導体増幅素子の出力電極端から基本波の１／８波長の伝送線路を介して基本波の１／１２波長の先端開放の伝送線路を接続する技術がある（特許文献１）。
また、マイクロ波において、半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを開放近傍、３倍波の負荷インピーダンスを短絡近傍とすると逆Ｆ級モードという高効率動作が可能となる。２倍波の負荷インピーダンスを開放近傍とするために高調波インピーダンス調整線路により基本波には影響を与えずに２倍波のインピーダンスを制御する技術がある（特許文献２）。
特開平６−２０４７６４号公報 特開２００９−２０７０６０号公報
半導体増幅素子の出力電極端からみた２倍波の負荷インピーダンスを開放近傍、３倍波の負荷インピーダンスを短絡近傍とするとともに線路幅の変化を小さくすることにより、高周波信号を高い電力付加効率で増幅する高周波半導体増幅器を提供する。
実施形態によれば、周波数帯域を有する信号が入力される入力端子と、前記入力端子に接続された入力整合回路と、前記入力整合回路に接続され、前記信号の増幅を行う高周波半導体増幅素子と、前記高周波半導体増幅素子に接続された出力整合回路と、出力端子と、を備えた高周波半導体増幅器が提供される。前記出力整合回路は、前記出力端子に接続され、電気長が前記周波数帯域の中心周波数において７２度から１０８度であり、特性インピーダンスが外部負荷のインピーダンスである５０Ωと比べて低い第１伝送線路と、前記第１伝送線路に接続され、電気長が前記中心周波数において７２度から１０８度であり、特性インピーダンスが前記第１伝送線路の前記特性インピーダンスよりも低い第２伝送線路と、前記第２伝送線路に接続され、電気長が前記中心周波数において２４度から３６度であり、特性インピーダンスが前記第２伝送線路の前記特性インピーダンスよりも低い第３伝送線路と、前記第３伝送線路に接続され、電気長が前記中心周波数において１２度から１８度であり、特性インピーダンスが前記第１伝送線路の前記特性インピーダンスよりも低く、かつ前記第３伝送線路の前記特性インピーダンスおよび前記高周波半導体増幅素子に与えたい所望の負荷インピーダンスの抵抗成分よりもそれぞれ高く、線路幅が前記第３伝送線路の線路幅の０．８倍から１．２倍である第４伝送線路と、前記第４伝送線路に接続され、電気長が前記中心周波数において１２度から１８度であり、特性インピーダンスが前記所望の負荷インピーダンスの前記抵抗成分と等しい第５伝送線路と、前記第５伝送線路と前記高周波半導体増幅素子との間に並列に接続された複数のボンディングワイヤと、を有する。
第１の実施形態に係る高周波半導体増幅器の構成を示す模式図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ０から見た負荷インピーダンスを例示するインピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ１から見た負荷インピーダンスを例示するインピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ６から見た負荷インピーダンスを例示するインピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ２から見たインピーダンスを例示する負荷インピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ３から見た負荷インピーダンスを例示するインピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ４から見た負荷インピーダンスを例示するインピーダンス図である。 図１に示す第１の実施形態の半導体増幅装置の基準面Ｐ５から見た負荷インピーダンスを例示するインピーダンス図である。 横軸に周波数（ＧＨｚ）をとり縦軸に反射損失（ｄＢ）をとって、図１に示す基準面Ｐ５から見た反射損失を例示するグラフである。 第１の実施形態の第１の比較例に係る高周波半導体増幅器の構成を示す模式図である。 図１０に示す第１の比較例の半導体増幅装置の基準面Ｐ１から見たインピーダンスを例示するインピーダンス図である。 図１０に示す第１の比較例の半導体増幅装置の基準面Ｐ２から見たインピーダンスを例示するインピーダンス図である。 図１０に示す第１の比較例の半導体増幅装置の基準面Ｐ５から見たインピーダンスを例示するインピーダンス図である。 第１の実施形態の第２の比較例に係る高周波半導体増幅器の構成を示す模式図である。 図１４に示す第２の比較例の半導体増幅装置の基準面Ｐ３から見たインピーダンスを例示するインピーダンス図である。 図１４に示す第２の比較例の半導体増幅装置の基準面Ｐ５から見たインピーダンスを例示するインピーダンス図である。 第１の実施形態の第３の比較例に係る高周波半導体増幅器の構成を示す模式図である。（а）は平面図、（ｂ）は断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
第１の実施形態について説明する。
図１は、本実施形態に係る高周波半導体増幅器の構成を示す模式図である。
先ず、本実施形態に係る高周波半導体増幅器の構成について説明する。
図１に示すように、高周波半導体増幅器１は、周波数帯域を有する高周波信号が入力される入力端子１０、入力端子１０に接続された入力整合回路１２、入力整合回路１２に接続された高周波半導体増幅素子１４、高周波半導体増幅素子１４に接続された出力整合回路２１及び出力整合回路２１に接続された出力端子１８とから構成されている。
入力整合回路１２は、電源インピーダンスを高周波半導体増幅素子１４の入力インピーダンスに整合させるための回路である。高周波半導体増幅素子１４は、高周波信号を増幅するための素子である。出力端子１８からみて外側には外部負荷ＺＯが接続されている。外部負荷ＺＯのインピーダンスは、例えば５０Ωである。
なお、高周波半導体増幅素子１４に電圧を供給する直流回路は省略してある。
出力整合回路２１は、マイクロストリップ線路１１１、マイクロストリップ線路１１６、マイクロストリップ線路１１２、マイクロストリップ線路１１３、マイクロストリップ線路１１４及びワイヤ部１１５により形成されている。ワイヤ部１１５は、例えば６本のワイヤにより形成されている。出力整合回路２１は、出力端子１８からみた負荷インピーダンスを高周波半導体増幅素子１４に与えたい所望の負荷インピーダンスへ変換するための回路である。所望の負荷インピーダンスとは、ロードプル測定などにより求める。例えば、１＋ｊ１Ωである。
以下、本明細書においては、説明の便宜上、ＸＹ直交座標系を採用する。すなわち図１において、マイクロストリップ線路１１１が延びている方向を「Ｘ方向」とし、それに対して直交する方向を「Ｙ方向」とする。また、「Ｘ方向」の逆方向を「−Ｘ方向」とし、「Ｙ方向」の逆方向を「−Ｙ方向」とする。
また、本明細書においては、基本波は周波数帯域を有しており、周波数帯域内の中心周波数を「基本波の周波数」という。「基本波の周波数」に対応した波長を「基本波の波長」という。「基本波の周波数」の２倍の周波数を「２倍波の周波数」という。「２倍波の周波数」に対応した波長を「２倍波の波長」という。「基本波の周波数」の３倍の周波数を「３倍波の周波数」という。「３倍波の周波数」に対応した波長を「３倍波の波長」という。
マイクロストリップ線路１１１、マイクロストリップ線路１１６、マイクロストリップ線路１１２、マイクロストリップ線路１１３及びマイクロストリップ線路１１４は、マイクロストリップ線路のパターンを模式的に示している。
マイクロストリップ線路１１６をＹ方向に分離する中央線、マイクロストリップ線路１１２をＹ方向に分離する中央線、マイクロストリップ線路１１３をＹ方向に分離する中央線及びマイクロストリップ線路１１４をＹ方向に分離する中央線は、マイクロストリップ線路１１１をＹ方向に分離する中央線Ｃに重なっている。
基準面Ｐ０は、マイクロストリップ線路１１１のＸ方向の端部と接し、Ｘ方向に垂直な平面である。基準面Ｐ１は、マイクロストリップ線路１１６のＸ方向の端部と接し、Ｘ方向に垂直な平面である。基準面Ｐ６は、マイクロストリップ線路１１２のＸ方向の端部と接し、Ｘ方向に垂直な平面である。基準面Ｐ２は、マイクロストリップ線路１１３のＸ方向の端部と接し、Ｘ方向に垂直な平面である。基準面Ｐ３は、マイクロストリップ線路１１４のＸ方向の端部と接し、Ｘ方向に垂直な平面である。基準面Ｐ４は、マイクロストリップ線路１１４の−Ｘ方向の端部と接し、Ｘ方向に垂直な平面である。
（表１）は、本実施形態に係る高周波半導体増幅器１におけるマイクロストリップ線路の電気的特性及び寸法を例示する表である。

Figure 0006190399
マイクロストリップ線路１１１は、Ｘ方向の端部が基準面Ｐ０において出力端子１８と接続され、線路幅Ｗ１１が０．３１０ｍｍで、−Ｘ方向に線路長Ｌ１１が８．６９０ｍｍだけ延びている。延びた先で基準面Ｐ１においてマイクロストリップ線路１１６に接続されている。マイクロストリップ線路１１１は、特性インピーダンスが３２．２Ω、比誘電率が１０、基板厚が１５０μｍ、電気長が基本波の波長の（１／４）倍程度を有しており８５度である。
マイクロストリップ線路１１６は、基準面Ｐ１から線路幅Ｗ１６が１．８１０ｍｍで、−Ｘ方向に線路長Ｌ１６が７．０５０ｍｍだけ延びている。延びた先で基準面Ｐ６においてマイクロストリップ線路１１２に接続されている。マイクロストリップ線路１１６は、特性インピーダンスが８．４２Ω、比誘電率が１０、基板厚が１５０μｍ、電気長が基本波の波長の（１／４）倍程度を有しており７５．５度である。
マイクロストリップ線路１１２は、基準面Ｐ６から線路幅Ｗ１２が５．０１０ｍｍで、−Ｘ方向に線路長Ｌ１２が０．６１０ｍｍだけ延びている。延びた先で基準面Ｐ２においてマイクロストリップ線路１１３に接続されている。マイクロストリップ線路１１２は、特性インピーダンスが１．３４Ω、比誘電率が１８０、基板厚が２７０μｍ、電気長が基本波の波長の（１／１２）倍程度を有しており２８度である。
マイクロストリップ線路１１３は、基準面Ｐ２から線路幅Ｗ１３が５．０８０ｍｍで、−Ｘ方向に線路長Ｌ１３が１．３８ｍｍだけ延びている。延びた先で基準面Ｐ３においてマイクロストリップ線路１１４に接続されている。マイクロストリップ線路１１３は、特性インピーダンスが５．８６Ω、比誘電率が１０、基板厚が２８０μｍ、電気長が基本波の波長の（１／２４）倍程度を有しており１５度である。
マイクロストリップ線路１１４は、基準面Ｐ３から線路幅Ｗ１４が５．０５ｍｍで、−Ｘ方向に線路長Ｌ１４が０．４９ｍｍだけ延び、延びた先でワイヤ部１１５に接続されている。マイクロストリップ線路１１４は、特性インピーダンスが１．３８Ω、比誘電率が９０、基板厚が１９０μｍ、電気長が基本波の波長の（１／２４）倍程度を有しており１６度である。
ワイヤ部１１５は、マイクロストリップ線路１１４と高周波半導体増幅素子１４との間に設けられ、マイクロストリップ線路１１４と高周波半導体増幅素子１４とを接続している。ワイヤ部１１５は、例えば６本のワイヤで形成されている。
次に、本実施形態に係る高周波半導体増幅器１の動作について説明する。
図２は、図１に示す基準面Ｐ０から見たインピーダンスを例示する負荷インピーダンス図である。
図３は、図１に示す基準面Ｐ１から見たインピーダンスを例示する負荷インピーダンス図である。
図４は、図１に示す基準面Ｐ６から見たインピーダンスを例示する負荷インピーダンス図である。
図５は、図１に示す基準面Ｐ２から見たインピーダンスを例示する負荷インピーダンス図である。
図６は、図１に示す基準面Ｐ３から見たインピーダンスを例示する負荷インピーダンス図である。
図７は、図１に示す基準面Ｐ４から見たインピーダンスを例示する負荷インピーダンス図である。
図８は、図１に示す基準面Ｐ５から見たインピーダンスを例示する負荷インピーダンス図である。
図２のインピーダンス図は、中心点Ｏが５０Ωとなるように正規化している。
図３（а）のインピーダンス図は、中心点Ｏが５０Ωとなるように正規化している。図３（ｂ）のインピーダンス図は、中心点Ｏが１Ωとなるように正規化している。
図４〜図８のインピーダンス図は、中心点Ｏが１Ωとなるように正規化している。
図３〜図８の図中、ｍ１は基本波の周波数における負荷インピーダンスを示し、ｍ２は２倍波の周波数における負荷インピーダンスを示し、ｍ３は３倍波の周波数における負荷インピーダンスを示す。
図２に示すように、基準面Ｐ０から、外部負荷ＺＯが接続された出力端子１８側を見ると、基本波の周波数における負荷インピーダンスｍ１、２倍波の周波数における負荷インピーダンスｍ２及び３倍波の周波数における負荷インピーダンスｍ３は、５０Ω付近である中心点Ｏにある。
なお、基本波、２倍波及び３倍波の周波数におけるインピーダンスは、シミュレーションにより求めることができ、インピーダンス図に表示される。
（表１）に示すように、マイクロストリップ線路１１１の基本波の周波数における電気長は８５度である。８５度は、（１／４）波長程度なので、マイクロストリップ線路１１１は、４分の１波長変成器に近い動作をする。
マイクロストリップ線路１１１の特性インピーダンスが外部負荷ＺＯのインピーダンスである５０Ωと比べて低いので、図３に示すように、基準面Ｐ１から見た基本波の周波数における負荷インピーダンスｍ１は、外部負荷ＺＯのインピーダンスである５０Ωから５０Ωよりも低いインピーダンスへ変換される。周波数帯域の負荷インピーダンスもｍ１周辺に変換される。この部分を、図３の中で部分３Аとして示す。
マイクロストリップ線路１１１は３倍波においては４分の３波長程度となるので、３倍波の周波数における負荷インピーダンスｍ３と周波数帯域の３倍波の負荷インピーダンスも部分３Аへ変換される。
マイクロストリップ線路１１１は２倍波においては４分の２波長程度となり、２倍波の周波数におけるインピーダンスｍ２は、あまり変化せずに５０Ω付近のままである。この５０Ω付近の部分を、図３の中で部分３Ｂとして示す。この時点で２倍波の負荷インピーダンスだけが基本波、３倍波の負荷インピーダンスから分離された。
（表１）に示すように、マイクロストリップ線路１１６の基本波の周波数における電気長は７５．５度であり、（１／４）波長程度である。従って、マイクロストリップ線路１１６は、４分の１波長変成器に近い動作をする。
マイクロストリップ線路１１６の特性インピーダンスが基準面Ｐ１から見た基本波の負荷インピーダンスと比べて低いので、図４に示すように、基準面Ｐ６から見た基本波の周波数における負荷インピーダンスｍ１は、基準面Ｐ１から見た基本波の負荷インピーダンスよりも低い値へ変換される。この変換されたインピーダンス部分を、図４の中で部分４Аとして示す。マイクロストリップ線路１１６は３倍波においては４分の３波長程度となるので、３倍波の周波数におけるインピーダンスｍ３も低インピーダンスである部分４Ｃへ変換される。マイクロストリップ線路１１６は２倍波においては４分の２波長程度となり、２倍波の周波数におけるインピーダンスｍ２は、あまり変化せずに５０Ω付近のままである。この５０Ω付近の部分を、図４の中で部分４Ｂとして示す。
マイクロストリップ線路１１２は、特性インピーダンスをマイクロストリップ線路１１１よりも低く電気長が２８度程度と短くすることにより、図５に示すように、基準面Ｐ２から見た基本波の周波数における負荷インピーダンスｍ１はＲ＝１Ω上の部分５Аへ変換される。Ｒ＝１Ωは高周波半導体増幅素子１４に与えたい所望の負荷インピーダンスの抵抗成分と同じ値である。２倍波の周波数における負荷インピーダンスｍ２は、部分５Аとは別の部分５Ｂへ変換される。基本波にける電気長を２８度程度と短くすることにより３倍波においても４分の３波長以下となるので、３倍波の周波数における負荷インピーダンスｍ３は、部分５А及び部分５Ｂとは別の部分５Ｃへ変換される。すなわち、基本波、２倍波及び３倍波の周波数における負荷インピーダンスは分離される。
特性インピーダンスがマイクロストリップ線路１１２よりも高く、基本波にける電気長が１５度程度のマイクロストリップ線路１１３を付加したことより、図６に示すように、基準面Ｐ３からみた基本波の周波数における負荷インピーダンスｍ１は、１Ω付近である部分６Аへ変換される。２倍波の周波数における負荷インピーダンスｍ２は、∞Ω付近の誘導性を持つ領域である部分６Ｂへ変換される。３倍波の周波数における負荷インピーダンスｍ３は、∞Ω付近で誘導性を持ち、部分６Ｂとは別の部分６Ｃへ変換される。
なお、図６のインピーダンス図において、誘導性を持つインピーダンスはインピーダンス図の上半分の領域に示され、容量性を持つインピーダンスはインピーダンス図の下半分の領域に示される。
基準面Ｐ３から見た基本波の周波数における負荷インピーダンスに近い特性インピーダンスを持つマイクロストリップ線路１１４を付加したことにより、図７に示すように、基準面Ｐ４から見た基本波の周波数における負荷インピーダンスｍ１は、あまり変化せず１Ω付近のままである。この１Ω付近の部分を、図６の中で部分７Аとして示す。２倍波の周波数におけるインピーダンスｍ２は、∞Ω付近の誘導性を持つ領域である部分７Ｂへ変換される。３倍波の周波数におけるインピーダンスｍ３は、容量性を持つ領域である部分７Ｃへ変換される。この時点で３倍波の負荷インピーダンスは容量性を持つ。
ワイヤ部１１５を付加したことにより、図８に示すように、基準面Ｐ５から見た基本波の周波数における負荷インピーダンスｍ１は、ワイヤ部１１５の持つ誘導性が追加されるので１＋ｊ１Ω付近である部分８Аへ変換される。２倍波の周波数における負荷インピーダンスｍ２は、∞Ω付近のままである。この∞Ω付近の部分を、図８の中で部分８Ｂとして示す。３倍波の周波数における負荷インピーダンスｍ３は、前述の部分７Ｃにおける容量性とワイヤ部１１５が持つ誘導性とが共振して０Ω付近である部分８Ｃへ変換される。
マイクロストリップ線路１１４を付加したことによって発生する容量性の量が、ワイヤ部１１５が持つ誘導性の量よりも小さい場合には、容量性と誘導性とが充分に共振せずに、３倍波の周波数における負荷インピーダンスｍ３は０Ω付近に変換されない。また、マイクロストリップ線路１１４を付加したことによって発生する容量性の量が、ワイヤ部１１５が持つ誘導性の量よりも大きい場合にも、容量性と誘導性とが充分に共振せずに、３倍波の周波数における負荷インピーダンスｍ３は０Ω付近に変換されない。
従って、マイクロストリップ線路１１４を付加することにより発生する容量性と、ワイヤ部１１５の持つ誘導性とが共振するようなマイクロストリップ線路１１４の電気長を選択する必要がある。
なお、本実施形態に係る高周波半導体増幅器１おいては、基本波の周波数における負荷インピーダンスを１＋ｊ１Ω付近へ変換する場合を例に示したが、これには限定されずに、所望の負荷インピーダンスへ変換してもよい。
次に、本実施形態に係る高周波半導体増幅器１の効果について説明する。
高周波半導体増幅器において、高い電力付加効率を得るには、高周波半導体増幅素子の出力に接続された出力整合回路により、基本波の周波数における負荷インピーダンスを所望のインピーダンスに整合させ、偶数次高調波、例えば２倍波の周波数における負荷インピーダンスを∞Ωにし、奇数次高調波、例えば３倍波の周波数における負荷インピーダンスを０Ωとすればよい。このような高周波半導体増幅器の動作を逆Ｆ級動作という。高周波半導体増幅器を逆Ｆ級動作させることにより、電圧の偶数次高調波と電流の奇数次高調波が存在せず、基本波の周波数においてのみ電圧と電流が共に存在することになり高い電力付加効率が実現される。
本実施形態に係る高周波半導体増幅器１においては、マイクロストリップ線路１１２により、基本波の周波数における負荷インピーダンスｍ１は図５に示す部分５Аへ、２倍波の周波数における負荷インピーダンスｍ２は図５に示す部分５Ｂへ、３倍波の周波数における負荷インピーダンスｍ３は図５に示す部分５Ｃへと分離する。これにより、基本波の周波数における負荷インピーダンスｍ１を最終的な目標である１＋j１Ω付近へ、２倍波の周波数における負荷インピーダンスｍ２を最終的な目標である∞Ω付近へ、３倍波の周波数における負荷インピーダンスｍ３を最終的な目標である０Ω付近へ変換することが容易になる。
マイクロストリップ線路１１４により、基本波の周波数における負荷インピーダンスｍ１は１Ω付近のままであるが、２倍波の周波数における負荷インピーダンスｍ２を∞Ω付近へ変換し、３倍波の周波数における負荷インピーダンスｍ３を容量性を持つ領域へ変換する。
ワイヤ部１１５により、基本波の周波数における負荷インピーダンスｍ１を１＋ｊ１Ω付近へ変換し、２倍波の周波数における負荷インピーダンスｍ２を∞Ω付近へ変換し、３倍波の周波数における負荷インピーダンスｍ３をワイヤ部１１５の誘導性と共振させて０Ω付近へ変換する。その結果、高周波半導体増幅器１を逆Ｆ級動作させて高い電力付加効率を実現できる。電力付加効率は５〜１０％程度向上させることができる。
図９は、横軸に周波数（ＧＨｚ）をとり、縦軸に高周波半導体増幅素子１４に与えたい負荷インピーダンス（１＋ｊ１Ω）に対する反射損失（ｄＢ）をとって、図１に示す基準面Ｐ５から見た反射損失を例示するグラフである。
図９に示すように、２．７ＧＨｚから３．１ＧＨｚ程度までの周波数において、基本波の反射損失を、−２０ｄＢ以下にできる。
基本波の負荷インピーダンスの変換だけを行なう高周波半導体増幅器では、高いインピーダンスを複数のインピーダンス変換線路で高周波半導体増幅素子１４に与えたい負荷インピーダンスまで下げていくので、変換するインピーダンスが下がるに従って線路の特性インピーダンスは順次下がっていく。その結果、線路幅も順次広がっていく。しかし、本発明の高周波半導体増幅器では２倍波と３倍波の負荷インピーダンスを制御するためにマイクロストリップ線路１１３の特性インピーダンスは、マイクロストリップ線路１１２およびマイクロストリップ線路１１４の特性インピーダンスよりも高くする必要があるので、後述する第３の比較例に示す表４のように、マイクロストリップ線路４１２、マイクロストリップ線路４１３およびマイクロストリップ線路４１４を同じ誘電率、かつ同じ厚さの基板上に形成すると図１７のように、線路幅が順次に広がらず、凹みが生じる。そこで、マイクロストリップ線路１１３の基板厚と基板の比誘電率を最適化することにより、線路幅Ｗ１３を線路幅Ｗ１２及び線路幅Ｗ１４と同程度にすることができる。その結果、マイクロストリップ線路１１２、１１３及び１１４において、マイクロストリップ線路のパターンの不連続性が無くなり、このパターンの不連続性に起因したマイクロストリップ線路からの不要な放射が低減できる。
次に、第１の実施形態の第１の比較例について説明する。
図１０は、本比較例に係る高周波半導体増幅器の構成を示す模式図である。
図１１は、図１０に示す基準面Ｐ１から見たインピーダンスを例示する負荷インピーダンス図である。
図１２は、図１０に示す基準面Ｐ２から見たインピーダンスを例示する負荷インピーダンス図である。
図１３は、図１０に示す基準面Ｐ５から見たインピーダンスを例示する負荷インピーダンス図である。
図１１〜図１３のインピーダンス図は、中心点Ｏが１Ωとなるように正規化している。
（表２）は、本実施形態に係る第１の比較例におけるマイクロストリップ線路の電気的特性及び寸法を例示する表である。

Figure 0006190399
図１０に示すように、本比較例における出力整合回路２２は、マイクロストリップ線路２１１、マイクロストリップ線路２１２及びワイヤ部１１５から形成されている。基準面Ｐ０の位置は、前述の第１の実施形態と同様な位置であるため、基準面Ｐ０から出力端子１８側を見た場合には、基本波の周波数におけるインピーダンスｍ１は、前述の第１の実施形態と同様である（図２参照）。２倍波の周波数におけるインピーダンスｍ２についても、前述の第１の実施形態と同様である。３倍波の周波数におけるインピーダンスｍ３についても、前述の第１の実施形態と同様である。
マイクロストリップ線路２１１は、特性インピーダンスが１８．８Ω、基本波の周波数における電気長が９０度、比誘電率が１０、基板厚が１５０μｍ、線路幅Ｗ２１が０．６８ｍｍ、線路長Ｌ２１が８．８３ｍｍである。マイクロストリップ線路２１２は、特性インピーダンスが２．６６Ω、基本波の周波数における電気長が９０度、比誘電率が４０、基板厚が２５０μｍ、線路幅Ｗ２２が５．０６ｍｍ、線路長Ｌ２２が４．１４ｍｍである。
図１１に示すように、基準面Ｐ１から出力端子１８側を見た場合には、基本波の周波数におけるインピーダンスｍ１と３倍波の周波数におけるインピーダンスｍ３は、１Ωより高く５０Ωより低いインピーダンスである部分１１Аへ変換される。２倍波の周波数におけるインピーダンスｍ２は、５０Ω付近のままである。この５０Ω付近の部分を、図１１の中で部分１１Ｂとして示す。
図１２に示すように、基準面Ｐ２から出力端子１８側を見た場合には、基本波の周波数におけるインピーダンスｍ１と３倍波の周波数におけるインピーダンスｍ３は、１Ω程度のインピーダンスである部分１２Аへ変換される。２倍波の周波数におけるインピーダンスｍ２は、５０Ω付近のままである。この５０Ω付近の部分を、図１２の中で部分１２Ｂとして示す。
図１３に示すように、基準面Ｐ５から出力端子１８側を見た場合には、ワイヤ部１１５の持つ誘導性が追加されるので、基本波の周波数におけるインピーダンスｍ１は、１＋ｊ１Ω付近である部分１３Аへ変換される。２倍波の周波数におけるインピーダンスｍ２は、∞Ω付近である部分１３Ｂへ変換される。３倍波の周波数におけるインピーダンスｍ３は、部分１３Ｃへ変換される。２倍波の周波数におけるインピーダンスｍ２は∞Ω付近になるが、３倍波の周波数におけるインピーダンスｍ３は０Ω付近にならないので、高周波半導体増幅器２は逆Ｆ級動作させにくい。
次に、第１の実施形態の第２の比較例について説明する。
図１４は、第１の実施形態の第２の比較例に係る高周波半導体増幅器の構成を示す模式図である。
図１５は、図１４に示す基準面Ｐ３から見たインピーダンスを例示する負荷インピーダンス図である。
図１６は、図１４に示す基準面Ｐ５から見たインピーダンスを例示する負荷インピーダンス図である。
図１５及び図１６のインピーダンス図は、中心点Ｏが１Ωとなるように正規化している。
（表３）は、本実施形態に係る第２の比較例におけるマイクロストリップ線路の電気的特性及び寸法を例示する表である。

Figure 0006190399
図１４に示すように、本実施形態の第２の比較例における出力整合回路２３は、前述の第１の比較例における出力整合回路２２と比べて、マイクロストリップ線路３１３がマイクロストリップ線路２１２とワイヤ部１１５との間に設けられている点が異なっている。このため、基準面Ｐ０、Ｐ１及びＰ２から出力端子１８側を見た基本波の周波数におけるインピーダンスｍ１は、前述の第１の比較例と同様である。基準面Ｐ０、Ｐ１及びＰ２から出力端子１８側を見た２倍波の周波数におけるインピーダンスｍ２は、前述の第１の比較例と同様である。基準面Ｐ０、Ｐ１及びＰ２から出力端子１８側を見た３倍波の周波数におけるインピーダンスｍ３は、前述の第１の比較例と同様である。マイクロストリップ線路３１３は、特性インピーダンスが１．０Ω、基本波の周波数における電気長が９０度、比誘電率が９０、基板厚が１３５μｍ、線路幅Ｗ３３が５．０５ｍｍ、線路長Ｌ３３が２．７１ｍｍである。
図１５に示すように、基準面Ｐ３から出力端子１８側を見た場合には、基本波の周波数におけるインピーダンスｍ１は、基準面Ｐ２から見た場合と同様に１Ω付近のままである。３倍波の周波数におけるインピーダンスｍ３も１Ω付近のままである。この１Ω付近の部分を部分１５Аとして示す。インピーダンスが部分１５Аにある場合は、ストリップ線路やワイヤ等を付加して位相を調整することが可能である。２倍波の周波数におけるインピーダンスｍ２は、∞Ω付近の部分１５Ｂへ変換される。インピーダンスが∞Ω付近にある場合は、ストリップ線路等を付加して位相を調整してもインピーダンスはあまり変化しない。
図１６に示すように、基準面Ｐ５から出力端子１８側を見た場合には、ワイヤ部１１５の持つ誘導性が追加されるので、基本波の周波数におけるインピーダンスｍ１は、１＋ｊ１Ω付近である部分１６Аへ変換される。２倍波の周波数におけるインピーダンスｍ２は、あまり変化せずに∞Ω付近のままである。この∞Ω付近の部分を、図１５の中で部分１６Ｂとして示す。３倍波の周波数におけるインピーダンスｍ３は、ワイヤ部１１５の持つ誘導性が追加されるので、部分１６Ｃへ変換される。第１の比較例と同様に、３倍波の周波数におけるインピーダンスｍ３が０Ω付近にならないので、高周波半導体増幅器３は逆Ｆ級動作させにくい。
次に、第１の実施形態の第３の比較例について説明する。
図１７は、第１の実施形態の第３の比較例に係る高周波半導体増幅器の構成を示す模式図である。（а）は平面図、（ｂ）は断面図である。
（表４）は、本実施形態に係る第３の比較例におけるマイクロストリップ線路の電気的特性及び寸法を例示する表である。

Figure 0006190399
表４に示すように、本比較例に係る高周波半導体増幅器においては、マイクロストリップ線路４１２、マイクロストリップ線路４１３及びマイクロストリップ線路４１４を同じ誘電率、かつ同じ厚さの基板上に形成している。このとき、図１６に示すように、マイクロストリップ線路４１３の線路幅がマイクロストリップ線路４１２の線路幅より小さく、マイクロストリップ線路４１３の線路幅がマイクロストリップ線路４１４の線路幅より小さくなっている。線マイクロストリップ路４１２、マイクロストリップ線路４１３及びマイクロストリップ線路４１４の線路幅が一定では無くなり凹みが生じる。これにより、マイクロストリップ線路４１２、マイクロストリップ線路４１３及びマイクロストリップ線路４１４から不要な電波が放射される。
以上説明した実施形態によれば、高周波信号を高い電力付加効率で増幅する高周波半導体増幅器を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１ 高周波半導体増幅器、２ 高周波半導体増幅器、３ 高周波半導体増幅器、１０ 入力端子、１２ 入力整合回路、１４ 高周波半導体増幅素子、１８ 出力端子、２１ 出力整合回路、２２ 出力整合回路、２３ 出力整合回路、１１１ マイクロストリップ線路、１１２ マイクロストリップ線路、１１３ マイクロストリップ線路、１１４ マイクロストリップ線路、１１５ ワイヤ部、１１６ マイクロストリップ線路、２１１ マイクロストリップ線路、２１２ マイクロストリップ線路、３１３ マイクロストリップ線路、４１１ マイクロストリップ線路、４１２ マイクロストリップ線路、４１３ マイクロストリップ線路、４１４ マイクロストリップ線路、４１５ ワイヤ部、Ｃ 中央線、Ｏ 中心点、ＺＯ 外部負荷、Ｐ０ 基準面、Ｐ１ 基準面、Ｐ２ 基準面、Ｐ３ 基準面、Ｐ４ 基準面、Ｐ５ 基準面、Ｐ６ 基準面、Ｌ１１ 線路長、Ｌ１２ 線路長、Ｌ１３ 線路長、Ｌ１４ 線路長、Ｌ１６ 線路長、Ｌ２１ 線路長、Ｌ２２ 線路長、Ｌ３３ 線路長、Ｌ４１ 線路長、Ｌ４２ 線路長、Ｌ４３ 線路長、Ｌ４４ 線路長、Ｗ１１ 線路幅、Ｗ１２ 線路幅、Ｗ１３ 線路幅、Ｗ１４ 線路幅、Ｗ１６ 線路幅、Ｗ２１ 線路幅、Ｗ２２ 線路幅、Ｗ３３ 線路幅、ｍ１ 基本波の周波数におけるインピーダンス、ｍ２ ２倍波の周波数におけるインピーダンス、ｍ３ ３倍波の周波数におけるインピーダンス

Claims (8)

  1. 周波数帯域を有する信号が入力される入力端子と、
    前記入力端子に接続された入力整合回路と、
    前記入力整合回路に接続され、前記信号の増幅を行う高周波半導体増幅素子と、
    前記高周波半導体増幅素子に接続された出力整合回路と、
    出力端子と、
    を備え、
    前記出力整合回路は、
    前記出力端子に接続され、電気長が前記周波数帯域の中心周波数において７２度から１０８度であり、特性インピーダンスが外部負荷のインピーダンスである５０Ωと比べて低い第１伝送線路と、
    前記第１伝送線路に接続され、電気長が前記中心周波数において７２度から１０８度であり、特性インピーダンスが前記第１伝送線路の前記特性インピーダンスよりも低い第２伝送線路と、
    前記第２伝送線路に接続され、電気長が前記中心周波数において２４度から３６度であり、特性インピーダンスが前記第２伝送線路の前記特性インピーダンスよりも低い第３伝送線路と、
    前記第３伝送線路に接続され、電気長が前記中心周波数において１２度から１８度であり、特性インピーダンスが前記第１伝送線路の前記特性インピーダンスよりも低く、かつ前記第３伝送線路の前記特性インピーダンスおよび前記高周波半導体増幅素子に与えたい所望の負荷インピーダンスの抵抗成分よりもそれぞれ高く、線路幅が前記第３伝送線路の線路幅の０．８倍から１．２倍である第４伝送線路と、
    前記第４伝送線路に接続され、電気長が前記中心周波数において１２度から１８度であり、特性インピーダンスが前記所望の負荷インピーダンスの前記抵抗成分と等しい第５伝送線路と、
    前記第５伝送線路と前記高周波半導体増幅素子との間に並列に接続された複数のボンディングワイヤと、
    を有する、高周波半導体増幅器。
  2. 前記第３伝送線路の基板の比誘電率が、前記第５伝送線路の基板の比誘電率の１．６倍から２．４倍である請求項１記載の高周波半導体増幅器。
  3. 前記第４伝送線路の基板の比誘電率が、前記第５伝送線路の前記基板の前記比誘電率の０．０８倍から０．１２倍である請求項２記載の高周波半導体増幅器。
  4. 前記第３伝送線路の前記特性インピーダンスが、前記第５伝送線路の前記特性インピーダンスの０．８倍から１．２倍である請求項１〜３のいずれか１つに記載の高周波半導体増幅器。
  5. 前記第４伝送線路の前記線路幅が、前記第５伝送線路の線路幅の０．８倍から１．２倍である請求項１〜４のいずれか１つに記載の高周波半導体増幅器。
  6. 前記第４伝送線路の基板厚が、前記第２伝送線路の基板厚の１．６倍から２．４倍である請求項２記載の高周波半導体増幅器。
  7. 前記第４伝送線路の基板の比誘電率が、前記第２伝送線路の基板の比誘電率と等しく、前記第２伝送線路の基板の比誘電率が、前記第５伝送線路の基板の比誘電率の０．０８倍から０．１２倍である請求項１記載の高周波半導体増幅器。
  8. 前記第３伝送線路の基板厚が、前記第４伝送線路の基板厚の０．８倍から１．２倍である請求項２記載の高周波半導体増幅器。
JP2015014034A 2015-01-28 2015-01-28 高周波半導体増幅器 Active JP6190399B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015014034A JP6190399B2 (ja) 2015-01-28 2015-01-28 高周波半導体増幅器
EP16152920.1A EP3051695B1 (en) 2015-01-28 2016-01-27 High-frequency semiconductor amplifier
US15/008,112 US9935581B2 (en) 2015-01-28 2016-01-27 High-frequency semiconductor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014034A JP6190399B2 (ja) 2015-01-28 2015-01-28 高周波半導体増幅器

Publications (2)

Publication Number Publication Date
JP2016139951A JP2016139951A (ja) 2016-08-04
JP6190399B2 true JP6190399B2 (ja) 2017-08-30

Family

ID=55236311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015014034A Active JP6190399B2 (ja) 2015-01-28 2015-01-28 高周波半導体増幅器

Country Status (3)

Country Link
US (1) US9935581B2 (ja)
EP (1) EP3051695B1 (ja)
JP (1) JP6190399B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6049673B2 (ja) 2014-10-31 2016-12-21 株式会社東芝 半導体増幅装置
US9806159B2 (en) 2015-10-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Tuned semiconductor amplifier
US20170302245A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. Ultra-broad bandwidth matching technique
US11158575B2 (en) 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738548B2 (ja) 1993-01-07 1995-04-26 日本電気株式会社 電力整合回路
JP2513146B2 (ja) 1993-09-20 1996-07-03 日本電気株式会社 高効率増幅回路
JP2001111362A (ja) 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
US6577199B2 (en) 2000-12-07 2003-06-10 Ericsson, Inc. Harmonic matching network for a saturated amplifier
JP4520204B2 (ja) * 2004-04-14 2010-08-04 三菱電機株式会社 高周波電力増幅器
WO2008048226A2 (en) * 2005-09-09 2008-04-24 Idaho Research Foundation, Inc. Integrated microstrip circulator and antenna assembly
CN101485042A (zh) * 2006-07-07 2009-07-15 Nxp股份有限公司 包含传输线的电路
JP5056480B2 (ja) * 2008-02-29 2012-10-24 三菱電機株式会社 高周波半導体増幅器
JP5083201B2 (ja) 2008-12-25 2012-11-28 三菱電機株式会社 高周波半導体増幅器
JP2013187772A (ja) * 2012-03-08 2013-09-19 Sumitomo Electric Ind Ltd 通信装置及び通信システム
JP5468095B2 (ja) 2012-03-08 2014-04-09 株式会社東芝 高周波半導体増幅器
US9035702B2 (en) * 2012-03-08 2015-05-19 Kabushiki Kaisha Toshiba Microwave semiconductor amplifier
JP5619055B2 (ja) 2012-03-08 2014-11-05 株式会社東芝 高周波半導体増幅器
JP5603893B2 (ja) * 2012-03-08 2014-10-08 株式会社東芝 高周波半導体増幅器
JP6098195B2 (ja) * 2013-02-01 2017-03-22 富士通株式会社 増幅器
JP2015149627A (ja) 2014-02-06 2015-08-20 株式会社東芝 高周波半導体増幅器
JP2015149626A (ja) 2014-02-06 2015-08-20 株式会社東芝 高周波半導体増幅器
JP5812158B2 (ja) * 2014-06-02 2015-11-11 富士通株式会社 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
US9641140B2 (en) * 2014-06-27 2017-05-02 Nxp Usa, Inc. Method and apparatus for a multi-harmonic matching network

Also Published As

Publication number Publication date
EP3051695B1 (en) 2019-08-21
JP2016139951A (ja) 2016-08-04
US9935581B2 (en) 2018-04-03
US20160218678A1 (en) 2016-07-28
EP3051695A1 (en) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5603893B2 (ja) 高周波半導体増幅器
JP6190399B2 (ja) 高周波半導体増幅器
JP5424790B2 (ja) 高出力増幅器
JP5468095B2 (ja) 高周波半導体増幅器
JP6189881B2 (ja) 高周波半導体増幅器
JP6388747B2 (ja) 電力増幅器
JP6189880B2 (ja) 高周波半導体増幅器
US11296662B2 (en) High-frequency power amplifier
JP6366887B2 (ja) 高周波電力増幅器
KR20220066736A (ko) 기생성분을 보상한 초고주파 전력결합기 및 전력분배기
JP6431002B2 (ja) 電力伝送通信ユニット及び電力伝送通信装置
KR102564085B1 (ko) 도허티 증폭기
JP6678827B2 (ja) 高周波増幅器
JP6523108B2 (ja) 高周波半導体増幅器
JP2017005534A (ja) 高周波電力増幅器
JP2013219484A (ja) 高周波半導体増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170804

R151 Written notification of patent or utility model registration

Ref document number: 6190399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151