JP5733142B2 - 高周波増幅回路および無線通信装置 - Google Patents

高周波増幅回路および無線通信装置 Download PDF

Info

Publication number
JP5733142B2
JP5733142B2 JP2011216473A JP2011216473A JP5733142B2 JP 5733142 B2 JP5733142 B2 JP 5733142B2 JP 2011216473 A JP2011216473 A JP 2011216473A JP 2011216473 A JP2011216473 A JP 2011216473A JP 5733142 B2 JP5733142 B2 JP 5733142B2
Authority
JP
Japan
Prior art keywords
amplifier circuit
transmission line
impedance
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011216473A
Other languages
English (en)
Other versions
JP2013077970A (ja
Inventor
伊藤 正紀
正紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2011216473A priority Critical patent/JP5733142B2/ja
Publication of JP2013077970A publication Critical patent/JP2013077970A/ja
Application granted granted Critical
Publication of JP5733142B2 publication Critical patent/JP5733142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、高周波増幅回路および無線通信装置に関する。
電力を増幅する電力増幅回路は、入力される微弱な信号を、信号処理で必要なレベルにまで増幅して出力する。このような電力増幅回路は、たとえば、携帯機器などの無線通信分野の用途においては、微弱な高周波信号を、無線システムが必要とする電力まで増幅して出力するために利用される。
高周波・電波の電力を増幅する高周波広帯域電力増幅回路は、一般的に、特性インピーダンスが50Ωの評価装置や他の回路に接続するために、入出力の特性インピーダンスが50Ωになるように設計されている。
高周波向けの素子は、耐圧が小さいが、大きな電流を流して大電力を得る。増幅器に入力できる電力が小さい場合は、最終的に必要な出力電力を得るために、複数段の増幅器を繋いで利得を稼ぐ必要がある。また、周波数帯域を伸ばすために、フィードバック回路も設けられる。
図1A〜図1Cは、従来のn段構成の高周波広帯域電力増幅回路の例を示す説明図である。図1Aに示した高周波広帯域電力増幅回路1は、各段の増幅器10にフィードバック回路(NFB)13が設けられ、抵抗Ro=50Ωの伝送線路11、キャパシタ12および減衰器(Att)14を介して、各段の増幅器10が接続される構成を有している。数GHz帯以上の高周波広帯域電力増幅回路の増幅器10には、一般的にGaAs、InP、GaN等が用いられる。
集中定数回路では構成できないような高周波回路において、伝送線路11は、上述したように、一般的に特性インピーダンスRoが50Ωになるように形成される。キャパシタ12は、増幅器10がFETの場合、ゲートとドレインのバイアスが大きく異なるので、そのDC成分をカットするために用いられる。使用する帯域に合わせて、キャパシタ12の容量は決定される。
フィードバック回路13は、増幅器10の利得の調整のために用いられ、キャパシタおよび抵抗の直列回路を用いる。フィードバック回路13に設けられるキャパシタおよび抵抗それぞれの値は、周波数特性と利得とを考慮して決定される。広帯域電力増幅回路において、インピーダンス変換回路を構成すると、帯域特性の高域側にピーキングを持たせるようなインピーダンス整合はあるが、周波数依存性を持つことになるので、インピーダンス変換回路を用いることは出来ない。
そのため、格段のインピーダンスの不整合を解消するために、減衰器14を挿入し、格段の電力反射を減衰器14に吸収させる。減衰器14は、一般的に3〜6dB程度の減衰量が用いられる。減衰器14の減衰量が多くなれば格段のインピーダンス不整合は小さくなるが、その反面、増幅回路全体の利得が犠牲になってしまう。図1Bは、50Ω系の6dB減衰器回路の例を示す説明図である。
図1Cは、差動回路を用いた広帯域電力増幅回路2の例を示す説明図である。広帯域電力増幅回路2は、差動対のFET20、ソースフォロアのFET21,ダイオード22、負荷抵抗23および定電流源のFET24で構成される。また図1Cに示した広帯域電力増幅回路2は、出力端に電圧源25も設けられている。この広帯域電力増幅回路2は、DCから高周波帯域までの広帯域増幅に適しており、特にデジタル信号の増幅に適している。
このような差動回路を用いた広帯域電力増幅回路2は、差動対のFET20のバランスが重要であり、一般にFET20はIC上に形成される。また、負荷抵抗23が抵抗R1で与えられるので、差動回路の後段に接続される負荷に合わせて負荷抵抗23の値を変えることにより、増幅特性の変化に対応できる。
特開2006−526315号公報
マイクロウェーブ技術入門講座、CQ出版社、p104〜p107 高周波技術センスアップ101、CQ出版社、p67〜p69
しかし、高周波広帯域電力増幅回路において、電力ではなく電圧を増幅し、かつ、負荷抵抗(特性インピーダンス)が50Ω以下のような場合、耐圧の低い素子は使用できない。さらに、負荷抵抗(特性インピーダンス)が50Ω以下と負荷が小さいので、高周波広帯域電力増幅回路は、必要な電圧振幅を得るために大電流駆動が必要となる。そのため、増幅器に一般的に用いられている、GaAs、InP等のナローバンドギャップ半導体は、電圧を増幅する増幅器に用いることができないという問題があった。
また高周波広帯域電力増幅回路を用いて電圧を増幅する場合、図1Aに示したフィードバック回路13において、伝送線路が特性インピーダンス50Ωで形成されるので、接続される負荷に合わせたインピーダンス変換が必要となる。また、図1Cに示した差動回路の場合では、最終段の負荷抵抗を、接続される負荷に合わせることで電力の反射を抑えることができるが、負荷抵抗に大電流が流れるため、その負荷抵抗で消費される電力による発熱が、IC上に作成できる範囲を超えてしまうという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能な、新規かつ改良された高周波増幅回路および無線通信装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、入力信号を増幅するn段構成の増幅回路と、n段目の前記増幅回路と(n+1)段目の前記増幅回路との間に設けられる(n−1)個のインピーダンス変換器と、を備え、前記(n−1)個のインピーダンス変換器は、前記増幅回路間の電力反射を抑制できるインピーダンス変換を行うことを特徴とする、高周波増幅回路が提供される。
かかる構成によれば、増幅回路はn段で構成され、インピーダンス変換器は、それぞれ、n段目の増幅回路と(n+1)段目の増幅回路との間に設けられる。そして、n段目のインピーダンス変換器は、n段目の増幅回路と(n+1)段目の増幅回路との間の電力反射を抑制できるインピーダンス変換を行う。その結果、高周波増幅回路は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。
前記(n−1)個のインピーダンス変換回路は、それぞれ入力インピーダンスをA倍(1/2≦A≦1/√2)に変換してもよい。
前記増幅回路は、それぞれ、入力側と出力側に設けられる伝送線路と、入力側の前記伝送線路の前段に設けられるキャパシタと、入力側の前記伝送線路と出力側の前記伝送線路との間に設けられる増幅器と、を備えていてもよい。
前記増幅回路は、入力側の前記伝送線路と出力側の前記伝送線路との間に前記増幅器と並列に設けられるフィードバック回路をさらに備えていてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、入力信号を増幅するn段構成の増幅回路と、n段目の前記増幅回路と(n+1)段目の前記増幅回路との間に設けられる(n−1)個の減衰器と、を備え、前記(n−1)個の減衰器は、前記増幅回路間の電力反射を抑制できる減衰量を有することを特徴とする、高周波増幅回路が提供される。
かかる構成によれば、増幅回路はn段で構成され、減衰器は、それぞれ、n段目の増幅回路と(n+1)段目の増幅回路との間に設けられる。そして、n段目の減衰器は、n段目の増幅回路と(n+1)段目の増幅回路との間の電力反射を抑制できる減衰量を有する。その結果、高周波増幅回路は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。
前記増幅回路は、それぞれ、入力側と出力側に設けられる伝送線路と、入力側の前記伝送線路の前段に設けられるキャパシタと、入力側の前記伝送線路と出力側の前記伝送線路との間に設けられる増幅器と、を備えていてもよい。
前記(n−1)個の減衰器は、それぞれ、出力側の前記伝送線路のインピーダンスを入力側の前記伝送線路のインピーダンスのA倍(1/2≦A≦1/√2)に変換してもよい。
前記増幅回路は、入力側の前記伝送線路と出力側の前記伝送線路との間に前記増幅器と並列に設けられるフィードバック回路をさらに備えていてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、上記高周波増幅回路を備えることを特徴とする、無線通信装置が提供される。
以上説明したように本発明によれば、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能な、新規かつ改良された高周波増幅回路および無線通信装置を提供することができる。
従来のn段構成の高周波広帯域電力増幅回路の例を示す説明図である。 従来のn段構成の高周波広帯域電力増幅回路の例を示す説明図である。 従来のn段構成の高周波広帯域電力増幅回路の例を示す説明図である。 本発明の第1の実施形態にかかる多段増幅器回路100の構成を示す説明図である。 インピーダンス変換回路115の構成例を示す説明図である。 本発明の第2の実施形態にかかる多段増幅器回路200の構成を示す説明図である。 減衰器216の構成例を示す説明図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
<1.第1の実施形態>
[多段増幅器回路の構成例]
まず、本発明の第1の実施形態にかかる多段増幅器回路の構成について説明する。図2Aは、本発明の第1の実施形態にかかる多段増幅器回路100の構成を示す説明図である。以下、図2Aを参照して、本発明の第1の実施形態にかかる多段増幅器回路100の構成について説明する。
図2Aに示したように、本発明の第1の実施形態にかかる多段増幅器回路100は、増幅器110、伝送線路111、キャパシタ112、およびフィードバック回路113からなるn段構成の増幅回路101と、減衰器114と、インピーダンス変換回路115と、を含んで構成される。
増幅回路101は、入力される電力を増幅して出力するものであり、本実施形態にかかる多段増幅器回路100は、増幅回路101がn段直列に接続されている構成を有している。n段構成の増幅回路101の内、入力端に最も近い1段目の増幅回路101は、従来技術で説明したように50Ω系で回路が構成される。
1段目の増幅回路101の入力端側には、従来技術で説明したように減衰器114が挿入される。一方、増幅回路101の間には、従来技術で説明した減衰器114の替わりに、インピーダンス変換回路115が挿入されている。後述するように、インピーダンス変換回路115は、前段の増幅回路101と次段の増幅回路101との間の電力反射を抑制するために挿入されるものである。
フィードバック回路113は、本実施形態にかかる多段増幅器回路100の周波数帯域を伸ばすために設けられるものであり、その役割は、図1Aに示した従来のn段構成の高周波広帯域電力増幅回路におけるフィードバック回路13と同様のものである。すなわち、フィードバック回路113は増幅器110の利得の調整のために設けられるものである。
なお、n段目の増幅回路101の伝送線路111の抵抗Roは、
Ro=x=50/((n−1)×A)
を満たすものである。本発明においては、例えば、上記数式のAは√2〜2の間の値を取るようにしてもよい。以下の説明では、上記数式のAの値は、A=√2として説明する。
インピーダンス変換回路115は、例えば1/√2倍のインピーダンス変換を行うために6dBの減衰量を有する回路である。図2Bは、6dBの減衰量を有するためのインピーダンス変換回路115の構成例を、π型とT型とで示す説明図である。
図2Bに示したようなインピーダンス変換回路115を増幅回路101の間に構成することで、インピーダンスを50Ωから35.35Ωに変換することができる。すなわち、インピーダンス変換回路115のインピーダンスと、入力のインピーダンス50Ωと合わせると、35.35Ωとなる。
そして、2段目の伝送線路111は50Ωの1/√2倍の35.35Ωで形成される。もちろん、図2Bに示したインピーダンス変換回路115の構成および各抵抗値は一例であり、本発明においては、インピーダンス変換回路115の具体的な構成およびその抵抗値は図2Bに示したものに限られないことは言うまでもない。
本発明の第1の実施形態にかかる多段増幅器回路100は、n段構成の増幅回路101の間にインピーダンス変換回路115が挿入されることで、最終的に必要な負荷となる段数が決定される。また、増幅回路101の間にインピーダンス変換回路115が挿入されることで、前段の増幅回路101と次段の増幅回路101との間の電力反射が抑制される。
非特許文献2に記載されているように、伝送線路に損失があると信号源からの進行波は損失を受けながら負荷に達し、負荷に達した信号は不整合のために反射して信号源側に戻ってくる。そして負荷からの反射波も伝送線路上で損失を受けるので、信号源に近いほど進行波の電圧が高くなり、反射波の振幅は減衰を受けて小さくなる。
そこで、前段の増幅回路101と次段の増幅回路101との間の電力反射を抑制するために、本発明の第1の実施形態にかかる多段増幅器回路100は、増幅回路101の間にインピーダンス変換回路115を挿入し、インピーダンス整合を取る。増幅回路101の間にインピーダンス変換回路115を挿入し、インピーダンス整合を取ることで、前段の増幅回路101と次段の増幅回路101との間の電力反射が抑制され、効率良く信号を伝送することができる。
なお、増幅器110の入出力インピーダンスは、一般的には50Ωではなく、それよりも小さい場合が多い。従って、多段増幅器回路100の内部のインピーダンスが必ずしも50Ωである必要はない。
なお、図2Aでは、A=√2として説明したが、本発明に於いてはかかる例に限定されず、Aの値をこれよりも大きな値に設定しても良い。ただし、増幅器110がFETの場合、次段のゲート幅が急激に大きくなると、前段のFETの負荷が非常に重くなってしまう。また、前段の増幅器110の駆動能力が下がると、多段増幅器回路100の周波数特性が低下する。従って、次段の増幅器110が十分駆動する能力を有している場合に限ってAの値を大きくすることが望ましい。
以上説明したように本発明の第1の実施形態にかかる多段増幅器回路100によれば、増幅器110の間にインピーダンス変換回路115を挿入することで、増幅段ごとにインピーダンス変換が行われ、最終的に低出力インピーダンスの回路構成を実現することができる。本発明の第1の実施形態にかかる多段増幅器回路100は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。
また、本発明の第1の実施形態にかかる多段増幅器回路100は、インピーダンス変換回路115によるインピーダンス変換の割合を、1/2〜1/√2倍程度に抑えることで、前段の増幅器110の負荷を軽くすることができる。その結果、本発明の第1の実施形態にかかる多段増幅器回路100は、一回でインピーダンス変換を行う場合に比べて動作周波数を高くすることができる。
<2.第2の実施形態>
[多段増幅器回路の構成例]
次に、本発明の第2の実施形態にかかる多段増幅器回路の構成について説明する。図3Aは、本発明の第2の実施形態にかかる多段増幅器回路200の構成を示す説明図である。以下、図3Aを参照して、本発明の第2の実施形態にかかる多段増幅器回路200の構成について説明する。
図3Aに示したように、本発明の第2の実施形態にかかる多段増幅器回路200は、増幅器210、伝送線路211、キャパシタ212、およびフィードバック回路213からなるn段構成の増幅回路201と、減衰器214、216と、を含んで構成される。
本発明の第2の実施形態にかかる多段増幅器回路200は、ある増幅回路201と、その次の段の増幅回路201の特性インピーダンスを、前段の入力側の伝送線路211のA倍(例えば、1/2≦A≦1/√2)程度で形成する点が、本発明の第1の実施形態にかかる多段増幅器回路100と異なる点である。
ある増幅回路201と、その次の段の増幅回路201の特性インピーダンスを、前段の入力側の伝送線路211のA倍にするために、本発明の第2の実施形態にかかる多段増幅器回路200は、増幅回路201と、その次の段の増幅回路201との間に減衰器216が設けられている。
減衰器216は、ある増幅回路201と、その次の段の増幅回路201の特性インピーダンスを、例えば前段の入力側の伝送線路211の1/√2倍にするために6dBの減衰量を有する回路である。図3Bは、6dBの減衰量を有するための減衰器216の構成例を、π型とT型とで示す説明図である。
図3Bに示したように減衰器216を構成することで、増幅回路201と、その次の段の増幅回路201の特性インピーダンスを、例えば前段の入力側の伝送線路211の1/√2倍にすることができる。もちろん、本発明に於いては、減衰器216の具体的な構成は図3Bに示したものに限られないことは言うまでもない。
上述した本発明の第1の実施形態と同様に、多段増幅器回路200の内部のインピーダンスは、必ずしも50Ωである必要はない。そこで、増幅器210ごとにインピーダンスを変換する。増幅回路201の伝送線路211の特性インピーダンスに合わせて設けられる減衰器216によって、前段の増幅回路201と次段の増幅回路201との間の電力反射が抑制される。
非特許文献2に記載されているように、伝送線路に損失があると信号源からの進行波は損失を受けながら負荷に達し、負荷に達した信号は不整合のために反射して信号源側に戻ってくる。そして負荷からの反射波も伝送線路上で損失を受けるので、信号源に近いほど進行波の電圧が高くなり、反射波の振幅は減衰を受けて小さくなる。
そこで、前段の増幅回路201と次段の増幅回路201との間の電力反射が抑制を抑制するために、増幅回路201の伝送線路211の特性インピーダンスに合わせて設けられる減衰器216によってインピーダンス整合を取る。減衰器216を用いてインピーダンス整合を取ることで、本発明の第2の実施形態にかかる多段増幅器回路200は、前段の増幅回路201と次段の増幅回路201との間の電力反射が抑制され、効率良く信号を伝送することができる。
以上説明したように本発明の第2の実施形態にかかる多段増幅器回路200によれば、増幅回路201の間にインピーダンス変換器を設けるのではなく、減衰器216を用いて伝送線路211の特性インピーダンスを変更している。
減衰器216を用いて伝送線路211の特性インピーダンスを変更することで、本発明の第2の実施形態にかかる多段増幅器回路200は、増幅器210ごとにインピーダンスを変換して、最終的に低出力インピーダンスの回路構成を実現することができる。そして、本発明の第2の実施形態にかかる多段増幅器回路200は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。
増幅器210ごとインピーダンス変換の割合を、1/2〜1/√2倍程度に抑えることで、前段の増幅器210の負荷を軽くすることができ、その結果、本発明の第2の実施形態にかかる多段増幅器回路200は、一回でインピーダンス変換を行う場合に比べて動作周波数を高くすることができる。
また、上述した本発明の第1の実施形態にかかる多段増幅器回路100では、インピーダンス変換回路115によるインピーダンス変換のために、最低でも6dBの減衰量が必要となるが、本発明の第2の実施形態にかかる多段増幅器回路200では、減衰器216による減衰量は自由に設定することができる。従って、減衰器216の減衰量が6dBよりも少ない減衰量であれば、多段増幅器回路200全体の利得を大きく、または、増幅器210の段数を減らすことが可能となる。
<3.まとめ>
以上説明したように本発明の第1の実施形態にかかる多段増幅器回路100は、増幅器110の間にインピーダンス変換回路115を挿入することで、増幅段ごとにインピーダンス変換が行われ、最終的に低出力インピーダンスの回路構成を実現することができる。本発明の第1の実施形態にかかる多段増幅器回路100は、インピーダンス変換回路115によるインピーダンス変換の割合を、1/2〜1/√2倍程度に抑えることで、前段の増幅器110の負荷を軽くすることができる。
また、本発明の第2の実施形態にかかる多段増幅器回路200は、多段増幅器回路100とは異なり、増幅回路201の間にインピーダンス変換器を設けるのではなく、減衰器216を用いて伝送線路211の特性インピーダンスを変更している。減衰器216を用いて伝送線路211の特性インピーダンスを変更することで、本発明の第2の実施形態にかかる多段増幅器回路200は、増幅器210ごとにインピーダンスを変換して、最終的に低出力インピーダンスの回路構成を実現することができる。
また、本発明の第1の実施形態にかかる多段増幅器回路100または本発明の第2の実施形態にかかる多段増幅器回路200を備える無線通信装置も、併せて実現することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態では、フィードバック回路113、213を用いた高周波回路に適用した場合を説明したが、本発明はかかる例に限定されない。例えば、フィードバック回路を用いない高周波回路であっても同様に適用されることは言うまでもない。
また例えば、上記実施形態では、多段増幅器回路100、200を樹脂基板上に作成した場合について適用した例を説明したが、本発明はかかる例に限定されない。例えば、集中定数回路やICにも同様に適用可能であることは言うまでもない。
また例えば、上記実施形態では、多段増幅器回路100、200に大きな電圧振幅が要求される場合において有効であるが、一般的なGaAs、InP−FETを用いたインピーダンス変換増幅回路として同様に適用可能であることは言うまでもない。
100、200 多段増幅器回路
101、201 増幅回路
110、210 増幅器
111、211 伝送線路
112、212 キャパシタ
113、213 フィードバック回路
114、214 減衰器
115 インピーダンス変換回路
216 減衰器

Claims (6)

  1. 入力信号を増幅するn段構成の増幅回路と、
    n段目の前記増幅回路と(n+1)段目の前記増幅回路との間に設けられる(n−1)個のインピーダンス変換器と、
    を備え、
    前記増幅回路は、それぞれ、入力側と出力側に設けられる伝送線路と、入力側の前記伝送線路の前段に設けられるキャパシタと、入力側の前記伝送線路と出力側の前記伝送線路との間に設けられる増幅器と、を備え、
    前記(n−1)個のインピーダンス変換器は、前記増幅回路間の電力反射を抑制できるインピーダンス変換を行うことを特徴とする、高周波増幅回路。
  2. 前記増幅回路は、入力側の前記伝送線路と出力側の前記伝送線路との間に前記増幅器と並列に設けられるフィードバック回路をさらに備えることを特徴とする、請求項に記載の高周波増幅回路。
  3. 入力信号を増幅するn段構成の増幅回路と、
    n段目の前記増幅回路と(n+1)段目の前記増幅回路との間に設けられる(n−1)個の減衰器と、
    を備え、
    前記増幅回路は、それぞれ、入力側と出力側に設けられる伝送線路と、入力側の前記伝送線路の前段に設けられるキャパシタと、入力側の前記伝送線路と出力側の前記伝送線路との間に設けられる増幅器と、を備え、
    前記(n−1)個の減衰器は、前記増幅回路間の電力反射を抑制できる減衰量を有することを特徴とする、高周波増幅回路。
  4. 前記(n−1)個の減衰器は、それぞれ、出力側の前記伝送線路のインピーダンスを入力側の前記伝送線路のインピーダンスのA倍(1/2≦A≦1/√2)に変換することを特徴とする、請求項に記載の高周波増幅回路。
  5. 前記増幅回路は、入力側の前記伝送線路と出力側の前記伝送線路との間に前記増幅器と並列に設けられるフィードバック回路をさらに備えることを特徴とする、請求項に記載の高周波増幅回路。
  6. 請求項1〜のいずれかに記載の高周波増幅回路を備えることを特徴とする、無線通信装置。
JP2011216473A 2011-09-30 2011-09-30 高周波増幅回路および無線通信装置 Active JP5733142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011216473A JP5733142B2 (ja) 2011-09-30 2011-09-30 高周波増幅回路および無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011216473A JP5733142B2 (ja) 2011-09-30 2011-09-30 高周波増幅回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2013077970A JP2013077970A (ja) 2013-04-25
JP5733142B2 true JP5733142B2 (ja) 2015-06-10

Family

ID=48481136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011216473A Active JP5733142B2 (ja) 2011-09-30 2011-09-30 高周波増幅回路および無線通信装置

Country Status (1)

Country Link
JP (1) JP5733142B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299308B2 (ja) * 2014-03-19 2018-03-28 三菱電機株式会社 高周波プローブおよび測定装置
JP6557955B2 (ja) * 2014-09-26 2019-08-14 沖電気工業株式会社 光電変換回路
JP6609937B2 (ja) * 2015-02-27 2019-11-27 沖電気工業株式会社 光電変換回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394854A (en) * 1977-01-31 1978-08-19 Fujitsu Ltd Microwave amplifier
JPS55136710A (en) * 1979-04-11 1980-10-24 Nec Corp Multi-stage electric power amplifier of high frequency transistor
JP3670222B2 (ja) * 2001-05-29 2005-07-13 三菱電機株式会社 高周波増幅器および高周波多段増幅器
JP2003037454A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 高周波電力増幅回路
JP2004153301A (ja) * 2002-10-28 2004-05-27 Sumitomo Electric Ind Ltd 歪補償回路

Also Published As

Publication number Publication date
JP2013077970A (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
US9899962B2 (en) Power amplifier
US7847630B2 (en) Amplifier
US7521995B1 (en) Inverted doherty amplifier with increased off-state impedence
US8193857B1 (en) Wideband doherty amplifier circuit
US7170353B2 (en) Balanced amplifier circuit and high-frequency communication apparatus
US8872583B2 (en) Power amplifier with advanced linearity
EP2451074B1 (en) Amplifier
US10666207B1 (en) Broadband harmonic matching network using low-pass type broadband matching
JP2006332829A (ja) 増幅器
US20220006429A1 (en) Power Amplifier Arrangement
US8653888B2 (en) High-frequency signal amplifier
JP5733142B2 (ja) 高周波増幅回路および無線通信装置
Wang et al. A 55–67GHz power amplifier with 13.6% PAE in 65 nm standard CMOS
EP3043469B1 (en) Doherty amplifier
WO2019207700A1 (ja) 増幅器
JP2007215248A (ja) 電力増幅装置およびこれを用いた無線通信装置
JP4739717B2 (ja) 歪補償回路
JP5349119B2 (ja) 高周波増幅器
JP5484206B2 (ja) 差動増幅回路
CN112771778A (zh) 功率放大器电路
US8581662B2 (en) Amplifying system
US8207791B2 (en) Amplifier circuit with a first and a second output line
Bhale et al. A low power 35 GHz CMOS high linearity, unconditional stability and excellent gain flatness UWB power amplifier design using current reused technique
US9755586B2 (en) Radiofrequency power limiter, and associated radiofrequency emitter and/or receiver chain and low-noise amplifying stage
Abdullah et al. A Wideband 6.9–17.7 GHz CMOS low-noise amplifier with a gain flattening technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5733142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150