WO2017199429A1 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
WO2017199429A1
WO2017199429A1 PCT/JP2016/065031 JP2016065031W WO2017199429A1 WO 2017199429 A1 WO2017199429 A1 WO 2017199429A1 JP 2016065031 W JP2016065031 W JP 2016065031W WO 2017199429 A1 WO2017199429 A1 WO 2017199429A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission line
power amplifier
line
series
frequency
Prior art date
Application number
PCT/JP2016/065031
Other languages
English (en)
French (fr)
Inventor
拓真 鳥居
政毅 半谷
徹郎 國井
山中 宏治
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/065031 priority Critical patent/WO2017199429A1/ja
Publication of WO2017199429A1 publication Critical patent/WO2017199429A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Definitions

  • the present invention relates to a power amplifier, and more particularly to a power amplifier having a configuration capable of suppressing oscillation.
  • a high frequency power amplifier disclosed in Patent Document 1 includes a distributor that distributes an input signal into two distribution signals, a first amplification element that amplifies one of the two distribution signals, A second amplifying element that amplifies the other of the two distributed signals; and a combiner that combines the output of the first amplifying element and the output of the second amplifying element.
  • the distributor has a tuning circuit connected between a transmission line for transmitting one of the distribution signals and a transmission line for transmitting the other distribution signal. This tuning circuit is loaded with a resistance element that suppresses parasitic oscillation caused by the first and second amplifying elements.
  • an object of the present invention is to provide a power amplifier that can suppress parasitic oscillation in a wide range of frequencies without affecting the operating characteristics of the fundamental wave as much as possible.
  • a power amplifier includes a distributor that distributes power of a high-frequency signal input to an input terminal into two powers and outputs first and second high-frequency signals, and the first high-frequency signal.
  • a first amplifying element that amplifies and outputs, a second amplifying element that amplifies and outputs the second high-frequency signal, and the output power of the first amplifying element and the output power of the second amplifying element are combined.
  • a synthesizer that generates an amplified signal and outputs the amplified signal to an output terminal, wherein the distributor is disposed between the input terminal and the first amplifying element, and the first high-frequency signal is provided.
  • an oscillation suppression circuit having first and second coupled lines, wherein the first coupled line includes first and second transmission lines arranged in parallel to each other and the first branch transmission line.
  • the second coupling line has third and fourth transmission lines arranged in parallel to each other and is electromagnetically connected to the second branch transmission line. And having one end.
  • parasitic oscillation can be suppressed over a wide range of frequencies without affecting the operating characteristics of the fundamental wave as much as possible.
  • FIG. 1 is a diagram schematically showing a circuit configuration of a power amplifier 1 according to a first embodiment of the present invention.
  • the power amplifier 1 includes an input terminal 2 to which a high-frequency signal in a high-frequency band such as a microwave band or a millimeter wave band is input, and power of the input high-frequency signal into two powers.
  • a high-frequency signal in a high-frequency band such as a microwave band or a millimeter wave band
  • a distributor (divider) 10 that distributes, a first amplifying element 41 that amplifies and outputs a high-frequency signal (first high-frequency signal) having one of the two powers, and of the two powers
  • a second amplifying element 42 that amplifies and outputs a high-frequency signal having the other power (second high-frequency signal), and the output power of the first amplifying element 41 and the output power of the second amplifying element 42 are combined.
  • a synthesizer (combiner) 50 that outputs an amplified signal and an output terminal 3 that outputs the amplified signal to the outside are configured.
  • Each of the first amplifying element 41 and the second amplifying element 42 can be composed of, for example, a FET (Field Effect Transistor).
  • the gates (G) of the first amplification element 41 and the second amplification element 42 are connected to the distributor 10, and the drains (D) of the first amplification element 41 and the second amplification element 42 are connected to the combiner 50.
  • the sources (S) of the first amplifying element 41 and the second amplifying element 42 are grounded.
  • the first amplifying element 41 and the second amplifying element 42 may be configured with bipolar transistors.
  • the distributor 10 includes a first branch transmission line disposed between the input terminal 2 and the gate (G) of the first amplification element 41, the input terminal 2, and the second amplification. And a second branch transmission line disposed between the gate (G) of the element 42.
  • the first branch transmission line includes a pair of transmission lines 11 and 12 connected in series.
  • One transmission line 11 has a characteristic impedance Z 1 and an electrical length ⁇ 1 (unit: radians), and the other
  • the transmission line 12 has a characteristic impedance Z 2 and an electrical length ⁇ 2 (unit: radians).
  • the second branch transmission line has a symmetric circuit configuration with respect to the first branch transmission line. That is, the second branch transmission line includes a pair of transmission lines 13 and 14 connected in series.
  • One transmission line 13 has a characteristic impedance Z 1 and an electrical length ⁇ 1 , and the other transmission line 14.
  • the distributor 10 includes an oscillation suppression circuit 15 disposed between the first branch transmission line and the second branch transmission line.
  • the oscillation suppression circuit 15 has coupled lines 24 and 34 connected in series with each other.
  • One coupling line 24 includes a pair of transmission lines (first and second transmission lines) 22 and 23 arranged in parallel and close to each other, and the other coupling line 34 is parallel to each other.
  • a pair of transmission lines (third and fourth transmission lines) 32 and 33 arranged in close proximity to each other.
  • the oscillation suppression circuit 15 includes a transmission line (fifth transmission line) 21 disposed on the first branch transmission line side and a transmission line (sixth transmission line) disposed on the second branch transmission line side. 31).
  • the transmission line 21 on the first branch transmission line side is connected in series between the connection node a1 between the transmission lines 11 and 12 and one end (connection node) b1 of the coupling line 24 in the first branch transmission line.
  • the transmission line 31 on the second branch transmission path side is connected in series between the connection node a2 between the transmission lines 13 and 14 and one end (connection node) b2 of the coupling line 34 in the second branch transmission path.
  • the transmission lines 21 and 31 have the same characteristic impedance Z a and the same electrical length ⁇ a (unit: radians).
  • One end of one coupling line 24, that is, one end b1 of the transmission line 22 is electromagnetically connected to the connection node a1 in the first branch transmission line via the transmission line 21 on the first branch transmission line side.
  • the coupled line 24 has an impedance (even mode impedance) Z be when the power amplifier 1 operates in an even mode, and has an impedance (odd mode impedance) Z bo when the power amplifier 1 operates in an odd mode.
  • One end d1 of the transmission line 23 via a resistor 26 having a resistance R d connected to the ground line, the other end e1 of the transmission line 23 via a resistor 27 having a resistance R e are connected to the ground line ing.
  • the coupling line 24 has an electric length theta b.
  • One end of the other coupling line 34 that is, one end b2 of the transmission line 32 is electromagnetically connected to the connection node a2 in the second branch transmission line via the transmission line 31 on the second branch transmission line side.
  • the coupled line 34 has an impedance (even mode impedance) Z be when the power amplifier 1 operates in the even mode, and an impedance (odd) when the power amplifier 1 operates in the odd mode. Mode impedance) Z bo .
  • One end d2 of the transmission line 33 via a resistor 36 having a resistance R d connected to the ground line, the other end e2 of the transmission line 33 via a resistor 37 having a resistance R e are connected to the ground line ing.
  • the coupled line 34 has an electrical length ⁇ b .
  • An intermediate connection node c1 is provided between the other end of the coupled line 24 (ie, the other end of the transmission line 22) and the other end of the coupled line 34 (ie, the other end of the transmission line 32).
  • a resistor (first resistor) 25 connected in series is loaded between the intermediate connection node c1 and the other end of the coupling line 24, and the intermediate connection node c1 and the other end of the coupling line 34 are loaded.
  • a resistor (second resistor) 35 connected in series is loaded. These resistors 25, 35 have the same resistance R c.
  • the synthesizer 50 includes a first high-frequency transmission line disposed between the drain (D) of the first amplifying element 41 and the output terminal 3, and a drain of the second amplifying element 42.
  • positioned between the output terminals 3 are included.
  • the first high-frequency transmission line includes a pair of transmission lines 51 and 52 connected in series.
  • One transmission line 51 has a characteristic impedance Z 3 and an electrical length ⁇ 3 (unit: radians), and the other
  • the transmission line 52 has a characteristic impedance Z 4 and an electrical length ⁇ 4 (unit: radians).
  • the second high frequency transmission line has a symmetric circuit configuration with respect to the first high frequency transmission line.
  • the second high-frequency transmission line includes a pair of transmission lines 53 and 54 connected in series, and one transmission line 53 has a characteristic impedance Z 3 and an electrical length ⁇ 3 , and the other transmission line 54.
  • the transmission lines 11 to 14, 21 to 23, 31 to 33, and 51 to 54 described above may be formed as a wiring pattern by a method such as gold plating on a ceramic substrate such as an alumina substrate.
  • the resistors 25 to 27 and 35 to 37 may be formed of a material such as tantalum nitride on a ceramic substrate such as an alumina substrate.
  • the high frequency signal when a high frequency signal is input to the input terminal 2, the high frequency signal is transmitted through the first branch transmission path and the high frequency signal transmitted through the second branch transmission path. Divided into signals.
  • the high-frequency signal propagating through the first branch transmission line is input to the first amplifying element 41 through the transmission line 11, the connection node a 1, and the transmission line 12.
  • the first amplifying element 41 amplifies the high frequency signal input from the first branch transmission line and outputs the amplified high frequency signal to the first high frequency transmission line of the synthesizer 50.
  • the amplified high frequency signal propagates through the transmission line 51, the connection node A1, and the transmission line 52 in the first high frequency transmission path.
  • the high-frequency signal propagating through the second branch transmission line is input to the second amplifying element 42 via the transmission line 13, the connection node a 2, and the transmission line 14.
  • the second amplifying element 42 amplifies the high frequency signal input from the second branch transmission line and outputs the amplified high frequency signal to the second high frequency transmission line of the synthesizer 50.
  • the amplified high frequency signal propagates through the transmission line 53, the connection node A2, and the transmission line 54 in the second high frequency transmission path.
  • the amplified high frequency signal propagating through the first high frequency transmission path and the amplified high frequency signal propagating through the second high frequency transmission path are combined and then output from the output terminal 3 to the outside.
  • FIG. 2A and 2B are diagrams showing an equivalent circuit of the oscillation suppression circuit 15 when the power amplifier 1 operates in the even mode. Since the equivalent circuit portion in FIG. 2A and the equivalent circuit portion in FIG. 2B have symmetrical circuit configurations, these equivalent circuit portions operate similarly. Referring to the equivalent circuit portion of FIG.
  • Impedance Z inb_e is expressed by the following equation (1).
  • the impedance Z ina_e when the intermediate connection node c1 is viewed from the connection node a1 is expressed by the following equation (2) when it is assumed that a circuit having the impedance Z inb_e is loaded on the transmission line 21.
  • 3A and 3B are diagrams illustrating an equivalent circuit of the oscillation suppression circuit 15 when the power amplifier 1 operates in the odd mode. Since the equivalent circuit portion of FIG. 3A and the equivalent circuit portion of FIG. 3B have symmetrical circuit configurations, these equivalent circuit portions operate in the same manner.
  • the impedance Z inb_o when the real part of the impedance Z inb_o when viewing the intermediate connection node c1 from the connection node b1 is Re
  • the impedance Z ina — o when the intermediate connection node c 1 is viewed from the connection node a 1 is expressed by the following equation (4) when a circuit having the impedance Z inb — o is loaded on the transmission line 21.
  • the oscillation suppression circuit 15 does not affect the operation characteristics of the power amplifier 1 with respect to the fundamental wave.
  • the power amplifier 1 operates in the even mode.
  • the impedance Z Ina_e is a high impedance at the frequency f c of the fundamental wave
  • the operation of the power amplifier 1 can be considered, ignoring the impedance Z ina_e.
  • the impedance Z ina_e becomes high impedance (substantially infinite) in this way, as shown in FIGS.
  • the impedance of the oscillation suppression circuit 15 viewed from the connection nodes a1 and a2 is high impedance (substantially Infinite) and a virtual opening point is obtained. Therefore, the oscillation suppression circuit 15 does not affect the characteristics of the fundamental wave of the power amplifier 1.
  • the impedance Z Ina_e may if infinite, the frequency f c of the fundamental wave, the following expression (5) may be satisfied condition (6).
  • Y ina_e is an admittance corresponding to the impedance Z ina_e .
  • the electrical lengths ⁇ a and ⁇ b have electrical lengths corresponding to ⁇ / 4 for the frequency f c ( ⁇ : wavelength).
  • FIG. 4 is a graph showing the magnitude of the impedance Z inb_e with respect to the change in the characteristic impedance Z bo when the electrical lengths ⁇ a and ⁇ b have values corresponding to ⁇ / 4 with respect to the frequency f c .
  • the oscillation suppression circuit 15 can suppress parasitic oscillation at a wide range of arbitrary frequencies.
  • the power amplifier 1 operates in the odd mode, it is assumed that there is a risk that the power amplifier 1 causes parasitic oscillation at the frequency f o.
  • the first amplifying element 41 and the second amplifying element 42 generally have noise components, noise power is generated in the power amplifier 1 regardless of the frequency of the high-frequency signal input to the input terminal 2.
  • a state in which the power amplifier 1 is parasitic oscillation may be caused to consumption by a means such as a resistance electrical power at the frequency f o.
  • the connection node a1 may be loaded with a resistor of each pair grounded a2.
  • connection node a1, a2 to the isolation of the resistors When the connection node a1, a2 to the isolation of the resistors are loaded, the connection node a1, the current flows to the resistor by a voltage difference between the potential and the ground potential of a2, the signal of the frequency f o power Is consumed by the resistor. Therefore, if it is possible regarded as substantially resistors oscillation suppression circuit 15 at the frequency f o, since the power of the frequency f o is consumed in the oscillation suppressing circuit 15, it is possible to suppress the parasitic oscillation.
  • For oscillation suppression circuit 15 operates to be regarded as substantially the resistor at a frequency f o, when the power amplifier 1 operates in the odd mode, the real part of the impedance Z Ina_o when viewed from the connection node a1 May have an arbitrary resistance value Ro , and its imaginary part may be zero. Therefore, the conditions (7) and (8) may be satisfied.
  • the four conditional expressions (5), (6), (7), and (8) above are the eight conditions of Z bo , Z be , ⁇ b , Z a , ⁇ a , R c , R d , and R e . Since the function depends on variables, there are a plurality of combinations of variables that simultaneously satisfy these four conditional expressions. Since the four conditional expressions can be satisfied simultaneously, the oscillation suppression circuit 15 can suppress the risk of oscillation at an arbitrary frequency without affecting the operation characteristics of the power amplifier 1 at the fundamental wave.
  • FIG. 5 is a graph showing the real part Re
  • FIG. 6 is a graph showing the imaginary part Im
  • “Re” in the graphs of FIGS. 5 and 6 is a symbol indicating the real part of Z be .
  • changes, also the imaginary part Im depending on the Z BE
  • be 0.
  • FIG. 7 is a graph showing the real part Re
  • FIG. 8 is a graph showing the imaginary part Im
  • “Re” in the graphs of FIGS. 7 and 8 is a symbol indicating the value of the resistance R c .
  • changes depending on the value of the resistance R c , but the frequency of the imaginary part Im
  • 0 with respect to the resistance R c . It can be seen that the degree of dependence is small.
  • FIG. 9 the real part Re when changing the characteristic impedance Z a
  • FIG. 11 is a Smith chart (impedance chart) showing an example of the calculation result of the impedance when the power amplifier 1 operates in the even mode when the intermediate connection node c1 is viewed from the connection node a1.
  • FIG. 12 is a Smith chart (impedance chart) showing an example of the calculation result of the impedance when the power amplifier 1 operates in the odd mode when the intermediate connection node c1 is viewed from the connection node a1.
  • FIG. 12 shows a Smith chart of the reflection characteristic S11.
  • the oscillation suppression circuit 15 can be regarded as a resistor at frequencies of 10.8 GHz and 13.2 GHz.
  • FIG. 13 is a graph showing the calculation results of the loop gain and phase of the power amplifier when the oscillation suppression circuit 15 is removed from the configuration of FIG.
  • FIG. 14 is a graph showing the calculation results of the loop gain and phase of the power amplifier 1 having the oscillation suppression circuit 15.
  • the loop gain when the oscillation suppression circuit 15 is not loaded is greater than 0 dB at a frequency of 13.2 GHz, and the phase is approximately 0 deg. For this reason, it can be seen that the risk of parasitic oscillation is high at a frequency of 13.2 GHz.
  • FIG. 14 it can be seen that when the oscillation suppression circuit 15 is loaded, the loop gain is reduced and the risk of parasitic oscillation is suppressed as compared with the case of FIG.
  • the oscillation suppression circuit 15 having the coupled lines 24 and 34 connected in series between the first branch transmission path and the second branch transmission path. Is provided.
  • the oscillation suppression circuit 15 can absorb the reflected power in a wide range of arbitrary frequencies without affecting the operating characteristics of the fundamental wave of the power amplifier 1 as much as possible. As a result, unnecessary reflected power that causes parasitic oscillation is suppressed, and parasitic oscillation of the power amplifier 1 can be suppressed at an arbitrary frequency in a wide range.
  • FIG. FIG. 15 is a schematic diagram showing a circuit configuration of an oscillation suppression circuit 15B in the power amplifier according to the second embodiment which is a first modification of the first embodiment.
  • the circuit configuration of the power amplifier according to the present embodiment is the same as that of the power amplifier 1 according to the first embodiment, except that the oscillation suppression circuit 15B in FIG. 15 is provided instead of the oscillation suppression circuit 15 according to the first embodiment. It is.
  • the oscillation suppression circuit 15B includes an auxiliary resistor 28R connected in series between the transmission line 21 on the first branch transmission line side and the connection node a1, and transmits on the second branch transmission line side.
  • An auxiliary resistor 38R connected in series is provided between the line 31 and the connection node a2.
  • the auxiliary resistors 28R and 38R have the same resistance value Rf .
  • the configuration of the oscillation suppression circuit 15B is the same as the configuration of the oscillation suppression circuit 15 of the first embodiment except for the auxiliary resistors 28R and 38R.
  • auxiliary resistor 28R that 38R is loaded, it becomes possible to produce dispersed more plural locations the power consumption at the frequency f o, to reduce the risk of resistor burnout it can.
  • variables such as Z bo , Z be , Z a , R c , R d , and R e , R f can be used as a variable, so that the degree of freedom in circuit design is improved by increasing the number of variables. Is possible.
  • FIG. FIG. 16 is a schematic diagram showing a circuit configuration of an oscillation suppression circuit 15C in the power amplifier according to the third embodiment which is a second modification of the first embodiment.
  • the circuit configuration of the power amplifier according to the present embodiment is the same as that of the power amplifier 1 according to the first embodiment, except that the oscillation suppression circuit 15C of FIG. 16 is provided instead of the oscillation suppression circuit 15 of the first embodiment. It is.
  • the oscillation suppression circuit 15C includes a capacitive element (capacitor) 28C connected in series between the intermediate connection node c1 and the resistor 25, and between the intermediate connection node c1 and the resistor 35. It has a capacitive element (capacitor) 38C connected in series. Capacitive element 28C, 38C have the same capacitance C c.
  • the configuration of the oscillation suppression circuit 15C is the same as the configuration of the oscillation suppression circuit 15 of the first embodiment except for the capacitive elements 28C and 38C.
  • the intermediate connection node c1 serves as a virtual open point, and therefore the operation of the oscillation suppression circuit 15 operates in the same manner as in the first embodiment.
  • the intermediate connection node c1 becomes a virtual ground point.
  • one end of the resistor 25 is connected to the virtual ground point via the capacitive element 28C, and one end of the resistor 35 is also connected to the virtual ground point via the capacitive element 38C. Therefore, it can be said that the capacitive elements 28C and 38C are substantially loaded only when the power amplifier 1 operates in the odd mode.
  • the impedance Z ina — e viewed from the connection node a1 to the intermediate connection node c1 is not affected, and the impedance viewed from the connection node a2 to the intermediate connection node c1 is affected.
  • the impedance Z ina — o viewed from the connection node a1 and the impedance viewed from the connection node a2 when the power amplifier 1 operates in the odd mode can be changed. As a result, the degree of freedom in circuit design can be improved.
  • FIG. 17 is a diagram showing a schematic configuration of an oscillation suppression circuit 15D in the power amplifier according to the fourth embodiment which is a third modification of the first embodiment.
  • the circuit configuration of the power amplifier according to the present embodiment is the same as that of the power amplifier 1 according to the first embodiment, except that the oscillation suppression circuit 15D of FIG. 17 is provided instead of the oscillation suppression circuit 15 of the first embodiment. It is.
  • the oscillation suppression circuit 15C has an inductor 28L connected in series between the intermediate connection node c1 and the resistor 25, and is connected in series between the intermediate connection node c1 and the resistor 35.
  • An inductor 38L is provided. These inductors 28L, 38L have the same inductance L c.
  • the configuration of the oscillation suppression circuit 15D is the same as the configuration of the oscillation suppression circuit 15 of the first embodiment except for the inductors 28L and 38L.
  • the intermediate connection node c1 serves as a virtual open point, and therefore the operation of the oscillation suppression circuit 15 operates in the same manner as in the first embodiment.
  • the intermediate connection node c1 becomes a virtual ground point.
  • one end of the resistor 25 is connected to the virtual ground point via the inductor 28L, and one end of the resistor 35 is also connected to the virtual ground point via the inductor 38L. Therefore, it can be said that the inductors 28L and 38L are substantially loaded only when the power amplifier 1 operates in the odd mode.
  • the impedance Z ina — e viewed from the connection node a1 to the intermediate connection node c1 is not affected, and the impedance viewed from the connection node a2 to the intermediate connection node c1 is affected.
  • the impedance Z ina — o viewed from the connection node a1 and the impedance viewed from the connection node a2 when the power amplifier 1 operates in the odd mode can be changed. As a result, the degree of freedom in circuit design can be improved.
  • FIG. FIG. 18 is a diagram showing a schematic configuration of an oscillation suppression circuit 15E in the power amplifier according to the fifth embodiment which is a modification of the second embodiment.
  • the circuit configuration of the power amplifier according to the present embodiment is the same as the configuration of the power amplifier according to the second embodiment except that the oscillation suppression circuit 15E of FIG. 18 is provided instead of the oscillation suppression circuit 15B of the second embodiment. is there.
  • the oscillation suppression circuit 15E includes a coupling line 24B including transmission lines 22 and 23 and an auxiliary transmission line 23B between the connection node a1 and the intermediate connection node c1 of the first branch transmission line.
  • a coupling line 34B including transmission lines 32 and 33 and an auxiliary transmission line 33B is provided between the connection node a2 and the intermediate connection node c1 of the second branch transmission line.
  • the configuration of the oscillation suppression circuit 15E according to the present embodiment is the same as that of the oscillation suppression circuit 15B according to the second embodiment except that the coupling lines 24B and 34B in FIG. 18 are used instead of the coupling lines 24 and 34 according to the second embodiment. The configuration is the same.
  • the number of electromagnetic couplings in the coupling lines 24B and 34B is larger than that in the coupling lines 24 and 34 of the second embodiment.
  • the degree of freedom in circuit design can be improved.
  • the number of auxiliary transmission lines is not limited to one and may be two or more.
  • FIG. 19 is a diagram schematically showing a circuit configuration of a power amplifier 1A according to the sixth embodiment of the present invention.
  • the power amplifier 1A includes a distributor 10 including the oscillation suppression circuit 15 described above, a first amplifying element 41, a second amplifying element 42, and a combiner 50A.
  • the synthesizer 50A of the present embodiment is characterized by including an oscillation suppression circuit 15A having the same circuit configuration as the oscillation suppression circuit 15 between the first high-frequency transmission line and the second high-frequency transmission line. That is, the combiner 50A includes an oscillation suppression circuit 15A connected in parallel between the connection node A1 on the first high-frequency transmission path and the connection node A2 on the second high-frequency transmission path.
  • the oscillation suppression circuit 15A has coupled lines (third and fourth coupled lines) 24 and 34 connected in series with each other.
  • One coupling line 24 is composed of a pair of transmission lines (first and second combined transmission lines) 22 and 23 arranged in parallel and close to each other
  • the other coupling line 34 is It is composed of a pair of transmission lines (third and fourth combined transmission lines) 32 and 33 arranged in parallel and close to each other.
  • the oscillation suppression circuit 15A includes a transmission line (fifth synthesis side transmission line) 21 arranged on the first high frequency transmission line side and a transmission line (sixth synthesis side) arranged on the second high frequency transmission line side. Transmission line) 31.
  • the distributor 10 has the oscillation suppression circuit 15, but also the combiner 50 A has the oscillation suppression circuit 15 A that operates in the same manner as the oscillation suppression circuit 15. Therefore, it is possible to suppress the parasitic oscillation in the combiner 50A while suppressing the occurrence of the parasitic in the distributor 10.
  • the configuration of the synthesizer 50A may be changed to include any of the oscillation suppression circuits 15B, 15C, 15D, and 15E of the second, third, fourth, and fifth embodiments. .
  • each of the embodiments described above includes the two amplifying elements, the first amplifying element 41 and the second amplifying element 42, but is not limited thereto. More than two amplifying elements may be provided.
  • the oscillation suppression circuits 15 and 15A are loaded in both the distributor 10 and the combiner 50A as a preferred form, but the present invention is not limited to this. There may be a form in which the oscillation suppression circuit 15A is loaded in the synthesizer 50A and the oscillation suppression circuit 15 is removed from the distributor 10.
  • one oscillation suppression circuit 15 is loaded in the distributor 10, but the present invention is not limited to this.
  • a plurality of oscillation suppression circuits having the same configuration as the oscillation suppression circuit 15 may be loaded in the distributor 10.
  • one oscillating suppression circuit 15A is loaded in the synthesizer 50A.
  • the present invention is not limited to this.
  • a plurality of oscillation suppression circuits having the same configuration as the oscillation suppression circuit 15 may be loaded in the synthesizer 50A.
  • any of the resistors of the resistors 25 to 27 and 35 to 37 is only to be loaded, the power at the frequency f o is consumed in the resistor . Therefore, any of the resistors 25 to 27 and 35 to 37 may be omitted under the constraint that the symmetry of the circuit configuration of the power amplifier is established.
  • the power amplifier according to the present invention is suitable for use in, for example, a communication device that processes a signal in a high frequency band for mobile communication or satellite communication.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

 電力増幅器(1)は、入力端子(2)に入力された高周波信号の電力を分配する分配器(10)と、第1の分岐伝送路から入力された第1の高周波信号を増幅する第1増幅素子(41)と、第2の分岐伝送路から入力された第2の高周波信号を増幅する第2増幅素子(42)と、第1増幅素子(41)の出力電力と第2増幅素子(42)の出力電力とを合成して増幅信号を生成する合成器(50)とを備える。分配器(10)は、互いに直列に接続された第1及び第2の結合線路(24,34)を有する発振抑圧回路(15)を含む。第1の結合線路(24)は、互いに平行に配置された第1及び第2の伝送線路(22,23)を有するとともに第1の分岐伝送路と電磁的に接続される一端を有する。第2の結合線路(34)は、互いに平行に配置された第3及び第4の伝送線路(32,33)を有するとともに第2の分岐伝送路と電磁的に接続される一端を有する。

Description

電力増幅器
 本発明は、電力増幅器に関し、特に、発振を抑圧し得る構成を有する電力増幅器に関する。
 マイクロ波帯及びミリ波帯などの高周波帯で使用される電力増幅器では、FET(電界効果トランジスタ)などの増幅素子に起因する寄生発振を抑圧することが重要である。この種の寄生発振を抑圧する技術は、たとえば、特許文献1(国際公開第2015/029486号公報)に開示されている。
 特許文献1に開示されている高周波電力増幅器は、入力信号を2つの分配信号に分配する分配器と、当該2つの分配信号のうちの一方の分配信号を増幅する第1の増幅素子と、当該2つの分配信号のうちの他方の分配信号を増幅する第2の増幅素子と、第1の増幅素子の出力と第2の増幅素子の出力を合成する合成器とを備える。分配器は、その一方の分配信号を伝送する伝送線路と、その他方の分配信号を伝送する伝送線路との間に接続された同調回路を有している。この同調回路には、第1及び第2の増幅素子に起因して発生する寄生発振を抑圧する抵抗素子が装荷されている。
国際公開第2015/029486号(たとえば、図11及び段落0033~0036)
 特許文献1の従来技術では、高周波電力増幅器を動作させる基本波の周波数が決まると、寄生発振を抑圧する効果が大きく得られる周波数も決まる。このため、寄生発振を抑圧する効果が大きい周波数の選択の幅が狭いという課題がある。
 上記に鑑みて本発明の目的は、基本波での動作特性に極力影響を与えずに広範囲の周波数で寄生発振を抑圧することができる電力増幅器を提供することである。
 本発明の一態様による電力増幅器は、入力端子に入力された高周波信号の電力を2つの電力に分配して第1及び第2の高周波信号を出力する分配器と、前記第1の高周波信号を増幅して出力する第1増幅素子と、前記第2の高周波信号を増幅して出力する第2増幅素子と、前記第1増幅素子の出力電力と前記第2増幅素子の出力電力とを合成して増幅信号を生成し、前記増幅信号を出力端子に出力する合成器とを備え、前記分配器は、前記入力端子と前記第1増幅素子との間に配設され、前記第1の高周波信号を伝送する第1の分岐伝送路と、前記入力端子と前記第2増幅素子との間に配設され、前記第2の高周波信号を伝送する第2の分岐伝送路と、前記第1の分岐伝送路と前記第2の分岐伝送路との間に配設され、互いに直列に接続された第1及び第2の結合線路を有する発振抑圧回路とを含み、前記第1の結合線路は、互いに平行に配置された第1及び第2の伝送線路を有するとともに前記第1の分岐伝送路と電磁的に接続される一端を有し、前記第2の結合線路は、互いに平行に配置された第3及び第4の伝送線路を有するとともに前記第2の分岐伝送路と電磁的に接続される一端を有することを特徴とする。
 本発明によれば、基本波での動作特性に極力影響を与えずに広範囲の周波数で寄生発振を抑圧することができる。
本発明に係る実施の形態1の電力増幅器1の回路構成を概略的に示す図である。 図2A及び図2Bは、電力増幅器が偶モードで動作する場合の発振抑圧回路の等価回路図である。 図3A及び図3Bは、電力増幅器が奇モードで動作する場合の発振抑圧回路の等価回路図である。 インピーダンスの周波数特性の一例を示すグラフである。 インピーダンスの実部の周波数特性の一例を示すグラフである。 インピーダンスの虚部の周波数特性の一例を示すグラフである。 インピーダンスの実部の周波数特性の他の例を示すグラフである。 インピーダンスの虚部の周波数特性の他の例を示すグラフである。 インピーダンスの実部の周波数特性の更に他の例を示すグラフである。 インピーダンスの虚部の周波数特性の更に他の例を示すグラフである。 偶モード動作時のインピーダンスの計算結果の一例を表すインピーダンスチャートである。 奇モード動作時のインピーダンスの計算結果の一例を表すインピーダンスチャートである。 発振抑圧回路が装荷されない電力増幅器のループ利得及び位相の計算結果を示すグラフである。 発振抑圧回路が装荷されている電力増幅器のループ利得及び位相の計算結果を示すグラフである。 本発明に係る実施の形態2における発振抑圧回路の構成を概略的に示す図である。 本発明に係る実施の形態3における発振抑圧回路の構成を概略的に示す図である。 本発明に係る実施の形態4における発振抑圧回路の構成を概略的に示す図である。 本発明に係る実施の形態5における発振抑圧回路の構成を概略的に示す図である。 本発明に係る実施の形態6の電力増幅器の回路構成を概略的に示す図である。
 以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面全体において同一符号を付された構成要素は、同一構成及び同一機能を有するものとする。
実施の形態1.
 図1は、本発明に係る実施の形態1の電力増幅器1の回路構成を概略的に示す図である。図1に示されるように、この電力増幅器1は、マイクロ波帯またはミリ波帯などの高周波帯の高周波信号が入力される入力端子2と、当該入力された高周波信号の電力を2つの電力に分配する分配器(ディバイダ)10と、当該2つの電力のうちの一方の電力を有する高周波信号(第1の高周波信号)を増幅して出力する第1増幅素子41と、当該2つの電力のうちの他方の電力を有する高周波信号(第2の高周波信号)を増幅して出力する第2増幅素子42と、第1増幅素子41の出力電力と第2増幅素子42の出力電力とを合成して増幅信号を出力する合成器(コンバイナ)50と、その増幅信号を外部に出力する出力端子3とを備えて構成されている。
 第1増幅素子41及び第2増幅素子42の各々は、たとえば、FET(電界効果トランジスタ:Field Effect Transistor)で構成することができる。第1増幅素子41及び第2増幅素子42の各々のゲート(G)は分配器10と接続され、第1増幅素子41及び第2増幅素子42の各々のドレイン(D)は合成器50と接続されている。また、第1増幅素子41及び第2増幅素子42の各々のソース(S)は接地されている。なお、FETに代えて、バイポーラトランジスタで第1増幅素子41及び第2増幅素子42が構成されてもよい。
 分配器10は、図1に示されるように、入力端子2と第1増幅素子41のゲート(G)との間に配設された第1の分岐伝送路と、入力端子2と第2増幅素子42のゲート(G)との間に配設された第2の分岐伝送路とを含む。第1の分岐伝送路は、直列に接続された一対の伝送線路11,12を含み、一方の伝送線路11は、特性インピーダンスZ及び電気長θ(単位:ラジアン)を有し、他方の伝送線路12は、特性インピーダンスZ及び電気長θ(単位:ラジアン)を有している。第2の分岐伝送路は、第1の分岐伝送路に対して対称な回路構成を有している。すなわち、第2の分岐伝送路は、直列に接続された一対の伝送線路13,14を含み、一方の伝送線路13は、特性インピーダンスZ及び電気長θを有し、他方の伝送線路14は、特性インピーダンスZ及び電気長θを有している。
 また、分配器10は、第1の分岐伝送路と第2の分岐伝送路との間に配設された発振抑圧回路15を含む。この発振抑圧回路15は、互いに直列に接続された結合線路24,34を有する。一方の結合線路24は、互いに平行に且つ近接対向して配置された一対の伝送線路(第1及び第2の伝送線路)22,23で構成されており、他方の結合線路34は、互いに平行に且つ近接対向して配置された一対の伝送線路(第3及び第4の伝送線路)32,33で構成されている。
 更に、発振抑圧回路15は、第1の分岐伝送路側に配設された伝送線路(第5の伝送線路)21と、第2の分岐伝送路側に配設された伝送線路(第6の伝送線路)31とを有する。第1の分岐伝送路側の伝送線路21は、第1の分岐伝送路における伝送線路11,12間の接続ノードa1と結合線路24の一端(接続ノード)b1との間に直列に接続されており、第2の分岐伝送路側の伝送線路31は、第2の分岐伝送路における伝送線路13,14間の接続ノードa2と結合線路34の一端(接続ノード)b2との間に直列に接続されている。伝送線路21,31は、同じ特性インピーダンスZ及び同じ電気長θ(単位:ラジアン)を有する。
 一方の結合線路24の一端すなわち伝送線路22の一端b1は、第1の分岐伝送路側の伝送線路21を介して、第1の分岐伝送路における接続ノードa1と電磁的に接続される。この結合線路24は、電力増幅器1が偶モードで動作するときはインピーダンス(偶モードインピーダンス)Zbeを有し、電力増幅器1が奇モードで動作するときはインピーダンス(奇モードインピーダンス)Zboを有する。伝送線路23の一端d1は、抵抗Rを有する抵抗器26を介して接地線に接続され、伝送線路23の他端e1は、抵抗Rを有する抵抗器27を介して接地線に接続されている。この結合線路24は、電気長θを有する。
 他方の結合線路34の一端すなわち伝送線路32の一端b2は、第2の分岐伝送路側の伝送線路31を介して、第2の分岐伝送路における接続ノードa2と電磁的に接続される。この結合線路34は、結合線路24と同様に、電力増幅器1が偶モードで動作するときはインピーダンス(偶モードインピーダンス)Zbeを有し、電力増幅器1が奇モードで動作するときはインピーダンス(奇モードインピーダンス)Zboを有する。伝送線路33の一端d2は、抵抗Rを有する抵抗器36を介して接地線に接続され、伝送線路33の他端e2は、抵抗Rを有する抵抗器37を介して接地線に接続されている。この結合線路34は、結合線路24と同様に、電気長θを有する。
 結合線路24の他端(すなわち伝送線路22の他端)と結合線路34の他端(すなわち伝送線路32の他端)との間には、中間接続ノードc1が設けられている。また、この中間接続ノードc1と結合線路24の他端との間に直列接続された抵抗器(第1の抵抗器)25が装荷されており、中間接続ノードc1と結合線路34の他端との間に直列接続された抵抗器(第2の抵抗器)35が装荷されている。これら抵抗器25,35は、同じ抵抗値Rを有する。
 合成器50は、図1に示されるように、第1増幅素子41のドレイン(D)と出力端子3との間に配設された第1の高周波伝送路と、第2増幅素子42のドレイン(D)と出力端子3との間に配設された第2の高周波伝送路とを含む。第1の高周波伝送路は、直列に接続された一対の伝送線路51,52を含み、一方の伝送線路51は、特性インピーダンスZ及び電気長θ(単位:ラジアン)を有し、他方の伝送線路52は、特性インピーダンスZ及び電気長θ(単位:ラジアン)を有している。第2の高周波伝送路は、第1の高周波伝送路に対して対称な回路構成を有している。すなわち、第2の高周波伝送路は、直列に接続された一対の伝送線路53,54を含み、一方の伝送線路53は、特性インピーダンスZ及び電気長θを有し、他方の伝送線路54は、特性インピーダンスZ及び電気長θを有している。
 上記した伝送線路11~14,21~23,31~33,51~54は、たとえば、アルミナ基板などのセラミック基板上に金メッキなどの方法で配線パターンとして形成されればよい。また、上記した抵抗器25~27,35~37は、たとえば、アルミナ基板などのセラミック基板上に窒化タンタルなどの材料で形成されればよい。
 上記した構成を有する電力増幅器1では、入力端子2に高周波信号が入力されると、この高周波信号は、第1の分岐伝送路を伝搬する高周波信号と、第2の分岐伝送路を伝搬する高周波信号とに分かれる。第1の分岐伝送路を伝搬する高周波信号は、伝送線路11、接続ノードa1及び伝送線路12を経て第1増幅素子41に入力される。第1増幅素子41は、第1の分岐伝送路から入力された高周波信号を増幅し、その増幅高周波信号を合成器50の第1の高周波伝送路に出力する。当該増幅高周波信号は、第1の高周波伝送路における伝送線路51、接続ノードA1及び伝送線路52を伝搬する。一方、第2の分岐伝送路を伝搬する高周波信号は、伝送線路13、接続ノードa2及び伝送線路14を経て第2増幅素子42に入力される。第2増幅素子42は、第2の分岐伝送路から入力された高周波信号を増幅し、その増幅高周波信号を合成器50の第2の高周波伝送路に出力する。当該増幅高周波信号は、第2の高周波伝送路における伝送線路53、接続ノードA2及び伝送線路54を伝搬する。そして、第1の高周波伝送路を伝搬する増幅高周波信号と第2の高周波伝送路を伝搬する増幅高周波信号とは合成された後に、出力端子3から外部に出力される。
 次に、電力増幅器1が偶モード及び奇モードでそれぞれ動作する場合の発振抑圧回路15の動作について説明する。
 電力増幅器1が偶モードで動作する場合、電力増幅器1の回路の対称性から中間接続ノードc1が仮想開放点となる。図2A及び図2Bは、電力増幅器1が偶モードで動作する場合の発振抑圧回路15の等価回路を示す図である。図2Aの等価回路部分と図2Bの等価回路部分とは互いに対称な回路構成を有するので、これら等価回路部分は同様に動作する。図2Aの等価回路部分を参照すると、接続ノードb1から中間接続ノードc1をみたときのインピーダンスZinb_eの実部をRe|Zinb_e|とし、インピーダンスZinb_eの虚部をIm|Zinb_e|とすると、インピーダンスZinb_eは次式(1)で表される。
Figure JPOXMLDOC01-appb-I000001
 接続ノードa1から中間接続ノードc1をみたときのインピーダンスZina_eは、伝送線路21にインピーダンスZinb_eを有する回路が装荷されたと考えると、次式(2)で表される。
Figure JPOXMLDOC01-appb-I000002
 一方、電力増幅器1が奇モードで動作する場合、中間接続ノードc1は仮想接地点となる。図3A及び図3Bは、電力増幅器1が奇モードで動作する場合の発振抑圧回路15の等価回路を示す図である。図3Aの等価回路部分と図3Bの等価回路部分とは互いに対称な回路構成を有するので、これら等価回路部分は同様に動作する。図3Aを参照すると、接続ノードb1から中間接続ノードc1をみたときのインピーダンスZinb_oの実部をRe|Zinb_o|とし、インピーダンスZinb_oの虚部をIm|Zinb_o|とすると、インピーダンスZinb_oは次式(3)で表される。
Figure JPOXMLDOC01-appb-I000003
 接続ノードa1から中間接続ノードc1をみたときのインピーダンスZina_oは、伝送線路21にインピーダンスZinb_oを有する回路が装荷されたと考えると、次式(4)で表される。
Figure JPOXMLDOC01-appb-I000004
 上式(1),(2),(3),(4)は、Zbo,Zbe,θ,Z,θ,R,Rに依存する関数と考えることができる。
 次に発振抑圧回路15が、電力増幅器1の基本波に対する動作特性に影響を与えないことを説明する。電力増幅器1の基本動作では、電力増幅器1が偶モードで動作することが想定される。電力増幅器1が偶モードで動作するとき、基本波の周波数fにおいてインピーダンスZina_eが高インピーダンスとなれば、電力増幅器1の動作は、インピーダンスZina_eを無視して考えることができる。このようにインピーダンスZina_eが高インピーダンス(実質的に無限大)となれば、図2A及び図2Bに示されるように、接続ノードa1,a2からみた発振抑圧回路15のインピーダンスが高インピーダンス(実質的に無限大)となり、仮想開放点が得られる。そのため、発振抑圧回路15は電力増幅器1の基本波での特性に影響を与えない。このとき、インピーダンスZina_eが無限大となればよいので、基本波の周波数fについて、次式(5),(6)の条件が成立すればよい。
Figure JPOXMLDOC01-appb-I000005

Figure JPOXMLDOC01-appb-I000006
 ここで、Yina_eは、インピーダンスZina_eに対応するアドミッタンスである。例として、電気長θ,θが周波数fについてλ/4に対応する電気長を有する場合を考える(λ:波長)。このとき、上式(5),(6)の条件式は、周波数fにおいてZinb_e=0である場合には常に成り立つ。図4は、電気長θ,θが周波数fについてλ/4に対応する値を有する場合に、特性インピーダンスZboの変化に対するインピーダンスZinb_eの大きさを示すグラフである。図4のグラフの縦軸は、インピーダンスZinb_eの絶対値を示している。奇モードインピーダンスZboの6つの値にそれぞれ対応する6つの曲線によれば、奇モードインピーダンスZboの値によらずに、周波数fにおいてZinb_e=0が常に成り立つことが分かる。偶モードインピーダンスZbe及び抵抗R,R,Rを変化させた場合についても同様の結果が得られる。すなわち、電気長θ,θが周波数fについてλ/4に対応する値を有する場合には、式(5),(6)の条件式は常に成立する。また、このこととは独立してZbo,Zbe,Z,R,R,Rは、任意の値に設定され得る変数となる。
 次に、発振抑圧回路15が広範囲の任意の周波数で寄生発振を抑圧できることについて説明する。以下、動作原理の説明のため、電力増幅器1が奇モードで動作する場合において、周波数fで電力増幅器1が寄生発振を起こす危険性があるものと仮定する。
 第1増幅素子41及び第2増幅素子42は一般に雑音成分を有しているので、入力端子2に入力される高周波信号の周波数に関わらず、電力増幅器1内で雑音電力が生じる。このとき、たとえば、周波数fの信号が電力増幅器1内で多重反射を起こして定在波を生起すると、電力増幅器1が寄生発振する状態となる。周波数fにおける寄生発振を抑圧するためには、周波数fでの電力を抵抗などの手段で消費させればよい。周波数fの電力を抵抗などの手段で消費させるには、たとえば、接続ノードa1,a2にそれぞれ対接地の抵抗器を装荷すればよい。接続ノードa1,a2に対接地の抵抗器が装荷されると、接続ノードa1,a2の電位と接地電位との間の電圧差によって当該抵抗器に電流が流れるので、周波数fの信号の電力が当該抵抗器で消費される。そこで、発振抑圧回路15を周波数fにおいて実質的に抵抗器とみなすことができれば、発振抑圧回路15において周波数fの電力が消費されるので、寄生発振を抑圧することができる。
 発振抑圧回路15が周波数fで実質的に抵抗器とみなされるように動作するためには、電力増幅器1が奇モードで動作するときに、接続ノードa1からみた場合のインピーダンスZina_oの実部が任意の抵抗値Rを有し、その虚部が0となればよい。よって、(7),(8)の条件が成立すればよい。
Figure JPOXMLDOC01-appb-I000007

Figure JPOXMLDOC01-appb-I000008
 上式(5),(6),(7),(8)の4つの条件式は、Zbo,Zbe,θ,Z,θ,R,R,Rの8つの変数に依存する関数であるので、これら4つの条件式を同時に満たす変数の組み合わせが複数存在する。4つの条件式を同時に満たすことができるので、発振抑圧回路15は、電力増幅器1の基本波での動作特性に影響を与えずに任意の周波数での発振の危険性を抑圧することができる。一例として、電気長θ,θが周波数fについてλ/4に対応する値を有する場合の奇モードインピーダンスZina_oの各変数に対する依存性について説明する。図5は、Zbeを変化させたときの実部Re|Zina_o|を示すグラフであり、図6は、Zbeを変化させたときの虚部Im|Zina_o|を示すグラフである。図5及び図6のグラフ中の「Re」は、Zbeの実部を示す記号である。各グラフでは、「Re=10Ω」,「Re=20Ω」及び「Re=30Ω」にそれぞれ対応する3つの曲線が示されている。図5及び図6によれば、Zbeに依存して実部Re|Zina_o|が変化し、また、Zbeに依存して虚部Im|Zina_o|=0となる周波数が変化することが分かる。
 図7は、抵抗Rを変化させたときの実部Re|Zina_o|を示すグラフであり、図8は、抵抗Rを変化させたときの虚部Im|Zina_o|を示すグラフである。図7及び図8のグラフ中の「Re」は、抵抗Rの値を示す記号である。各グラフでは、「Re=10Ω」,「Re=20Ω」及び「Re=30Ω」にそれぞれ対応する3つの曲線が示されている。図7及び図8によれば、抵抗Rの値に依存して実部Re|Zina_o|の曲線が変化するが、抵抗Rに対する、虚部Im|Zina_o|=0となる周波数の依存度は小さいことが分かる。
 また、図9は、特性インピーダンスZを変化させたときの実部Re|Zina_o|を示すグラフであり、図10は、特性インピーダンスZを変化させたときの虚部Im|Zina_o|を示すグラフである。図9及び図10のグラフ中の「Re」は、特性インピーダンスZの実部を示す記号である。各グラフでは、「Re=10Ω」,「Re=20Ω」及び「Re=30Ω」にそれぞれ対応する3つの曲線が示されている。図9及び図10によれば、特性インピーダンスZの値に依存して実部Re|Zina_o|が変化し、また、特性インピーダンスZの値に依存して虚部Im|Zina_o|=0となる周波数が変化することが分かる。以上により、Zbo,Zbe,θ,Z,θ,R,R,Rを適切に選べば、広い範囲内の任意の周波数で寄生発振を抑圧できることが分かる。
 図11は、電力増幅器1が偶モードで動作するときに接続ノードa1から中間接続ノードc1をみたインピーダンスの計算結果の一例を表すスミスチャート(インピーダンスチャート)である。図11によれば、電力増幅器1が偶モードで動作するとき、f=12GHzにおいて接続ノードa1からみた発振抑圧回路15のインピーダンスが高インピーダンスとなることが分かる。一方、図12は、電力増幅器1が奇モードで動作するときに接続ノードa1から中間接続ノードc1をみたインピーダンスの計算結果の一例を表すスミスチャート(インピーダンスチャート)である。図12は、反射特性S11のスミスチャートを示している。図12によれば、電力増幅器1が奇モードで動作するときは、周波数10.8GHz及び13.2GHzにおいて発振抑圧回路15を抵抗器とみなせることが分かる。
 次に、図13は、図1の構成から発振抑圧回路15を取り除いた場合の電力増幅器のループ利得及び位相の計算結果を示すグラフである。これに対し、図14は、発振抑圧回路15を有する電力増幅器1のループ利得及び位相の計算結果を示すグラフである。図13を参照すると、発振抑圧回路15が装荷されない場合のループ利得は、周波数13.2GHzで0dBよりも大きく、位相はほぼ0degとなる。このため、周波数13.2GHzで寄生発振の危険性が高いことが分かる。一方、図14を参照すると、発振抑圧回路15が装荷された場合、図13の場合と比べると、ループ利得が低下し、寄生発振の危険性が抑圧されていることが分かる。
 以上に説明したように実施の形態1の電力増幅器1においては、第1の分岐伝送路と第2の分岐伝送路との間に、直列接続された結合線路24,34を有する発振抑圧回路15が設けられている。この発振抑圧回路15は、電力増幅器1の基本波の動作特性に極力影響を与えることなく、広範囲の任意の周波数での反射電力を吸収することができる。これにより、寄生発振の原因となる不要な反射電力が抑圧されて、広範囲の任意の周波数で電力増幅器1の寄生発振を抑圧することが可能である。
実施の形態2.
 図15は、実施の形態1の第1の変形例である実施の形態2の電力増幅器における発振抑圧回路15Bの回路構成を示す概略図である。本実施の形態の電力増幅器の回路構成は、実施の形態1の発振抑圧回路15に代えて図15の発振抑圧回路15Bを有する点を除き、上記実施の形態1の電力増幅器1の構成と同じである。
 図15を参照すると、発振抑圧回路15Bは、第1の分岐伝送路側の伝送線路21と接続ノードa1との間に直列接続された補助抵抗器28Rを有し、第2の分岐伝送路側の伝送線路31と接続ノードa2との間に直列接続された補助抵抗器38Rを有している。補助抵抗器28R,38Rは、同一の抵抗値Rを有する。発振抑圧回路15Bの構成は、補助抵抗器28R,38Rを除いて、上記実施の形態1の発振抑圧回路15の構成と同じである。
 このように補助抵抗器28R,38Rが装荷されることで、周波数fでの電力消費をより複数個所で分散して生じさせることが可能となるので、抵抗器焼損のリスクを軽減することができる。また、上記Zbo,Zbe,Z,R,R,Rなどの変数に加えてRを変数とすることができることから、変数の数の増加により回路設計の自由度の向上が可能となる。
実施の形態3.
 図16は、実施の形態1の第2の変形例である実施の形態3の電力増幅器における発振抑圧回路15Cの回路構成を示す概略図である。本実施の形態の電力増幅器の回路構成は、実施の形態1の発振抑圧回路15に代えて図16の発振抑圧回路15Cを有する点を除き、上記実施の形態1の電力増幅器1の構成と同じである。
 図16を参照すると、発振抑圧回路15Cは、中間接続ノードc1と抵抗器25との間に直列接続された容量素子(キャパシタ)28Cを有し、中間接続ノードc1と抵抗器35との間に直列接続された容量素子(キャパシタ)38Cを有している。容量素子28C,38Cは、同一容量Cを有する。発振抑圧回路15Cの構成は、容量素子28C,38Cを除いて、上記実施の形態1の発振抑圧回路15の構成と同じである。
 電力増幅器1が偶モードで動作するときには中間接続ノードc1が仮想開放点となるので、発振抑圧回路15の動作は実施の形態1の場合と同様に動作する。電力増幅器1が奇モードで動作するときは、中間接続ノードc1は仮想接地点となる。このとき、抵抗器25の一端は容量素子28Cを介して仮想接地点と接続され、抵抗器35の一端も容量素子38Cを介して仮想接地点と接続される。したがって、電力増幅器1が奇モードで動作するときにのみ、実質的に容量素子28C,38Cが装荷されるということができる。したがって、電力増幅器1が偶モードで動作する場合の接続ノードa1から中間接続ノードc1をみたインピーダンスZina_eに影響を与えることなく、また、接続ノードa2から中間接続ノードc1をみたインピーダンスに影響を与えることなく、電力増幅器1が奇モードで動作する場合の接続ノードa1からみたインピーダンスZina_o及び接続ノードa2からみたインピーダンスをそれぞれ変化させることができる。これにより、回路設計の自由度の向上が可能となる。
実施の形態4.
 図17は、実施の形態1の第3の変形例である実施の形態4の電力増幅器における発振抑圧回路15Dの概略構成を示す図である。本実施の形態の電力増幅器の回路構成は、実施の形態1の発振抑圧回路15に代えて図17の発振抑圧回路15Dを有する点を除き、上記実施の形態1の電力増幅器1の構成と同じである。
 図17を参照すると、発振抑圧回路15Cは、中間接続ノードc1と抵抗器25との間に直列接続されたインダクタ28Lを有し、中間接続ノードc1と抵抗器35との間に直列接続されたインダクタ38Lを有している。これらインダクタ28L,38Lは、同一インダクタンスLを有する。発振抑圧回路15Dの構成は、インダクタ28L,38Lを除いて、上記実施の形態1の発振抑圧回路15の構成と同じである。
 電力増幅器1が偶モードで動作するときには中間接続ノードc1が仮想開放点となるので、発振抑圧回路15の動作は実施の形態1の場合と同様に動作する。電力増幅器1が奇モードで動作するときは、中間接続ノードc1は仮想接地点となる。このとき、抵抗器25の一端はインダクタ28Lを介して仮想接地点と接続され、抵抗器35の一端もインダクタ38Lを介して仮想接地点と接続される。したがって、電力増幅器1が奇モードで動作するときにのみ、実質的にインダクタ28L,38Lが装荷されるということができる。したがって、電力増幅器1が偶モードで動作する場合の接続ノードa1から中間接続ノードc1をみたインピーダンスZina_eに影響を与えることなく、また、接続ノードa2から中間接続ノードc1をみたインピーダンスに影響を与えることなく、電力増幅器1が奇モードで動作する場合の接続ノードa1からみたインピーダンスZina_o及び接続ノードa2からみたインピーダンスをそれぞれ変化させることができる。これにより、回路設計の自由度の向上が可能となる。
実施の形態5.
 図18は、実施の形態2の変形例である実施の形態5の電力増幅器における発振抑圧回路15Eの概略構成を示す図である。本実施の形態の電力増幅器の回路構成は、実施の形態2の発振抑圧回路15Bに代えて図18の発振抑圧回路15Eを有する点を除き、上記実施の形態2の電力増幅器の構成と同じである。
 図18を参照すると、発振抑圧回路15Eは、第1の分岐伝送路の接続ノードa1と中間接続ノードc1との間に、伝送線路22,23及び補助伝送線路23Bからなる結合線路24Bを有し、第2の分岐伝送路の接続ノードa2と中間接続ノードc1との間に、伝送線路32,33及び補助伝送線路33Bからなる結合線路34Bを有している。本実施の形態の発振抑圧回路15Eの構成は、実施の形態2の結合線路24,34に代えて図18の結合線路24B,34Bを有する点を除いて、実施の形態2の発振抑圧回路15Bの構成と同じである。
 このように結合線路24B,34Bにおける電磁的な結合の数は、実施の形態2の結合線路24,34におけるそれと比べて多い。これにより、回路設計の自由度の向上が可能となる。なお、各結合線路において補助伝送線路の数は、1つに限らず、2つ以上であってもよい。
実施の形態6.
 図19は、本発明に係る実施の形態6の電力増幅器1Aの回路構成を概略的に示す図である。図19に示されるように、この電力増幅器1Aは、上記した発振抑圧回路15を含む分配器10、第1増幅素子41、第2増幅素子42及び合成器50Aを備えて構成されている。
 本実施の形態の合成器50Aは、第1の高周波伝送路と第2の高周波伝送路との間に、発振抑圧回路15と同じ回路構成を有する発振抑圧回路15Aを備えることを特徴としている。すなわち、合成器50Aは、第1の高周波伝送路上の接続ノードA1と第2の高周波伝送路上の接続ノードA2との間に並列に接続された発振抑圧回路15Aを有する。
 発振抑圧回路15Aは、互いに直列に接続された結合線路(第3及び第4の結合線路)24,34を有する。一方の結合線路24は、互いに平行に且つ近接対向して配置された一対の伝送線路(第1及び第2の合成側伝送線路)22,23で構成されており、他方の結合線路34は、互いに平行に且つ近接対向して配置された一対の伝送線路(第3及び第4の合成側伝送線路)32,33で構成されている。更に、発振抑圧回路15Aは、第1の高周波伝送路側に配置された伝送線路(第5の合成側伝送線路)21と、第2の高周波伝送路側に配置された伝送線路(第6の合成側伝送線路)31とを有する。
 このように、分配器10が発振抑圧回路15を有するだけでなく、合成器50Aが発振抑圧回路15と同様に動作する発振抑圧回路15Aを有している。したがって、分配器10における寄生発生を抑圧すると同時に、合成器50Aにおける寄生発振を抑圧することが可能である。
 なお、発振抑圧回路15Aに代えて、上記実施の形態2,3,4,5の発振抑圧回路15B,15C,15D,15Eのいずれかを有するように合成器50Aの構成が変更されてもよい。
 以上、図面を参照して本発明に係る種々の実施の形態1~6について述べたが、これら実施の形態1~6は本発明の例示であり、これら実施の形態1~6以外の様々な形態を採用することもできる。たとえば、上記した各実施の形態は、第1増幅素子41及び第2増幅素子42という2個の増幅素子を備えていたが、これに限定されるものではない。2個よりも多い増幅素子が設けられてもよい。
 また、上記実施の形態6では、好ましい形態として、分配器10及び合成器50Aの双方に発振抑圧回路15,15Aが装荷されていたが、これに限定されるものではない。合成器50Aに発振抑圧回路15Aが装荷され、分配器10から発振抑圧回路15が取り除かれた形態もあり得る。
 また、上記実施の形態1~6では、分配器10に1つの発振抑圧回路15が装荷されていたが、これに限定されるものではない。分配器10に、発振抑圧回路15と同じ構成を有する発振抑制回路が複数装荷されていてもよい。また、実施の形態6では、合成器50Aに1つの発振抑圧回路15Aが装荷されていたが、これに限定されるものではない。合成器50Aに、発振抑圧回路15と同じ構成を有する発振抑制回路が複数装荷されていてもよい。
 更に、上記実施の形態1~6においては、抵抗器25~27,35~37のうちのいずれかの抵抗器が装荷されていれば、当該抵抗器において周波数fでの電力が消費される。よって、電力増幅器の回路構成の対称性が成立するとの制約下で、抵抗器25~27,35~37のいずれかが省略されてもよい。
 なお、本発明の範囲内において、上記実施の形態1~6の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
 この発明に係る電力増幅器は、たとえば、移動体通信用または衛星通信用の高周波帯の信号を処理する通信機器に用いられるのに適している。
 1,1A 電力増幅器、2 入力端子、3 出力端子、10 分配器(ディバイダ)、11~14 伝送線路、15,15A~15E 発振抑圧回路、21~23 伝送線路、23B 補助伝送線路、24,24B 結合線路、25,26,26B,27,27B,28R 抵抗素子、28C 容量素子、28L インダクタ、31~33 伝送線路、33B 補助伝送線路、34,34B 結合線路、35,36,36B,37,37B,38R 抵抗素子、38C 容量素子、38L インダクタ、41 第1増幅素子、42 第2増幅素子、50,50A 合成器(コンバイナ)、51~54 伝送線路。

Claims (19)

  1.  入力端子に入力された高周波信号の電力を2つの電力に分配して第1及び第2の高周波信号を出力する分配器と、
     前記第1の高周波信号を増幅して出力する第1増幅素子と、
     前記第2の高周波信号を増幅して出力する第2増幅素子と、
     前記第1増幅素子の出力電力と前記第2増幅素子の出力電力とを合成して増幅信号を生成し、前記増幅信号を出力端子に出力する合成器と
    を備え、
     前記分配器は、
     前記入力端子と前記第1増幅素子との間に配設され、前記第1の高周波信号を伝送する第1の分岐伝送路と、
     前記入力端子と前記第2増幅素子との間に配設され、前記第2の高周波信号を伝送する第2の分岐伝送路と、
     前記第1の分岐伝送路と前記第2の分岐伝送路との間に配設され、互いに直列に接続された第1及び第2の結合線路を有する発振抑圧回路とを含み、
     前記第1の結合線路は、互いに平行に配置された第1及び第2の伝送線路を有するとともに前記第1の分岐伝送路と電磁的に接続される一端を有し、
     前記第2の結合線路は、互いに平行に配置された第3及び第4の伝送線路を有するとともに前記第2の分岐伝送路と電磁的に接続される一端を有する
    ことを特徴とする電力増幅器。
  2.  請求項1記載の電力増幅器であって、
     前記発振抑圧回路は、前記第1の結合線路の当該他端と前記第2の結合線路の当該他端との間に中間接続ノードを有し、
     前記中間接続ノードは、当該電力増幅器が偶モードで動作するときに仮想開放点となり、当該電力増幅器が奇モードで動作するときに仮想短絡点となることを特徴とする電力増幅器。
  3.  請求項2記載の電力増幅器であって、
     前記第1の伝送線路の一端が前記第1の分岐伝送路と接続されるとともに、前記第1の伝送線路の他端が前記第2の結合線路の当該他端と接続されており、
     前記第3の伝送線路の一端が前記第2の分岐伝送路と接続されるとともに、前記第3の伝送線路の他端が前記第1の結合線路の当該他端と接続されている
    ことを特徴とする電力増幅器。
  4.  請求項3記載の電力増幅器であって、前記発振抑圧回路は、前記中間接続ノードと前記第1の伝送線路の当該他端との間に直列に接続された第1の抵抗器と、前記中間接続ノードと前記第2の伝送線路の当該他端との間に直列に接続された第2の抵抗器とを更に含むことを特徴とする電力増幅器。
  5.  請求項3記載の電力増幅器であって、前記発振抑圧回路は、前記第1の伝送線路と前記第1の分岐伝送路との間に直列に接続された第5の伝送線路と、前記第3の伝送線路と前記第1の高周波伝送路との間に直列に接続された第6の伝送線路とを更に含むことを特徴とする電力増幅器。
  6.  請求項5記載の電力増幅器であって、前記発振抑圧回路は、前記第1の伝送線路の当該一端と前記第5の伝送線路との間に直列に接続された第1の補助抵抗器と、前記第3の伝送線路の当該一端と前記第6の伝送線路との間に直列に接続された第2の補助抵抗器とを更に含むことを特徴とする電力増幅器。
  7.  請求項4記載の電力増幅器であって、前記発振抑圧回路は、前記中間接続ノードと前記第1の抵抗器との間に直列に接続された第1の容量素子と、前記中間接続ノードと前記第2の抵抗器との間に直列に接続された第2の容量素子とを更に含むことを特徴とする電力増幅器。
  8.  請求項4記載の電力増幅器であって、前記発振抑圧回路は、前記中間接続ノードと前記第1の抵抗器との間に直列に接続された第1のインダクタと、前記中間接続ノードと前記第2の抵抗器との間に直列に接続された第2のインダクタとを更に含むことを特徴とする電力増幅器。
  9.  請求項1記載の電力増幅器であって、前記第1の結合線路は、前記第1及び第2の伝送線路と平行に配置された第1の補助伝送線路を更に有し、前記第2の結合線路は、前記第3及び第4の伝送線路と平行に配置された第2の補助伝送線路を更に有することを特徴とする電力増幅器。
  10.  請求項1記載の電力増幅器であって、
     前記合成器は、
     前記第1増幅素子と前記出力端子との間に配設され、前記第1増幅素子の出力を伝送する第1の高周波伝送路と、
     前記第2増幅素子と前記出力端子との間に配設され、前記第2増幅素子の出力を伝送する第2の高周波伝送路と、
     前記第1の高周波伝送路と前記第2の高周波伝送路との間に配設され、互いに直列に接続された第3及び第4の結合線路を有する他の発振抑圧回路とを含み、
     前記第3の結合線路は、互いに平行に配置された第1及び第2の合成側伝送線路を有するとともに前記第1の高周波伝送路と電磁的に接続される一端を有し、
     前記第4の結合線路は、互いに平行に配置された第3及び第4の合成側伝送線路を有するとともに前記第2の高周波伝送路と電磁的に接続される一端を有する
    ことを特徴とする電力増幅器。
  11.  請求項10記載の電力増幅器であって、
     前記他の発振抑圧回路は、前記第1の結合線路の当該他端と前記第2の結合線路の当該他端との間に他の中間接続ノードを有し、
     前記他の中間接続ノードは、当該電力増幅器が偶モードで動作するときに仮想開放点となり、当該電力増幅器が奇モードで動作するときに仮想短絡点となることを特徴とする電力増幅器。
  12.  請求項11記載の電力増幅器であって、
     前記第1の合成側伝送線路の一端が前記第1の高周波伝送路と接続されるとともに、前記第1の合成側伝送線路の他端が前記第4の結合線路の当該他端と接続されており、
     前記第3の合成側伝送線路の一端が前記第2の高周波伝送路と接続されるとともに、前記第3の合成側伝送線路の他端が前記第3の結合線路の当該他端と接続されている
    ことを特徴とする電力増幅器。
  13.  請求項12記載の電力増幅器であって、前記他の発振抑圧回路は、前記他の中間接続ノードと前記第1の合成側伝送線路の当該他端との間に直列に接続された第3の抵抗器と、前記他の中間接続ノードと前記第2の合成側伝送線路の当該他端との間に直列に接続された第4の抵抗器とを更に含むことを特徴とする電力増幅器。
  14.  請求項12記載の電力増幅器であって、前記他の発振抑圧回路は、前記第1の合成側伝送線路と前記第1の分岐伝送路との間に直列に接続された第5の合成側伝送線路と、前記第3の合成側伝送線路と前記第1の高周波伝送路との間に直列に接続された第6の合成側伝送線路とを更に含むことを特徴とする電力増幅器。
  15.  請求項14記載の電力増幅器であって、前記他の発振抑圧回路は、前記第1の合成側伝送線路の当該一端と前記第5の合成側伝送線路との間に直列に接続された第1の補助抵抗器と、前記第3の合成側伝送線路の当該一端と前記第6の合成側伝送線路との間に直列に接続された第2の補助抵抗器とを更に含むことを特徴とする電力増幅器。
  16.  請求項13記載の電力増幅器であって、前記他の発振抑圧回路は、前記他の中間接続ノードと前記第3の抵抗器との間に直列に接続された第3の容量素子と、前記他の中間接続ノードと前記第4の抵抗器との間に直列に接続された第4の容量素子とを更に含むことを特徴とする電力増幅器。
  17.  請求項13記載の電力増幅器であって、前記他の発振抑圧回路は、前記他の中間接続ノードと前記第3の抵抗器との間に直列に接続された第3のインダクタと、前記他の中間接続ノードと前記第4の抵抗器との間に直列に接続された第4のインダクタとを更に含むことを特徴とする電力増幅器。
  18.  請求項10記載の電力増幅器であって、前記第1の結合線路は、前記第1及び第2の合成側伝送線路と平行に配置された第1の合成側補助伝送線路を更に有し、前記第2の結合線路は、前記第3及び第4の合成側伝送線路と平行に配置された第2の合成側補助伝送線路を更に有することを特徴とする電力増幅器。
  19.  入力端子に入力された高周波信号の電力を2つの電力に分配して第1及び第2の高周波信号を出力する分配器と、
     前記第1の高周波信号を増幅して出力する第1増幅素子と、
     前記第2の高周波信号を増幅して出力する第2増幅素子と、
     前記第1増幅素子の出力電力と前記第2増幅素子の出力電力とを合成して増幅信号を生成し、前記増幅信号を出力端子に出力する合成器と
    を備え、
     前記合成器は、
     前記第1増幅素子と前記出力端子との間に配設され、前記第1増幅素子の出力を伝送する第1の高周波伝送路と、
     前記第2増幅素子と前記出力端子との間に配設され、前記第2増幅素子の出力を伝送する第2の高周波伝送路と、
     前記第1の高周波伝送路と前記第2の高周波伝送路との間に配設され、互いに直列に接続された第3及び第4の結合線路を有する他の発振抑圧回路とを含み、
     前記第3の結合線路は、互いに平行に配置された第1及び第2の合成側伝送線路を有するとともに前記第1の高周波伝送路と電磁的に接続される一端を有し、
     前記第4の結合線路は、互いに平行に配置された第3及び第4の合成側伝送線路を有するとともに前記第2の高周波伝送路と電磁的に接続される一端を有する
    ことを特徴とする電力増幅器。
PCT/JP2016/065031 2016-05-20 2016-05-20 電力増幅器 WO2017199429A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065031 WO2017199429A1 (ja) 2016-05-20 2016-05-20 電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065031 WO2017199429A1 (ja) 2016-05-20 2016-05-20 電力増幅器

Publications (1)

Publication Number Publication Date
WO2017199429A1 true WO2017199429A1 (ja) 2017-11-23

Family

ID=60325871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065031 WO2017199429A1 (ja) 2016-05-20 2016-05-20 電力増幅器

Country Status (1)

Country Link
WO (1) WO2017199429A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296101A (ja) * 1993-04-07 1994-10-21 Mitsubishi Electric Corp ローデッドライン形半導体移相器
JPH09321509A (ja) * 1996-03-26 1997-12-12 Matsushita Electric Ind Co Ltd 分配器/合成器
JPH10190301A (ja) * 1996-12-26 1998-07-21 Nippon Denki Denpa Kiki Eng Kk 周波数特性補正回路
JP2010177904A (ja) * 2009-01-28 2010-08-12 Fujitsu Ltd 高周波増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296101A (ja) * 1993-04-07 1994-10-21 Mitsubishi Electric Corp ローデッドライン形半導体移相器
JPH09321509A (ja) * 1996-03-26 1997-12-12 Matsushita Electric Ind Co Ltd 分配器/合成器
JPH10190301A (ja) * 1996-12-26 1998-07-21 Nippon Denki Denpa Kiki Eng Kk 周波数特性補正回路
JP2010177904A (ja) * 2009-01-28 2010-08-12 Fujitsu Ltd 高周波増幅器

Similar Documents

Publication Publication Date Title
US6005442A (en) Divider/combiner
JP2011066822A (ja) フィルタ及び増幅回路
JP2007336048A (ja) 高周波用電力増幅器
JP4896609B2 (ja) フィードフォワード増幅器
JP2009159591A (ja) 高周波増幅器
US8264279B2 (en) Electronic circuit
US20080143447A1 (en) High-frequency oscillator
JP7207522B2 (ja) 電力増幅器
CA2920594C (en) High-frequency power amplifier
WO2017199429A1 (ja) 電力増幅器
JP5402887B2 (ja) 高周波増幅器
JP6332097B2 (ja) 電力増幅器
JP2009239672A (ja) 高周波電力増幅器
JP4712546B2 (ja) マイクロ波増幅器
JP6666652B2 (ja) 高周波発振器
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
JP4173488B2 (ja) フィルタ回路及び周波数逓倍器
US9985584B2 (en) High-frequency semiconductor amplifier
KR101731563B1 (ko) 모터 드라이버의 반사파 노이즈 제거를 위한 임피던스 매칭 장치
JP2018142827A (ja) 半導体装置および電子機器
US11283415B2 (en) High-frequency amplifier
JP2012205246A (ja) 高調波処理回路、高周波増幅器及び高周波発振器
JP5921823B2 (ja) 高調波抑圧回路
JPH05199047A (ja) マイクロ波半導体増幅器
JP3220895B2 (ja) 注入同期発振器

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16902448

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16902448

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP