JP7207522B2 - 電力増幅器 - Google Patents

Description

この発明は電力増幅器に関する。

無線通信における情報伝達量の拡大に伴い、情報を搬送する高周波信号の帯域幅が広がったときにも良好な歪特性を有したマイクロ波電力増幅器への要求が高まっている。高周波信号の帯域幅の高域端と低域端の周波数間隔を、離調幅又は離調周波数と呼び、その幅に相当する周波数を差周波周波数又は単に差周波と呼ぶ。良好な歪特性を実現するには、トランジスタ端から整合回路を見込んだ、差周波でのインピーダンス低下が効果的である。共振周波数の異なる複数の共振回路を整合回路に接続する手法が知られている。

例えば特許文献１には、一端をトランジスタのドレイン端又は増幅器の出力端に接続したλ／４線路の他端が、線路のインダクタンスと差周波で直列共振となるキャパシタに接続されることで、マイクロ波電力増幅器において、歪特性の劣化を防止する方法が示されている。

日本特開平１１－１５０４３１号公報

特許文献１に開示の技術では、離調周波数以下のバイアス回路インピーダンスを十分低い値にし、かつ、増幅器の動作周波数におけるバイアス回路インピーダンスを、ほぼ開放にすることで、歪特性の劣化を防止しながら、バイアス回路による動作周波数帯域での損失を小さくすることができる。しかし上記技術では、離調周波数が１００ＭＨｚオーダまで大きくなったとき、１ＭＨｚオーダから１００ＭＨｚオーダの広帯域にわたって差周波のインピーダンスを低い値に設定することができず、所望のすべての離調周波数に対して歪みの劣化を防止することができないという問題があった。

一方、共振周波数の異なる複数の差周波短絡回路をドレイン端子に直結することも考えられる。この場合、パッケージ内の実装エリアの制約上、パッケージサイズを大きくしない限り、差周波短絡回路を構成するすべてのインダクタとキャパシタを配置できないという問題があった。マイクロ波電力増幅器において高い効率と出力などの基本特性を得るためには、すべてのトランジスタについて、トランジスタからそれが接続された整合回路を見込んだインピーダンスを等しくしてトランジスタ全体の動作を均一化する必要がある。

一方、すべての単位トランジスタに対して個別に同等の差周波短絡回路を配置した場合、レイアウト設計に制約が生じ、回路損失の増大によって基本特性が下がり、製品の小型化が阻害されるという問題もあった。

本発明は上述の問題を解決するためになされたものであり、例えば数ＧＨｚ以上のマイクロ波を増幅する電力増幅器において、レイアウト設計の自由度を下げることなく、パッケージサイズの拡大を招くことなく、配置した複数のトランジスタすべてについて差周波における単位トランジスタ端から見た接続回路のインピーダンスを低減させ、最小離調周波数から最大離調周波数にわたって歪特性の劣化を防止する電力増幅器を提供することを目的としている。

本願の発明に係る電力増幅器は、複数の増幅要素と、トーナメント型に複数の伝送線路を有し、該複数の増幅要素に接続されたトーナメント型回路と、該トーナメント型回路の複数のノードにシャント接続された複数の差周波短絡回路と、を備え、該複数の差周波短絡回路はそれぞれ、直列接続されたインダクタとキャパシタを有し、該複数の差周波短絡回路の共振周波数は該複数の増幅要素から離れるほど小さく、該複数のノードのうち同一段の複数のノードには、共振周波数が等しい該差周波短絡回路を接続したことを特徴とする。

本発明のその他の特徴は以下に明らかにする。

この発明によれば、トーナメント型回路に接続された複数の差周波短絡回路の共振周波数を該複数の増幅要素から離れるほど小さくし、トーナメント型回路の複数のノードのうち同一段の複数のノードには共振周波数が等しい該差周波短絡回路を接続したことで、高周波信号をその離調周波数によらず歪を抑制して増幅させることで情報伝達の大容量化に貢献し得る電力増幅器を提供することができる。

実施の形態１に係る電力増幅器の回路図である。 比較例１のマイクロ波電力増幅器の回路図である。 比較例１における出力回路の差周波インピーダンスの例を示す図である。 比較例１のＩＭ３のシミュレーション結果の例を示す図である。 比較例２のマイクロ波電力増幅器の回路図である。 比較例２における出力回路の差周波インピーダンスの例を示す図である。 比較例２のＩＭ３のシミュレーション結果の例を示す図である。 比較例３のマイクロ波電力増幅器の回路図である。 比較例３における出力回路の差周波インピーダンスの例を示す図である。 実施の形態１の出力回路の差周波インピーダンスの例を示す図である。 実施の形態１のＩＭ３のシミュレーション結果の例を示す図である。 変形例に係る電力増幅器の回路図である。 別の変形例に係る電力増幅回路の回路図である。 別の変形例に係る電力増幅回路の回路図である。 別の変形例に係る電力増幅回路の回路図である。 実施の形態２に係る電力増幅器の回路図である。 変形例に係る電力増幅器の回路図である。

本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る電力増幅器の回路図である。この電力増幅器はマイクロ波電力増幅器として提供し得る。この電力増幅器は複数の増幅要素としてトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を備えている。トランジスタＴｒ１はトランジスタセルを並列接続した単位トランジスタである。トランジスタＴｒ２、Ｔｒ３、Ｔｒ４も同様に、トランジスタセルを並列接続した単位トランジスタとすることができる。別の例によれば、複数の増幅要素として、複数のトランジスタセルを提供してもよい。

トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のドレイン端には、それぞれ、伝送線路ＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４の一端が接続されている。伝送線路ＴＬ１の他端と伝送線路ＴＬ２の他端が合成点Ａ１で接続されている。伝送線路ＴＬ３の他端と伝送線路ＴＬ４の他端が合成点Ａ２で接続されている。合成点Ａ１、Ａ２には、それぞれ、伝送線路ＴＬ５の一端、伝送線路ＴＬ６の一端が接続されている。伝送線路ＴＬ５の他端と伝送線路ＴＬ６の他端が合成点Ｂ１で接続されている。この合成点Ｂ１は、伝送線路ＴＬ７に接続されている。伝送線路ＴＬ７は、パッケージ端子Ｔ１と伝送線路ＴＬ８を介して出力端子である端子Ｔ２に接続されている。

このように、伝送線路ＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４、ＴＬ５、ＴＬ６、ＴＬ７、ＴＬ８は、トーナメント型に配置されている。これらの伝送線路は、複数の増幅要素であるトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に接続されたトーナメント型回路を構成している。実施の形態１のトーナメント型回路は、複数の増幅要素の増幅信号を合成するトーナメント型合成回路である。トーナメント型合成回路では、まず１段目で２個のトランジスタからの電力を合成し、次に、合成された電力を２段目でさらに合成するという信号合成を繰り返す。

このトーナメント型回路には、４つの差周波短絡回路１１、１２、２１、３１が接続されている。差周波短絡回路１１は、一端が合成点Ａ１に接続されたλ／４線路であるインダクタ１１ａと、インダクタ１１ａの他端に接続されたキャパシタ１１ｂを備えている。λ／４線路とは、電力増幅器の動作周波数の基本波周波数の１／４波長線路のことをいう。インダクタ１１ａのインダクタンスはＬ１である。キャパシタ１１ｂは、インダクタ１１ａと差周波Δｆ１で直列共振となるキャパシタンスＣ１を有する。

差周波短絡回路１２は、一端が合成点Ａ２に接続されたλ／４線路であるインダクタ１２ａと、インダクタ１２ａの他端に接続されたキャパシタ１２ｂを備えている。インダクタ１２ａのインダクタンスはＬ１である。キャパシタ１２ｂは、インダクタ１２ａと差周波Δｆ１で直列共振となるキャパシタンスＣ１を有する。

差周波短絡回路２１は、一端が合成点Ｂ１に接続されたλ／４線路であるインダクタ２１ａと、インダクタ２１ａの他端に接続されたキャパシタ２１ｂを備えている。インダクタ２１ａのインダクタンスはＬ１である。キャパシタ２１ｂは、インダクタ２１ａと差周波Δｆ２で直列共振となるキャパシタンスＣ２を有する。

差周波短絡回路３１は、一端が伝送線路ＴＬ７を介して合成点Ｂ１に接続されたλ／４線路であるインダクタ３１ａと、インダクタ３１ａの他端に接続されたキャパシタ３１ｂを備えている。インダクタ３１ａのインダクタンスはＬ１である。キャパシタ３１ｂは、インダクタ３１ａと差周波Δｆ３で直列共振となるキャパシタンスＣ３を有する。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４にドレイン電圧を印加するＶｄ端子である端子Ｔ３は、インダクタ３１ａとキャパシタ３１ｂの間に接続されている。

４つの差周波短絡回路１１、１２、２１、３１は、トーナメント型回路の複数のノードにシャント接続されている。どの差周波短絡回路についても、差周波短絡回路とトーナメント型回路の接続点と、その接続点に電力供給する複数のトランジスタとの間の電気長が同等である。このとき、インダクタとキャパシタと共振周波数の間には以下の関係がある。
Ｌ１×Ｃ１＝１／(２πΔｆ１)^２
Ｌ１×Ｃ２＝１／(２πΔｆ２)^２
Ｌ１×Ｃ３＝１／(２πΔｆ３)^２
複数の差周波短絡回路の共振周波数であるΔｆ１、Δｆ２、Δｆ３は、複数の増幅要素で増幅される高周波信号の高域端と低域端の差分周波数(又は差周波)として取り得る最小値から最大値の間に存在する。通信システムにより帯域幅の設定が異なるので、この最小値と最大値は通信システムによって変動する。また、Δｆ１、Δｆ２、Δｆ３の大小関係は、
Δｆ３＜Δｆ２＜Δｆ１
となっている。すなわち、Ｃ１、Ｃ２、Ｃ３の間にはＣ１＜Ｃ２＜Ｃ３の関係がある。したがって、複数の差周波短絡回路１１、１２、２１、３１の共振周波数は、複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から離れるほど小さくなる。すべての差周波短絡回路を構成するλ/４線路について、λ／４線路のインダクタンスＬ１は同じ値である。

単位トランジスタ端からパッケージ端子Ｔ１までの間に接続された伝送線路と、同領域にあるλ／４線路であるインダクタとは、マイクロ波集積回路（ＭＩＣ）基板Ｓの上にメタルでパターン形成することができる。そして、基板Ｓ、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４及びキャパシタ１１ｂ、１２ｂ、２１ｂは、半田などを用いてパッケージ１０に実装されている。

帯域幅を持って広がった高周波信号の歪特性は一般的に、周波数がその低域端と高域端の単一周波数であり信号強度が等しい２つの正弦波信号を増幅器に入力し、発生した３次相互変調歪ＩＭ３を指標として評価される。帯域幅を持った高周波信号の高域端と低域端の間隔、すなわちＩＭ３評価における２つの単一周波数信号の間隔を離調幅あるいは離調周波数と呼び、その幅に相当する周波数を差周波周波数あるいは単に差周波と呼ぶ。なお、たとえば衛星通信の送信系に用いられる高周波信号の離調周波数は、従来最大で５ＭＨｚ程度であったものが、近年では１００ＭＨｚオーダ、最大で２００ＭＨｚ程度にまで拡張させる要求がある。

実施の形態１に係る電力増幅器の意義の理解を容易にするために、比較例１、２、３と実施の形態１におけるマイクロ波電力増幅器の４つの構成について検討する。比較例１は周知のマイクロ波電力増幅器であり、比較例２は周知のマイクロ波電力増幅器において差周波短絡回路をパッケージの外に３個配置したものであり、比較例３は周知のマイクロ波電力増幅器においてパッケージ側壁に近い単位トランジスタのドレイン端に差周波短絡回路を配置したものである。それぞれの構成において、回路図と、その回路においてトランジスタのドレイン端から出力回路を見込んだ差周波におけるインピーダンス(以下、差周波インピーダンスと言う)およびＩＭ３のシミュレーション結果の例を用いて順に説明する。

（比較例１）
まずは、周知のマイクロ波電力増幅器について、回路構成、その出力回路の差周波インピーダンス及びＩＭ３について考える。図２は、比較例１のマイクロ波電力増幅器の回路図である。このマイクロ波電力増幅器は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４と、これらの出力を合成点Ａ１、Ａ２、Ｂ１で合成するトーナメント型合成回路で構成されている。伝送線路ＴＬ７に接続したパッケージ端子Ｔ１に、インダクタ３１ａとキャパシタ３１ｂを有する差周波短絡回路が接続されている。インダクタ３１ａはλ／４線路である。キャパシタ３１ｂは、インダクタ３１ａと差周波Δｆで直列共振となるキャパシタンスＣ３を有する。

このとき、インダクタ３１ａとキャパシタ３１ｂと共振周波数の間には以下の関係がある。
Ｌ１×Ｃ３＝１／(２πΔｆ)^２

図３は、比較例１のマイクロ波電力増幅器における出力回路の差周波インピーダンスの例を示す図である。図３では、１ＭＨｚから１ＧＨｚまでにおけるトランジスタのドレイン端から出力回路側を見たインピーダンスを、両軸を対数表示として示している。この回路構成の例では、Ｌ１とＣ３を適切に設定することで、５ＭＨｚに共振点を作り、５ＭＨｚ近傍のインピーダンスを１０Ω以下に低減させている。その一方、共振周波数から離れた１００ＭＨｚオーダにおけるインピーダンスは１００Ω以上と大きな値をとっている。たとえば２００ＭＨｚにおけるインピーダンスは２５０Ωとなっている。

図４は、図２に示された比較例１のマイクロ波電力増幅器におけるＩＭ３のシミュレーション結果の例を示す図である。このシミュレーション例は、離調周波数が２００ＭＨｚの２波の入力信号がトランジスタに入力されたときの、マイクロ波増幅器の出力電力とＩＭ３の関係を計算したものである。図４では、入力信号近傍に現れる２つのＩＭ３のうち、入力信号の低周波側に現れる歪成分を実線、高周波側に現れる歪成分を点線で表している。図４から、たとえば出力電力４４ｄＢｍのときのＩＭ３の最悪値である２つの歪成分のうち大きい値は、－１５ｄＢｃであることがわかる。

（比較例２）
次に、周知のマイクロ波電力増幅器において差周波短絡回路をパッケージ１０の外に３個配置した場合の回路構成と、その出力回路の差周波インピーダンス及びＩＭ３について考える。図５は、比較例２のマイクロ波電力増幅器の回路図である。パッケージ１０の外に差周波短絡回路が３個配置されている。具体的には、パッケージ端子Ｔ１に接続されたインダクタ４１ａとキャパシタ４１ｂが第１差周波短絡回路であり、パッケージ端子Ｔ１に接続されたインダクタ４２ａとキャパシタ４２ｂが第２差周波短絡回路であり、パッケージ端子Ｔ１に接続されたインダクタ４３ａとキャパシタ４３ｂが第３差周波短絡回路である。インダクタ４１ａ、４２ａ、４３ａはλ／４線路とし得る。キャパシタ４１ｂ、４２ｂ、４３ｂは、それぞれインダクタ４１ａ、４２ａ、４３ａと差周波Δｆ１、Δｆ２、Δｆ３で直列共振となるキャパシタンスＣ１、Ｃ２、Ｃ３を有する。パッケージ１０内の構成は、図２に示した回路構成と同一である。

このとき、インダクタとキャパシタと共振周波数の間には以下の関係がある。
Ｌ１×Ｃ１＝１／(２πΔｆ１)^２
Ｌ１×Ｃ２＝１／(２πΔｆ２)^２
Ｌ１×Ｃ３＝１／(２πΔｆ３)^２

図６は、比較例２のマイクロ波電力増幅器における出力回路の差周波インピーダンスの例を示す図である。図６では、図３同様、１ＭＨｚから１ＧＨｚまでにおけるトランジスタ端から出力回路側を見たインピーダンスを、両軸を対数表示として示している。この回路構成の例では、Ｌ１とＣ１、Ｃ２およびＣ３を適切に設定することで、５ＭＨｚ、３０ＭＨｚ、１００ＭＨｚの３箇所に共振点を作り、５ＭＨｚ、３０ＭＨｚ、１００ＭＨｚ近傍のインピーダンスを周辺の周波数でのインピーダンスよりも低減させている。この結果、２００ＭＨｚにおけるインピーダンスは１５０Ωとなり、図３で示したインピーダンスよりも低減されていることがわかる。このように、１００ＭＨｚオーダのインピーダンスも、共振周波数近傍においてはその周辺周波数での値と比較して低減されているが、その絶対値は１ＭＨｚオーダの値ほどには低減できていない。これは、トランジスタ端から差周波短絡回路の接続点までに伝送線路が存在することにより、１００ＭＨｚオーダの周波数にとっては伝送線路で生じる反射位相が無視できず、理想的な短絡点を形成することができないためである。一方、１ＭＨｚオーダの周波数にとっては、トランジスタ端から差周波短絡回路の接続点までの電気長は無視できる程度に短く見えるため、ほぼ理想的な短絡点を形成することができる。

図７は、図５に示された比較例２のマイクロ波電力増幅器におけるＩＭ３のシミュレーション結果の例を示す図である。このシミュレーション例は、図４同様、離調周波数が２００ＭＨｚの２波の入力信号がトランジスタに入力されたときの、マイクロ波増幅器の出力電力とＩＭ３の関係を計算したものである。図７において、出力電力４４ｄＢｍのときのＩＭ３の最悪値は－１７ｄＢｃであることがわかる。したがって図７の結果は図４で示したＩＭ３の最悪値よりも２ｄＢ改善しているといえるが、差周波インピーダンスの低減が不十分であるため、改善量も十分とは言えない。

（比較例３）
次に、上記の問題を解決するため、トランジスタ端から差周波短絡回路の接続点までの伝送線路が極力短くなるよう、トランジスタのドレイン端子に直に差周波短絡回路を接続した場合を考える。しかし、トランジスタが配置されたトランジスタチップと、伝送線路がパターン形成された基板Ｓの間に、コンデンサを配置し、さらにそれを接地させるためだけの空間が存在しないため、すべての単位トランジスタのドレイン端子に差周波短絡回路を接続することは不可能である。仮に十分な空間を確保できたとしても、すべての単位トランジスタのドレイン端子に差周波短絡回路を接続すると、回路面積及びパッケージサイズが拡大してしまい、製造部材のコストアップになる。そのため、パッケージ１０の側壁部に近いトランジスタＴｒ１、Ｔｒ４のドレイン端にのみ、差周波短絡回路を接続することになる。よってここでは、比較例３として、周知のマイクロ波電力増幅器においてパッケージ１０の側壁に近いトランジスタＴｒ１、Ｔｒ４のドレイン端に差周波短絡回路を配置した場合の回路構成と、その出力回路の差周波インピーダンスについて考えることにする。

図８は、比較例３のマイクロ波電力増幅器の回路図である。パッケージ１０の中に、インダクタ５１ａとキャパシタ５１ｂを有する差周波短絡回路と、インダクタ５２ａとキャパシタ５２ｂを有する差周波短絡回路を配置した。インダクタ５１ａとキャパシタ５１ｂを有する差周波短絡回路は、パッケージ１０の側壁部に近いトランジスタＴｒ１のドレイン端に接続されている。インダクタ５２ａとキャパシタ５２ｂを有する差周波短絡回路は、パッケージ１０の側壁部に近いトランジスタＴｒ４のドレイン端に接続されている。パッケージ１０の外側に、インダクタ３１ａと、キャパシタンスがＣ３であるキャパシタ３１ｂとを有する差周波短絡回路を配置した。なお、差周波短絡回路以外は、図２に示した回路構成と同一である。

図９は、比較例３のマイクロ波電力増幅器における出力回路の差周波インピーダンスの例を示す図である。図９では、図３同様、１ＭＨｚから１ＧＨｚまでにおけるトランジスタ端から出力回路側を見たインピーダンスを、両軸を対数表示として示している。点線はパッケージ側壁に近い単位トランジスタから見たインピーダンスを示し、実線はパッケージ中央に近い単位トランジスタから見たインピーダンスを示す。図６同様、５ＭＨｚ、３０ＭＨｚ、１００ＭＨｚの３箇所に共振点を作り、５ＭＨｚ、３０ＭＨｚ、１００ＭＨｚ近傍のインピーダンスを周辺の周波数での値よりも低減させている。この結果、２００ＭＨｚにおけるインピーダンスはパッケージ側壁に近い単位トランジスタから見た場合は２０Ωとなり、図３に示したインピーダンスと比較すると、大きく低減されている。しかしその一方、パッケージ中央に近い単位トランジスタから見た場合は２００ＭＨｚにおけるインピーダンスが４０Ωである。また、１０ＭＨｚオーダ後半から１００ＭＨｚオーダのインピーダンスの見え方が、単位トランジスタによって異なっていることがわかる。これは、パッケージ中央に近い単位トランジスタでは、トランジスタ端から差周波短絡回路の接続点までの伝送線路で生じる反射位相が無視できないためである。

（実施形態１の例）
前述の３つの比較例と比較する形で、実施の形態１における出力回路の差周波インピーダンスおよびＩＭ３について考える。実施の形態１では、反射位相が無視できる程度に共振周波数が小さい差周波短絡回路３１をパッケージ１０の外部に配置し、反射位相が無視できない共振周波数を有する差周波短絡回路１１、１２、２１をパッケージ１０の内部に配置する。例えば、反射位相が無視できる程度の共振周波数とは１ＭＨｚオーダの周波数であり、反射位相が無視できない共振周波数とは１０～１００ＭＨｚオーダの周波数である。一例によれば、予め定められた特定共振周波数と等しいか特定共振周波数より大きい共振周波数の差周波短絡回路をパッケージ１０に搭載し、特定共振周波数より小さい共振周波数の差周波短絡回路をパッケージ１０の外に設けることができる。そのような特定共振周波数は例えば１０ＭＨｚである。

図１の例では、複数の差周波短絡回路のうち共振周波数が最も大きい差周波短絡回路１１、１２をトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から一番近い箇所に配置し、次に共振周波数が大きい差周波短絡回路２１を差周波短絡回路１１、１２よりトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から遠ざけた箇所に配置し、共振周波数が一番小さい差周波短絡回路３１をトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から一番遠い箇所に配置している。これにより、複数の差周波短絡回路１１、１２、２１、３１の共振周波数は、複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から離れるほど小さくなる。

すべてのトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４について、トランジスタから見た出力回路のインピーダンスが均一となるよう、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に最も近い位置に配置する差周波短絡回路は、２個のトランジスタに接続された２個の伝送線路の合成点以降に配置している。インピーダンスが均一とは、完全にインピーダンスが揃っている場合だけでなく、実質的にインピーダンスが同等の場合を含む。

その結果、トーナメント型回路の複数のノードのうち同一段の複数のノードに共振周波数が等しい差周波短絡回路が接続されている。具体的には、トーナメント型回路の複数のノードのうち同一段の複数のノードである合成点Ａ１、Ａ２に、共振周波数が等しい差周波短絡回路１１、１２がそれぞれ接続されている。このとき、差周波短絡回路の接続箇所は、反射位相の影響を最小限に抑えられるよう、できるだけ伝送線路の合成点に近付けることができる。

図１０は、実施の形態１の電力増幅器における出力回路の差周波インピーダンスの例を示す図である。図１０では、図３同様、１ＭＨｚから１ＧＨｚまでにおけるトランジスタ端から出力回路側を見たインピーダンスを、両軸を対数表示として示している。この回路構成の例では、差周波短絡回路を前述のとおりの順番で接続したことで、配置した差周波短絡回路のすべてで理想的な短絡点を形成できる。この結果、共振点を作った５ＭＨｚ、３０ＭＨｚ、１００ＭＨｚの３箇所近傍のインピーダンスを概ね同程度に低減できていることがわかる。またこのとき、インピーダンスの値は、どのトランジスタから見ても同等である。この結果、２００ＭＨｚにおけるインピーダンスはトランジスタによらず一律２０Ωとなり、図３に示したインピーダンスと比較すると、大きく低減されている。

図１１は、実施の形態１の構成についてのＩＭ３のシミュレーション結果の例を示す図である。このシミュレーション例は、図４同様、離調周波数が２００ＭＨｚの２波の入力信号がトランジスタに入力されたときの、マイクロ波増幅器の出力電力とＩＭ３の関係を計算したものである。図１１において、出力電力４４ｄＢｍのときのＩＭ３の最悪値は、－２３ｄＢｃであることがわかる。この値は、図４で示したＩＭ３の最悪値よりも８ｄＢ程度改善した値である。

以上のように、実施の形態１の構成によれば、Δｆ１からΔｆ３にわたりトランジスタ接続側から見た出力回路のインピーダンスをすべてのトランジスタについて同等に低減できるため、離調周波数に発生する歪み電圧成分をΔｆ１からΔｆ３に跨る周波数帯域において連続的に抑圧できる。この結果、大型化を避けた現実的な各要素のレイアウトの下で、所望の離調周波数が広がった場合において最小離調周波数から最大離調周波数にわたって歪特性の劣化防止が可能となる。

トランジスタ端からパッケージ端子Ｔ１までの間に接続された伝送線路と、λ／４線路であるインダクタを、同一の基板上にパターン形成することで、部品点数を削減できる。

実施の形態１に係る電力増幅器はその特徴を失わない範囲で様々な変形をなし得る。例えば、実施の形態１では、パッケージ１０の中に差周波短絡回路を３つ配置したが、パッケージ１０の内の部品実装エリアの制約を考慮しながらその数を増減させることができる。図１２は、変形例に係る電力増幅器の回路図である。この例では、トランジスタに最も近い伝送線路の合成点Ａ１、Ａ２に差周波短絡回路１１、１２を接続し、合成点Ｂ１には差周波短絡回路を接続しない。パッケージ１０の中に２つの差周波短絡回路１１、１２がある。キャパシタ１１ｂとキャパシタ１２ｂのキャパシタンスをＣ１とする。

パッケージ１０の外に１つの差周波短絡回路３１を設ける。キャパシタ３１ｂのキャパシタンスをＣ３とする。パッケージ１０の中に設けた差周波短絡回路１１、１２の共振周波数をΔｆ１とし、パッケージ１０の外に設けた差周波短絡回路３１の共振周波数をΔｆ３とした場合、Δｆ３＜Δｆ１、すなわちＣ１＜Ｃ３を満足するようにする。

ある合成点に差周波短絡回路を接続しつつ、別の合成点には差周波短絡回路を接続しないことは電力増幅器の小型化に貢献する。

図１３は、別の変形例に係る電力増幅回路の回路図である。この電力増幅回路は、補足用差周波短絡回路６１、６２を備えている。補足用差周波短絡回路６１は、差周波短絡回路１１がシャント接続されたノードである合成点Ａ１にシャント接続された直列ＬＣ回路である。補足用差周波短絡回路６１は、インダクタ６１ａとキャパシタ６１ｂを有している。補足用差周波短絡回路６２は、差周波短絡回路１２がシャント接続されたノードである合成点Ａ２にシャント接続された直列ＬＣ回路である。補足用差周波短絡回路６２は、インダクタ６２ａとキャパシタ６２ｂを有している。

このように１つの合成点に複数の差周波短絡回路を接続することができる。図１３の構成では、複数の差周波短絡回路１１、６１、１２、６２、３１の共振周波数は、複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４から離れるほど小さくなる。しかしながら、同じ合成点に接続される差周波短絡回路１１と補足用差周波短絡回路６１については、共振周波数を一致させても相違させてもよい。同じ合成点に接続される差周波短絡回路１２と補足用差周波短絡回路６２については、共振周波数を一致させても相違させてもよい。補足用差周波短絡回路６１、６２の共振周波数は、補足用差周波短絡回路６１、６２よりも複数のトランジスタから離れた差周波短絡回路３１の共振周波数より大きい。

図１４は、別の変形例に係る電力増幅回路の回路図である。図１４の電力増幅回路は、図１３の電力用増幅回路にドレインバイアス印加用端子Ｖｄ２、Ｖｄ１を加え、端子Ｔ３を除去したものである。ドレインバイアス印加用端子Ｖｄ２は、補足用差周波短絡回路６１のインダクタ６１ａと、補足用差周波短絡回路６１と同じノードに接続された差周波短絡回路１１のインダクタ１１ａとを経由して、複数の増幅要素のうちの少なくとも２つの増幅要素にドレインバイアスを印加する端子である。ドレインバイアス印加用端子Ｖｄ１は、補足用差周波短絡回路６２のインダクタ６２ａと、補足用差周波短絡回路６２と同じノードに接続された差周波短絡回路１２のインダクタ１２ａとを経由して、複数の増幅要素のうちの少なくとも２つの増幅要素にドレインバイアスを印加する端子である。

このように、パッケージ内のλ／４線路をドレインバイアスの印加経路として活用できる。ドレインバイアス印加用端子Ｖｄ２によって、インダクタ６１ａとインダクタ１１ａを有する並列回路に電流を流すことができるので、ドレイン電流の許容量を大きくすることができる。ドレインバイアス印加用端子Ｖｄ１によって、インダクタ６２ａとインダクタ１２ａを有する並列回路に電流を流すことができるので、ドレイン電流の許容量を大きくすることができる。

例えば図１２に示す補足用差周波短絡回路がない構成においても、差周波短絡回路のインダクタに接続されたドレインバイアス印加用端子を設けてもよい。その場合、ドレインバイアス印加用端子から差周波短絡回路のインダクタを経由して、複数の増幅要素のうちの少なくとも２つの増幅要素にドレインバイアスを印加することができる。

図１５は、別の変形例に係る電力増幅回路の回路図である。図１５の電力増幅回路は、図１の電力増幅回路に、オープンスタブＯＳ１、ＯＳ２、ＯＳ３を加えたものである。オープンスタブＯＳ１は、一端がインダクタ１１ａとキャパシタ１１ｂの間に接続されたλ／４線路である。オープンスタブＯＳ２は、一端がインダクタ１２ａとキャパシタ１２ｂの間に接続されたλ／４線路である。オープンスタブＯＳ３は、一端がインダクタ２１ａとキャパシタ２１ｂの間に接続されたλ／４線路である。λ／４線路とは、電力増幅器の動作周波数の基本波周波数の１／４波長線路のことをいう。

オープンスタブＯＳ１、ＯＳ２、ＯＳ３を配置することにより、増幅器の動作周波数においてオープンスタブの付け根に理想的な短絡点が形成されるため、接続された差周波処理回路をより開放に見せることができる。これにより、差周波処理回路の接続による動作周波数におけるインピーダンス不整合への影響を低減し、基本特性の劣化を抑えることができる。

ここまでに例示したすべての電力増幅器について、１つのノードに差周波短絡回路をいくつ接続するか、差周波短絡回路をパッケージ内外のどちらに配置するかは、部品実装エリアの制約を考慮しながら決定し得る。上述の例では、マイクロ波集積回路基板である基板Ｓに少なくとも１つのインダクタと、少なくとも１つの伝送線路を形成したが、インダクタと伝送線路とトランジスタを含むすべての回路をＭＭＩＣで構成してもよい。

また、上記実施の形態では、差周波短絡回路を構成するインダクタはすべてインダクタンスＬ１を持つλ／４線路としたが、必ずしもλ／４線路である必要はなく、すべての差周波短絡回路でインダクタンスを統一する必要もない。差周波短絡回路のキャパシタンスとインダクタンスの積が所望の値となるよう、インダクタとキャパシタの特性を設定してもよい。上述した電力増幅器は、マイクロ波、ミリ波などの高周波信号を増幅する高周波電力増幅器として提供し得る。

実施の形態１で言及した変形は以下の実施の形態に係る電力増幅器にも応用できる。

実施の形態２．
図１６は、実施の形態２に係る電力増幅器の回路図である。この電力増幅器は、実施の形態１で説明した技術的特徴をトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のゲート側に適用したものである。実施の形態１で説明した構成を、トランジスタに対して入出力反転させることで実施の形態２の電力増幅器が得られる。実施の形態２のトーナメント型回路は、伝送線路ＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４、ＴＬ５、ＴＬ６、ＴＬ７、ＴＬ８を有し、複数の増幅要素へ入力信号を分配するトーナメント型分配回路である。なお、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の出力側には、実施形態１で説明したトーナメント型合成回路を接続し得る。実施の形態２における端子Ｔ２は入力端子として機能し、端子Ｔ３はトランジスタのゲート電圧印加用端子として機能する。実施の形態１で説明した様々な技術的特徴を、トランジスタの入力側の回路にて実現することができる。

実施の形態２の構成によれば、実施の形態１で説明した差周波短絡回路をトランジスタの入力側に備えたことで、Δｆ１からΔｆ３にわたりトランジスタ接続側から見た入力回路のインピーダンスをすべてのトランジスタについて同等に低減できる。よって、離調周波数に発生する歪み電圧成分を、Δｆ１～Δｆ３に跨る周波数帯域に対して連続的に抑圧できる。これにより、離調周波数が広がった場合においても、最小離調周波数から最大離調周波数にわたって歪特性の劣化を防止することができる。

図１７は、変形例に係る電力増幅器の回路図である。この電力増幅器の差周波短絡回路は、インダクタ又はキャパシタに直列接続された抵抗体を備えている。具体的には、差周波短絡回路１１は抵抗体Ｒ１を有し、差周波短絡回路１２は抵抗体Ｒ１を有し、差周波短絡回路２１は抵抗体Ｒ２を有している。差周波短絡回路１１の抵抗体Ｒ１はインダクタ１１ａとキャパシタ１１ｂの間に接続されているが、インダクタ１１ａ又はキャパシタ１１ｂに直列接続されればよく、別の位置に設け得る。差周波短絡回路１２の抵抗体Ｒ１はインダクタ１２ａとキャパシタ１２ｂの間に接続されているが、インダクタ１２ａ又はキャパシタ１２ｂに直列接続されればよく、別の位置に設け得る。差周波短絡回路２１の抵抗体Ｒ２はインダクタ２１ａとキャパシタ２１ｂの間に接続されているが、インダクタ２１ａ又はキャパシタ２１ｂに直列接続されればよく、別の位置に設け得る。抵抗体Ｒ１、Ｒ２によって不要発振を抑圧することができる。

上述した実施の形態１、２の特徴を組み合わせることができる。

Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４ トランジスタ、 ＴＬ１，ＴＬ２，ＴＬ３，ＴＬ４，ＴＬ５，ＴＬ６，ＴＬ７，ＴＬ８ 伝送線路、 １１，１２，２１，３１ 差周波短絡回路

Claims (14)

1. 複数の増幅要素と、
   トーナメント型に複数の伝送線路を有し、前記複数の増幅要素に接続されたトーナメント型回路と、
   前記トーナメント型回路の複数のノードにシャント接続された複数の差周波短絡回路と、を備え、
   前記複数の差周波短絡回路はそれぞれ、直列接続されたインダクタとキャパシタを有し、
   前記複数の差周波短絡回路の共振周波数は前記複数の増幅要素から離れるほど小さく、
   前記複数のノードのうち同一段の複数のノードには、共振周波数が等しい前記差周波短絡回路を接続したことを特徴とする電力増幅器。
2. 前記複数の増幅要素を搭載したパッケージを備え、
   予め定められた特定共振周波数と等しいか前記特定共振周波数より大きい共振周波数の前記差周波短絡回路を前記パッケージに搭載し、前記特定共振周波数より小さい共振周波数の前記差周波短絡回路を前記パッケージの外に設けたことを特徴とする請求項１に記載の電力増幅器。
3. 前記特定共振周波数は１０ＭＨｚであることを特徴とする請求項２に記載の電力増幅器。
4. 前記インダクタは前記電力増幅器の動作周波数の基本波周波数の１／４波長線路であることを特徴とする請求項１から３のいずれか１項に記載の電力増幅器。
5. 少なくとも１つの前記インダクタと、少なくとも１つの前記伝送線路とが形成されたマイクロ波集積回路基板を備えたことを特徴とする請求項４に記載の電力増幅器。
6. 前記複数の増幅要素は４つの増幅要素を備え、
   前記パッケージの中に２つの前記差周波短絡回路を有し、前記パッケージの外に１つの前記差周波短絡回路を有したことを特徴とする請求項２又は３に記載の電力増幅器。
7. 前記差周波短絡回路がシャント接続された前記ノードにシャント接続された直列ＬＣ回路である補足用差周波短絡回路を備え、
   前記補足用差周波短絡回路の共振周波数は、前記補足用差周波短絡回路よりも前記複数の増幅要素から離れた前記差周波短絡回路の共振周波数より大きいことを特徴とする請求項１から６のいずれか１項に記載の電力増幅器。
8. 前記補足用差周波短絡回路のインダクタと、前記補足用差周波短絡回路と同じ前記ノードに接続された前記差周波短絡回路のインダクタとを経由して、前記複数の増幅要素のうちの少なくとも２つの増幅要素にドレインバイアスを印加するドレインバイアス印加用端子を備えたことを特徴とする請求項７に記載の電力増幅器。
9. 前記差周波短絡回路のインダクタを経由して、前記複数の増幅要素のうちの少なくとも２つの増幅要素にドレインバイアスを印加するドレインバイアス印加用端子を備えたことを特徴とする請求項１から６のいずれか１項に記載の電力増幅器。
10. 前記インダクタと前記キャパシタの間に接続された、前記電力増幅器の動作周波数の基本波周波数の１／４波長線路のオープンスタブを備えたことを特徴とする請求項１から６のいずれか１項に記載の電力増幅器。
11. 前記トーナメント型回路は、前記複数の増幅要素の増幅信号を合成するトーナメント型合成回路であることを特徴とする請求項１から１０のいずれか１項に記載の電力増幅器。
12. 前記トーナメント型回路は、前記複数の増幅要素へ入力信号を分配するトーナメント型分配回路であることを特徴とする請求項１、２、３、４、５、６、１０のいずれか１項に記載の電力増幅器。
13. 前記差周波短絡回路は、前記インダクタ又は前記キャパシタに直列接続された抵抗体を備えたことを特徴とする請求項１２に記載の電力増幅器。
14. 前記複数の差周波短絡回路の共振周波数は、前記複数の増幅要素で増幅される高周波信号の高域端と低域端の差分周波数差周波として取り得る最小値から最大値の間に存在することを特徴とする請求項１から１３のいずれか１項に記載の電力増幅器。

Images