JPH0514068A - 並列増幅部切換型高周波低雑音増幅装置 - Google Patents
並列増幅部切換型高周波低雑音増幅装置Info
- Publication number
- JPH0514068A JPH0514068A JP3162706A JP16270691A JPH0514068A JP H0514068 A JPH0514068 A JP H0514068A JP 3162706 A JP3162706 A JP 3162706A JP 16270691 A JP16270691 A JP 16270691A JP H0514068 A JPH0514068 A JP H0514068A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- frequency low
- fets
- bias voltage
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 装置を小型化でき、且つコストダウンを図る
ことができる並列増幅部切換型高周波低雑音増幅装置を
提供する。 【構成】 ソースが接地された高周波低雑音増幅用の第
１，第２のFET ９，１０の各ドレインと共通出力端子８
との間に、第１又は第２のマイクロストリップライン１
１，１２を接続する。これら第１，第２のマイクロスト
リップライン１１，１２の長さＬは、ゲートバイアス電
圧をピンチオフした方のFETの出力インピーダンスが他
方のFET に最大利得を与える長さにそれぞれ設定する。
ことができる並列増幅部切換型高周波低雑音増幅装置を
提供する。 【構成】 ソースが接地された高周波低雑音増幅用の第
１，第２のFET ９，１０の各ドレインと共通出力端子８
との間に、第１又は第２のマイクロストリップライン１
１，１２を接続する。これら第１，第２のマイクロスト
リップライン１１，１２の長さＬは、ゲートバイアス電
圧をピンチオフした方のFETの出力インピーダンスが他
方のFET に最大利得を与える長さにそれぞれ設定する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば衛星放送用受信
機器で使用して好適な並列増幅部切換型高周波低雑音増
幅装置に関するものである。
機器で使用して好適な並列増幅部切換型高周波低雑音増
幅装置に関するものである。
【０００２】
【従来の技術】現在、欧州で使用されている衛星放送の
１つでは、受信周波数帯域内で隣接するチャンネルの干
渉を防ぐため、垂直偏波と水平偏波とを用いている。
１つでは、受信周波数帯域内で隣接するチャンネルの干
渉を防ぐため、垂直偏波と水平偏波とを用いている。
【０００３】これら両偏波のうちの一方を選択して受信
する並列増幅部切換型高周波低雑音増幅装置として、図
６に示す如きものが提案されている。
する並列増幅部切換型高周波低雑音増幅装置として、図
６に示す如きものが提案されている。
【０００４】図において、１，２は第１，第２の入力端
子、３，４はこれら第１，第２の入力端子１，２に入力
された高周波信号をそれぞれ増幅する第１，第２の高周
波低雑音増幅部、５，６は第１，第２の高周波低雑音増
幅部３，４に対してバイアス電圧を供給する第１，第２
のバイアス電圧入力端子、７は第１，第２の高周波低雑
音増幅部３，４の出力を合成する合成部、８は合成部７
の出力端に設けられた共通出力端子である。
子、３，４はこれら第１，第２の入力端子１，２に入力
された高周波信号をそれぞれ増幅する第１，第２の高周
波低雑音増幅部、５，６は第１，第２の高周波低雑音増
幅部３，４に対してバイアス電圧を供給する第１，第２
のバイアス電圧入力端子、７は第１，第２の高周波低雑
音増幅部３，４の出力を合成する合成部、８は合成部７
の出力端に設けられた共通出力端子である。
【０００５】このような従来の並列増幅部切換型高周波
低雑音増幅装置は、第１，第２の高周波低雑音増幅部
３，４のうちの一方の高周波低雑音増幅部のバイアス電
圧をオフにすることにより他方の高周波低雑音増幅部に
入力された高周波信号だけを選択して増幅し、共通出力
端子８から出力する。
低雑音増幅装置は、第１，第２の高周波低雑音増幅部
３，４のうちの一方の高周波低雑音増幅部のバイアス電
圧をオフにすることにより他方の高周波低雑音増幅部に
入力された高周波信号だけを選択して増幅し、共通出力
端子８から出力する。
【０００６】これに使用する合成部７は、３ｄＢの挿入
損失をもつことが一般に知られている。
損失をもつことが一般に知られている。
【０００７】しかしながら、図６に示すような従来の並
列増幅部切換型高周波低雑音増幅装置では、高周波低雑
音増幅部３，４で得られた利得が、合成部７の挿入損失
で失われるだけでなく、回路全体としての雑音指数が
（挿入損失）／（利得）の値だけ加算されるという問題
点があった。
列増幅部切換型高周波低雑音増幅装置では、高周波低雑
音増幅部３，４で得られた利得が、合成部７の挿入損失
で失われるだけでなく、回路全体としての雑音指数が
（挿入損失）／（利得）の値だけ加算されるという問題
点があった。
【０００８】また、合成部７なしで共通出力端子８を各
高周波低雑音増幅部３，４に無理に接続すると、バイア
ス電圧をピンチオフした方の高周波低雑音増幅部のイン
ピーダンスが、他方の高周波低雑音増幅部のインピーダ
ンスに悪影響を与え、高周波低雑音増幅装置としての機
能を十分に活かすことができない問題点があった。
高周波低雑音増幅部３，４に無理に接続すると、バイア
ス電圧をピンチオフした方の高周波低雑音増幅部のイン
ピーダンスが、他方の高周波低雑音増幅部のインピーダ
ンスに悪影響を与え、高周波低雑音増幅装置としての機
能を十分に活かすことができない問題点があった。
【０００９】このような問題点を解決するため、最近、
図７に示すような並列増幅部切換型高周波低雑音増幅装
置が提案されている。該図において、９はゲートが第１
の入力端子１に接続され且つソースが接地された高周波
低雑音増幅用の第１のFET 、１０はゲートが第２の入力
端子２に接続され且つソースが接地された高周波低雑音
増幅用の第２のFET 、１１，１２は第１，第２のFET
９，１０の各ドレインと共通出力端子８との間にそれぞ
れ接続されている第１，第２のマイクロストリップライ
ン、１３，１４は第１，第２のFET ９，１０の各ゲート
にゲートバイアス電圧をそれぞれ供給すると共に入力側
のインピーダンス整合をとる第１，第２のゲートバイア
ス入力兼インピーダンス整合用回路、１５，１６は第
１，第２のFET ９，１０の各ドレインにドレインバイア
ス電圧をそれぞれ供給すると共に出力側のインピーダン
ス整合をとる第１，第２のドレインバイアス入力兼イン
ピーダンス整合用回路、１７，１８は第１，第２のマイ
クロストリップライン１１，１２に接続されている第
１，第２のＤＣブレークコンデンサである。
図７に示すような並列増幅部切換型高周波低雑音増幅装
置が提案されている。該図において、９はゲートが第１
の入力端子１に接続され且つソースが接地された高周波
低雑音増幅用の第１のFET 、１０はゲートが第２の入力
端子２に接続され且つソースが接地された高周波低雑音
増幅用の第２のFET 、１１，１２は第１，第２のFET
９，１０の各ドレインと共通出力端子８との間にそれぞ
れ接続されている第１，第２のマイクロストリップライ
ン、１３，１４は第１，第２のFET ９，１０の各ゲート
にゲートバイアス電圧をそれぞれ供給すると共に入力側
のインピーダンス整合をとる第１，第２のゲートバイア
ス入力兼インピーダンス整合用回路、１５，１６は第
１，第２のFET ９，１０の各ドレインにドレインバイア
ス電圧をそれぞれ供給すると共に出力側のインピーダン
ス整合をとる第１，第２のドレインバイアス入力兼イン
ピーダンス整合用回路、１７，１８は第１，第２のマイ
クロストリップライン１１，１２に接続されている第
１，第２のＤＣブレークコンデンサである。
【００１０】かかる並列増幅部切換型高周波低雑音増幅
装置における第１，第２のマイクロストリップライン１
１，１２の長さＬは、オフ状態の方のFET が共通出力端
子８において高インピーダンスとなる長さ、即ちほぼ１
／４波長の長さに設定されている。この場合のインピー
ダンスには、オフ状態の方のFET のドレインバイアス入
力兼インピーダンス整合用回路における整合回路部のイ
ンピーダンスも加味されている。
装置における第１，第２のマイクロストリップライン１
１，１２の長さＬは、オフ状態の方のFET が共通出力端
子８において高インピーダンスとなる長さ、即ちほぼ１
／４波長の長さに設定されている。この場合のインピー
ダンスには、オフ状態の方のFET のドレインバイアス入
力兼インピーダンス整合用回路における整合回路部のイ
ンピーダンスも加味されている。
【００１１】このように、高周波低雑音増幅用の第１，
第２のFET ９，１０の各ドレインをほぼ１／４波長のマ
イクロストリップライン１１，１２をそれぞれ介して共
通出力端子８に接続すると、各FET ９，１０の各ドレイ
ン側インピーダンスが高インピーダンスとなる。
第２のFET ９，１０の各ドレインをほぼ１／４波長のマ
イクロストリップライン１１，１２をそれぞれ介して共
通出力端子８に接続すると、各FET ９，１０の各ドレイ
ン側インピーダンスが高インピーダンスとなる。
【００１２】この作用を利用すると、バイアス電圧をピ
ンチオフした一方のFET とは反対側の他方のFET のイン
ピーダンスに影響を与えることなく、該他方のFET に高
周波低雑音増幅動作をさせることができる。
ンチオフした一方のFET とは反対側の他方のFET のイン
ピーダンスに影響を与えることなく、該他方のFET に高
周波低雑音増幅動作をさせることができる。
【００１３】
【発明が解決しようとする課題】しかしながら、図７に
示すような並列増幅部切換型高周波低雑音増幅装置で
は、第１，第２のドレインバイアス入力回路兼インピー
ダンス整合回路１５，１６の整合回路部におけるインピ
ーダンスと第１，第２のマイクロストリップライン１
１，１２のインピーダンスとの和が高インピーダンスに
なるようにしているので、整合回路部の存在により回路
が大きくなり、それを設けるプリント基板の面積が大き
くなり、例えば衛星放送用受信用パラボラアンテナの前
面で該並列増幅部切換型高周波低雑音増幅装置を収容す
るコンバータボックスが大きくなり、受信の障害になり
易い問題点があった。また、整合回路部の存在分だけ装
置のコストアップを招く問題点があった。
示すような並列増幅部切換型高周波低雑音増幅装置で
は、第１，第２のドレインバイアス入力回路兼インピー
ダンス整合回路１５，１６の整合回路部におけるインピ
ーダンスと第１，第２のマイクロストリップライン１
１，１２のインピーダンスとの和が高インピーダンスに
なるようにしているので、整合回路部の存在により回路
が大きくなり、それを設けるプリント基板の面積が大き
くなり、例えば衛星放送用受信用パラボラアンテナの前
面で該並列増幅部切換型高周波低雑音増幅装置を収容す
るコンバータボックスが大きくなり、受信の障害になり
易い問題点があった。また、整合回路部の存在分だけ装
置のコストアップを招く問題点があった。
【００１４】本発明の目的は、装置を小型化でき、且つ
コストダウンを図ることができる並列増幅部切換型高周
波低雑音増幅装置を提供することにある。
コストダウンを図ることができる並列増幅部切換型高周
波低雑音増幅装置を提供することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の構成を説明すると、本発明はソースが接地
された高周波低雑音増幅用の第１，第２のFET と、前記
第１，第２のFET の各ゲートに高周波信号を入力する第
１，第２の入力端子と、前記第１，第２のFETの各ドレ
インに第１又は第２のマイクロストリップラインを介し
てそれぞれ接続された共通出力端子と、前記第１，第２
のFET の各ゲートにゲートバイアス電圧をそれぞれ供給
する第１，第２のゲートバイアス入力回路と、前記第
１，第２のFET の各ドレインにドレインバイアス電圧を
それぞれ供給する第１，第２のドレインバイアス入力回
路とを備え、いずれか一方の前記FET を選択して使用す
る並列増幅部切換型高周波低雑音増幅装置において、前
記第１，第２のマイクロストリップラインの長さは、ゲ
ートバイアス電圧をピンチオフした方の前記FETの出力
インピーダンスが他方の前記FET に最大利得を与える長
さにそれぞれ設定されていることを特徴とする。
めの本発明の構成を説明すると、本発明はソースが接地
された高周波低雑音増幅用の第１，第２のFET と、前記
第１，第２のFET の各ゲートに高周波信号を入力する第
１，第２の入力端子と、前記第１，第２のFETの各ドレ
インに第１又は第２のマイクロストリップラインを介し
てそれぞれ接続された共通出力端子と、前記第１，第２
のFET の各ゲートにゲートバイアス電圧をそれぞれ供給
する第１，第２のゲートバイアス入力回路と、前記第
１，第２のFET の各ドレインにドレインバイアス電圧を
それぞれ供給する第１，第２のドレインバイアス入力回
路とを備え、いずれか一方の前記FET を選択して使用す
る並列増幅部切換型高周波低雑音増幅装置において、前
記第１，第２のマイクロストリップラインの長さは、ゲ
ートバイアス電圧をピンチオフした方の前記FETの出力
インピーダンスが他方の前記FET に最大利得を与える長
さにそれぞれ設定されていることを特徴とする。
【００１６】
【作用】このような装置では、各マイクロストリップラ
インが整合回路を兼ねるので、各FET の出力側に整合回
路を特別に設ける必要がない。従って、回路が簡単にな
り、小型化でき、コストダウンを図ることができる。
インが整合回路を兼ねるので、各FET の出力側に整合回
路を特別に設ける必要がない。従って、回路が簡単にな
り、小型化でき、コストダウンを図ることができる。
【００１７】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、前述した図７と対応する部分は、同
一符号を付けて示している。
に説明する。なお、前述した図７と対応する部分は、同
一符号を付けて示している。
【００１８】図１は、本発明に係る並列増幅部切換型高
周波低雑音増幅装置の一実施例を示したものである。
周波低雑音増幅装置の一実施例を示したものである。
【００１９】図において、１９，２０は第１，第２の入
力端子１，２と第１，第２のFET ９，１０の各ゲート間
にそれぞれ接続された第１，第２のゲート入力整合回
路、２１，２２は第１，第２のFET ９，１０の各ゲート
にゲートバイアス電圧Ｖｇを印加する第１，第２のゲー
トバイアス電圧入力回路、２３，２４は第１，第２のFE
T ９，１０の各ドレインにドレインバイアス電圧Ｖｄを
印加する第１，第２のドレインバイアス電圧入力回路で
ある。
力端子１，２と第１，第２のFET ９，１０の各ゲート間
にそれぞれ接続された第１，第２のゲート入力整合回
路、２１，２２は第１，第２のFET ９，１０の各ゲート
にゲートバイアス電圧Ｖｇを印加する第１，第２のゲー
トバイアス電圧入力回路、２３，２４は第１，第２のFE
T ９，１０の各ドレインにドレインバイアス電圧Ｖｄを
印加する第１，第２のドレインバイアス電圧入力回路で
ある。
【００２０】かかる並列増幅部切換型高周波低雑音増幅
装置における第１，第２のマイクロストリップライン１
１，１２の長さＬは、ゲートバイアス電圧をピンチオフ
した方のFET の出力インピーダンスが他方のFET に最大
利得を与える長さにそれぞれ設定されている。
装置における第１，第２のマイクロストリップライン１
１，１２の長さＬは、ゲートバイアス電圧をピンチオフ
した方のFET の出力インピーダンスが他方のFET に最大
利得を与える長さにそれぞれ設定されている。
【００２１】このように第１，第２のマイクロストリッ
プライン１１，１２の長さＬを定めると、第１，第２の
FET ９，１０の出力側には特別に整合回路を設ける必要
がなくなる。
プライン１１，１２の長さＬを定めると、第１，第２の
FET ９，１０の出力側には特別に整合回路を設ける必要
がなくなる。
【００２２】図２（ａ），（ｂ）は、現在市販されてい
る高周波低雑音増幅用のFET にバイアス電圧入力回路を
接続して、そのドレインバイアス電圧ＶｄをＯＶ、ゲー
トバイアス電圧Ｖｇをピンチオフした場合のゲートイン
ピーダンスＳ11及びドレインインピーダンスＳ22を示
す。なお、これらの値は、該FET の出力側にはマイクロ
ストリップラインも共通出力端子も接続されていない状
態での値である。
る高周波低雑音増幅用のFET にバイアス電圧入力回路を
接続して、そのドレインバイアス電圧ＶｄをＯＶ、ゲー
トバイアス電圧Ｖｇをピンチオフした場合のゲートイン
ピーダンスＳ11及びドレインインピーダンスＳ22を示
す。なお、これらの値は、該FET の出力側にはマイクロ
ストリップラインも共通出力端子も接続されていない状
態での値である。
【００２３】この結果より、図２（ｂ）のドレインイン
ピーダンスＳ22が衛星放送受信用周波数帯（図２・ｂの
マーク３〜マーク４）において低インピーダンスとなっ
ていることがインピーダンススミスチャート上の左側に
存在することでわかる。ここで、マーク３は11ＧＨｚ、
マーク４は12ＧＨｚである。
ピーダンスＳ22が衛星放送受信用周波数帯（図２・ｂの
マーク３〜マーク４）において低インピーダンスとなっ
ていることがインピーダンススミスチャート上の左側に
存在することでわかる。ここで、マーク３は11ＧＨｚ、
マーク４は12ＧＨｚである。
【００２４】図３（ａ）（ｂ）は、図２で使用したFET
のドレインに図１のところで説明した長さを持つマイク
ロストリップラインを接続し、ゲートをピンチオフ状態
にしたときのゲート側インピーダンスＳ11' 及びドレイ
ン側インピーダンスＳ22' を示す。
のドレインに図１のところで説明した長さを持つマイク
ロストリップラインを接続し、ゲートをピンチオフ状態
にしたときのゲート側インピーダンスＳ11' 及びドレイ
ン側インピーダンスＳ22' を示す。
【００２５】これらゲート側インピーダンスＳ11' 及び
ドレイン側インピーダンスＳ22' は、第１，第２のマイ
クロストリップライン１１，１２の長さＬに応じて式
（１）の関数でインピーダンススミスチャート上を移動
する。
ドレイン側インピーダンスＳ22' は、第１，第２のマイ
クロストリップライン１１，１２の長さＬに応じて式
（１）の関数でインピーダンススミスチャート上を移動
する。
【００２６】 ｊ（Ｚ0 ／Ｚｓ）・tan βＬ …（１） ここで、β＝２π／λe であり、λe は実効波長であ
る。
る。
【００２７】この結果より、ドレイン側インピーダンス
Ｓ22''が、受信周波数帯でインピーダンススミスチャー
ト上の下半円内に存在するような長さにＬを選定する
と、容量性インピーダンスを示し、上半円内に存在する
ような長さにＬを選定すると、誘導性インピーダンスを
示す。
Ｓ22''が、受信周波数帯でインピーダンススミスチャー
ト上の下半円内に存在するような長さにＬを選定する
と、容量性インピーダンスを示し、上半円内に存在する
ような長さにＬを選定すると、誘導性インピーダンスを
示す。
【００２８】この作用を利用して、図１の回路を構成す
ると、オフにして使用しない方のFET のドレイン側イン
ピーダンスＳ22' で最大利得を得るに最適なインピーダ
ンスを与える長さＬを選定すれば、オンにして使用する
方のFET で高周波低雑音増幅動作をさせることができ
る。
ると、オフにして使用しない方のFET のドレイン側イン
ピーダンスＳ22' で最大利得を得るに最適なインピーダ
ンスを与える長さＬを選定すれば、オンにして使用する
方のFET で高周波低雑音増幅動作をさせることができ
る。
【００２９】この場合、オンにして使用する方のFET の
ゲートとドレインにはそれぞれ所定のバイアス電圧を与
え、オフにして使用しない方のFETのゲートにはピンチ
オフ電圧を与え、ドレインにはＯＶ電圧を与えるように
する。このようにすると、両FET ９，１０に与えるバイ
アス電圧を切換えることで、必要なFET を選択して低雑
音増幅させることができる。
ゲートとドレインにはそれぞれ所定のバイアス電圧を与
え、オフにして使用しない方のFETのゲートにはピンチ
オフ電圧を与え、ドレインにはＯＶ電圧を与えるように
する。このようにすると、両FET ９，１０に与えるバイ
アス電圧を切換えることで、必要なFET を選択して低雑
音増幅させることができる。
【００３０】次に、本発明の応用例について図４及び図
５を参照して説明する。
５を参照して説明する。
【００３１】図４は、共通に受信した高周波信号を選択
的に低雑音増幅する並列増幅部切換型高周波低雑音増幅
装置の例を示したものである。図において、２５は共通
入力端子、２８，２９は該共通入力端子２５にゲートが
それぞれ接続された高周波低雑音増幅用のFET 、３０，
３１は共通入力端子２５と各FET ２８，２９のゲート間
にＤＣブレークコンデンサ３２，３３を介して接続され
ている長さＬのマイクロストリップライン、３４，３５
はFET ２８，２９の各ゲートにゲートバイアス電圧を供
給するゲートバイアス電圧入力回路である。マイクロス
トリップライン３０，３１の長さＬは、ゲートバイアス
電圧をピンチオフした方のFET の出力インピーダンスが
他方のFET に最大利得を与える長さにそれぞれ設定され
ている３６，３７はFET ２８，２９の各ドレインにドレ
インバイアス電圧Ｖｄを印加するドレインバイアス電圧
入力回路、３８，３９はFET ２８，２９のドレインに接
続されたドレイン出力整合回路、４０，４１はドレイン
出力整合回路３８，３９の出力端に設けられた第１，第
２の出力端子である。
的に低雑音増幅する並列増幅部切換型高周波低雑音増幅
装置の例を示したものである。図において、２５は共通
入力端子、２８，２９は該共通入力端子２５にゲートが
それぞれ接続された高周波低雑音増幅用のFET 、３０，
３１は共通入力端子２５と各FET ２８，２９のゲート間
にＤＣブレークコンデンサ３２，３３を介して接続され
ている長さＬのマイクロストリップライン、３４，３５
はFET ２８，２９の各ゲートにゲートバイアス電圧を供
給するゲートバイアス電圧入力回路である。マイクロス
トリップライン３０，３１の長さＬは、ゲートバイアス
電圧をピンチオフした方のFET の出力インピーダンスが
他方のFET に最大利得を与える長さにそれぞれ設定され
ている３６，３７はFET ２８，２９の各ドレインにドレ
インバイアス電圧Ｖｄを印加するドレインバイアス電圧
入力回路、３８，３９はFET ２８，２９のドレインに接
続されたドレイン出力整合回路、４０，４１はドレイン
出力整合回路３８，３９の出力端に設けられた第１，第
２の出力端子である。
【００３２】このような並列増幅部切換型高周波低雑音
増幅装置は、図４のように長さＬのマイクロストリップ
ライン３０，３１を介して共通入力端子２５にFET ２
８，２９を接続した場合、ドレインバイアス電圧Ｖｄを
ＯＶ、ゲートバイアス電圧Ｖｇをピンチオフとすると、
各FET ２８，２９のゲート側インピーダンスＳ11' 又は
Ｓ11''は、長さＬに応じて式（１）の関数としてインピ
ーダンススミスチャート上を移動する。
増幅装置は、図４のように長さＬのマイクロストリップ
ライン３０，３１を介して共通入力端子２５にFET ２
８，２９を接続した場合、ドレインバイアス電圧Ｖｄを
ＯＶ、ゲートバイアス電圧Ｖｇをピンチオフとすると、
各FET ２８，２９のゲート側インピーダンスＳ11' 又は
Ｓ11''は、長さＬに応じて式（１）の関数としてインピ
ーダンススミスチャート上を移動する。
【００３３】よって、図４のような回路構成とすること
により、オフとする方のFET のインピーダンスを最適な
整合素子として用いることにより、オンとして使用する
方のFET で高周波低雑音増幅させることができる。しか
も、互いにFET ２８，２９のバイアス電圧を切換えるこ
とで、必要な出力端子４０又は４１を選択して出力する
ことができる。
により、オフとする方のFET のインピーダンスを最適な
整合素子として用いることにより、オンとして使用する
方のFET で高周波低雑音増幅させることができる。しか
も、互いにFET ２８，２９のバイアス電圧を切換えるこ
とで、必要な出力端子４０又は４１を選択して出力する
ことができる。
【００３４】図５は、図４に示す回路の出力端に通過周
波数帯域の異なる第１，第２のバンドパスフィルタ４
２，４３を介して図１に示す回路を接続した例を示した
ものである。
波数帯域の異なる第１，第２のバンドパスフィルタ４
２，４３を介して図１に示す回路を接続した例を示した
ものである。
【００３５】このようにすると、各FET ９，１０，２
８，２９のバイアス電圧を切換えることで必要な周波数
帯域を選択して高周波低雑音増幅することができる。
８，２９のバイアス電圧を切換えることで必要な周波数
帯域を選択して高周波低雑音増幅することができる。
【００３６】
【発明の効果】以上説明したように本発明に係る並列増
幅部切換型高周波低雑音増幅装置は、高周波低雑音増幅
用の第１，第２のFET の各ドレインと共通出力端子との
間に接続した第１又は第２のマイクロストリップライン
の長さを、ゲートバイアス電圧をピンチオフした方のFE
T の出力インピーダンスが他方のFET に最大利得を与え
る長さにそれぞれ設定したので、各マイクロストリップ
ラインが整合回路を兼ねることになり、各FET の出力側
に整合回路を特別に設ける必要がなくなる利点がある。
従って、本発明によれば、回路が簡単になり、小型化で
き、コストダウンを図ることができる。
幅部切換型高周波低雑音増幅装置は、高周波低雑音増幅
用の第１，第２のFET の各ドレインと共通出力端子との
間に接続した第１又は第２のマイクロストリップライン
の長さを、ゲートバイアス電圧をピンチオフした方のFE
T の出力インピーダンスが他方のFET に最大利得を与え
る長さにそれぞれ設定したので、各マイクロストリップ
ラインが整合回路を兼ねることになり、各FET の出力側
に整合回路を特別に設ける必要がなくなる利点がある。
従って、本発明によれば、回路が簡単になり、小型化で
き、コストダウンを図ることができる。
【図１】本発明に係る並列増幅部切換型高周波低雑音増
幅装置の一実施例のブロック回路図である。
幅装置の一実施例のブロック回路図である。
【図２】（ａ）（ｂ）はバイアス回路を有する独立のFE
T のドレインバイアス電圧をＯＶ、ゲートバイアス電圧
をピンチオフした時のゲートインピーダンスＳ11及びド
レインインピーダンスＳ22を示すインピーダンススミス
チャートである。
T のドレインバイアス電圧をＯＶ、ゲートバイアス電圧
をピンチオフした時のゲートインピーダンスＳ11及びド
レインインピーダンスＳ22を示すインピーダンススミス
チャートである。
【図３】（ａ）（ｂ）は図２で使用したFET のドレイン
端子に長さＬのマイクロストリップラインを取付けた場
合のゲート側インピーダンスＳ11'及びドレイン側イン
ピーダンスＳ22' を示すインピーダンススミスチャート
である。
端子に長さＬのマイクロストリップラインを取付けた場
合のゲート側インピーダンスＳ11'及びドレイン側イン
ピーダンスＳ22' を示すインピーダンススミスチャート
である。
【図４】本発明に係る増幅装置の応用例を示すブロック
回路図である。
回路図である。
【図５】本発明に係る増幅装置の他の応用例を示すブロ
ック回路図である。
ック回路図である。
【図６】従来のこの種の増幅装置を示す回路図である。
【図７】従来のこの種の増幅装置の他の例を示す回路図
である。
である。
１，２…第１，第２の入力端子、３，４…第１，第２の
低雑音増幅部、８…共通出力端子、９，１０…高周波低
雑音増幅用の第１，第２のFET 、１１，１２…第１，第
２のマイクロストリップライン、１７，１８…ＤＣブレ
ークコンデンサ、１９，２０…第１，第２のゲート入力
整合回路、２１，２２…第１，第２のゲートバイアス電
圧入力回路、２３，２４…第１，第２のドレインバイア
ス電圧入力回路。
低雑音増幅部、８…共通出力端子、９，１０…高周波低
雑音増幅用の第１，第２のFET 、１１，１２…第１，第
２のマイクロストリップライン、１７，１８…ＤＣブレ
ークコンデンサ、１９，２０…第１，第２のゲート入力
整合回路、２１，２２…第１，第２のゲートバイアス電
圧入力回路、２３，２４…第１，第２のドレインバイア
ス電圧入力回路。
Claims (1)
- 【特許請求の範囲】 【請求項１】 ソースが接地された高周波低雑音増幅用
の第１，第２のFETと、前記第１，第２のFET の各ゲー
トに高周波信号を入力する第１，第２の入力端子と、前
記第１，第２のFET の各ドレインに第１又は第２のマイ
クロストリップラインを介してそれぞれ接続された共通
出力端子と、前記第１，第２のFET の各ゲートにゲート
バイアス電圧をそれぞれ供給する第１，第２のゲートバ
イアス入力回路と、前記第１，第２のFET の各ドレイン
にドレインバイアス電圧をそれぞれ供給する第１，第２
のドレインバイアス入力回路とを備え、いずれか一方の
前記FET を選択して使用する並列増幅部切換型高周波低
雑音増幅装置において、 前記第１，第２のマイクロストリップラインの長さは、
ゲートバイアス電圧をピンチオフした方の前記FET の出
力インピーダンスが他方の前記FETに最大利得を与える
長さにそれぞれ設定されていることを特徴とする並列増
幅部切換型高周波低雑音増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162706A JPH0514068A (ja) | 1991-07-03 | 1991-07-03 | 並列増幅部切換型高周波低雑音増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162706A JPH0514068A (ja) | 1991-07-03 | 1991-07-03 | 並列増幅部切換型高周波低雑音増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514068A true JPH0514068A (ja) | 1993-01-22 |
Family
ID=15759753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162706A Withdrawn JPH0514068A (ja) | 1991-07-03 | 1991-07-03 | 並列増幅部切換型高周波低雑音増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514068A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05171805A (ja) * | 1991-12-24 | 1993-07-09 | Fujita Corp | コンクリートの打設方法及び装置 |
| WO1997008159A1 (en) * | 1995-08-24 | 1997-03-06 | Pharmacia & Upjohn S.P.A. | 1(hetero)aryl-4-(condensed thiazol-2-ylalkyl)-piperazine derivatives, their preparation and their use in the treatment of 5-ht1a-receptor mediated disorders |
| WO2000018749A1 (de) * | 1998-09-29 | 2000-04-06 | Aventis Pharma Deutschland Gmbh | Indeno-, naphtho- und benzocyclohepta-dihydrothiazol derivate, deren herstellung und deren verwendung als anorektische arzneimittel |
| WO2004070945A1 (ja) * | 2003-02-04 | 2004-08-19 | Fujitsu Limited | 電力増幅装置 |
| JP2008295088A (ja) * | 1995-09-29 | 2008-12-04 | Panasonic Corp | 電力増幅器 |
| JP2010533423A (ja) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | 異なった周波数に同調される複数の並列ｓｒ増幅器を有している超再生（ｓｒ）装置 |
| JP2013076702A (ja) * | 2007-07-12 | 2013-04-25 | Qualcomm Inc | 遠隔通信装置の間の見通し線（ｌｏｓ）距離を判定する方法 |
| CN111525895A (zh) * | 2020-06-17 | 2020-08-11 | 成都华光瑞芯微电子股份有限公司 | 一种有源偏置集成电路宽带低噪声放大器 |
-
1991
- 1991-07-03 JP JP3162706A patent/JPH0514068A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05171805A (ja) * | 1991-12-24 | 1993-07-09 | Fujita Corp | コンクリートの打設方法及び装置 |
| WO1997008159A1 (en) * | 1995-08-24 | 1997-03-06 | Pharmacia & Upjohn S.P.A. | 1(hetero)aryl-4-(condensed thiazol-2-ylalkyl)-piperazine derivatives, their preparation and their use in the treatment of 5-ht1a-receptor mediated disorders |
| JP2008295088A (ja) * | 1995-09-29 | 2008-12-04 | Panasonic Corp | 電力増幅器 |
| WO2000018749A1 (de) * | 1998-09-29 | 2000-04-06 | Aventis Pharma Deutschland Gmbh | Indeno-, naphtho- und benzocyclohepta-dihydrothiazol derivate, deren herstellung und deren verwendung als anorektische arzneimittel |
| WO2004070945A1 (ja) * | 2003-02-04 | 2004-08-19 | Fujitsu Limited | 電力増幅装置 |
| JP2010533423A (ja) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | 異なった周波数に同調される複数の並列ｓｒ増幅器を有している超再生（ｓｒ）装置 |
| JP2013076702A (ja) * | 2007-07-12 | 2013-04-25 | Qualcomm Inc | 遠隔通信装置の間の見通し線（ｌｏｓ）距離を判定する方法 |
| CN111525895A (zh) * | 2020-06-17 | 2020-08-11 | 成都华光瑞芯微电子股份有限公司 | 一种有源偏置集成电路宽带低噪声放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959873A (en) | Transmission line switch | |
| US7202749B2 (en) | AC coupling technique for improved noise performance and simple biasing | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| CN116131770B (zh) | 一种高集成度的高线性低噪声放大器 | |
| JP2002141759A (ja) | 利得可変増幅器 | |
| JPH0376609B2 (ja) | ||
| JPH0514068A (ja) | 並列増幅部切換型高周波低雑音増幅装置 | |
| US6121840A (en) | High-frequency amplifier | |
| RU2181928C2 (ru) | Коммутатор с высокой развязкой | |
| US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
| JPH06232657A (ja) | 高周波増幅器 | |
| CA2225855C (en) | High-frequency amplifier | |
| US20060091959A1 (en) | Low noise amplifier with low noise, high isolation bias circuit | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JPH04243307A (ja) | 並列増幅部切換型高周波低雑音増幅装置 | |
| GB2220538A (en) | Transmission line switch | |
| JP4037654B2 (ja) | 低雑音増幅器 | |
| US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
| US20090309660A1 (en) | Device for amplifying a broadband rf signal | |
| JP3032611B2 (ja) | マイクロ波増幅器のバイアス回路 | |
| JP2002164701A (ja) | 高周波回路 | |
| JP3476663B2 (ja) | 信号選択回路 | |
| JP2660936B2 (ja) | 低雑音増幅装置 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP2943348B2 (ja) | 周波数変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |