JPH04243307A - 並列増幅部切換型高周波低雑音増幅装置 - Google Patents
並列増幅部切換型高周波低雑音増幅装置Info
- Publication number
- JPH04243307A JPH04243307A JP387191A JP387191A JPH04243307A JP H04243307 A JPH04243307 A JP H04243307A JP 387191 A JP387191 A JP 387191A JP 387191 A JP387191 A JP 387191A JP H04243307 A JPH04243307 A JP H04243307A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- high frequency
- fet
- low noise
- frequency low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 claims abstract description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 23
- 230000037431 insertion Effects 0.000 abstract description 8
- 238000003780 insertion Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000003786 synthesis reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えば衛星放送用受信
機器で使用して好適な並列増幅部切換型高周波低雑音増
幅装置に関するものである。
機器で使用して好適な並列増幅部切換型高周波低雑音増
幅装置に関するものである。
【０００２】
【従来の技術】現在、欧州で使用されている衛星放送の
１つでは、受信周波数帯域内で隣接するチャンネルの干
渉を防ぐため、垂直偏波と水平偏波とを用いている。
１つでは、受信周波数帯域内で隣接するチャンネルの干
渉を防ぐため、垂直偏波と水平偏波とを用いている。
【０００３】これら両偏波のうちの一方を選択して受信
する並列増幅部切換型高周波低雑音増幅装置として、図
６に示す如きものが提案されている。
する並列増幅部切換型高周波低雑音増幅装置として、図
６に示す如きものが提案されている。
【０００４】図において、１，２は第１，第２の入力端
子、３，４はこれら第１，第２の入力端子１，２に入力
された高周波信号をそれぞれ増幅する第１，第２の高周
波低雑音増幅部、５，６は第１，第２の高周波低雑音増
幅部３，４に対してバイアス電圧を供給する第１，第２
のバイアス電圧入力端子、７は第１，第２の高周波低雑
音増幅部３，４の出力を合成する合成部、８は合成部７
の出力端に設けられた共通出力端子である。
子、３，４はこれら第１，第２の入力端子１，２に入力
された高周波信号をそれぞれ増幅する第１，第２の高周
波低雑音増幅部、５，６は第１，第２の高周波低雑音増
幅部３，４に対してバイアス電圧を供給する第１，第２
のバイアス電圧入力端子、７は第１，第２の高周波低雑
音増幅部３，４の出力を合成する合成部、８は合成部７
の出力端に設けられた共通出力端子である。
【０００５】このような従来の並列増幅部切換型高周波
低雑音増幅装置は、第１，第２の高周波低雑音増幅部３
，４のうちの一方の高周波低雑音増幅部のバイアス電圧
をオフにすることにより他方の高周波低雑音増幅部に入
力された高周波信号だけを選択して増幅し、共通出力端
子８から出力する。
低雑音増幅装置は、第１，第２の高周波低雑音増幅部３
，４のうちの一方の高周波低雑音増幅部のバイアス電圧
をオフにすることにより他方の高周波低雑音増幅部に入
力された高周波信号だけを選択して増幅し、共通出力端
子８から出力する。
【０００６】これに使用する合成部７は、３ｄＢの挿入
損失をもつことが一般に知られている。
損失をもつことが一般に知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、図６に
示すような従来の並列増幅部切換型高周波低雑音増幅装
置では、高周波低雑音増幅部３，４で得られた利得が、
合成部７の挿入損失で失われるだけでなく、回路全体と
しての雑音指数が（挿入損失）／（利得）の値だけ加算
されるという問題点があった。
示すような従来の並列増幅部切換型高周波低雑音増幅装
置では、高周波低雑音増幅部３，４で得られた利得が、
合成部７の挿入損失で失われるだけでなく、回路全体と
しての雑音指数が（挿入損失）／（利得）の値だけ加算
されるという問題点があった。
【０００８】また、合成部７なしで出力端８に各高周波
低雑音増幅部３，４に無理に接続すると、バイアス電圧
をピンチオフした一方の高周波低雑音増幅部のインピー
ダンスが、他方の高周波低雑音増幅部のインピーダンス
に悪影響を与え、高周波低雑音増幅装置としての機能を
十分に活かすことができない問題点があった。
低雑音増幅部３，４に無理に接続すると、バイアス電圧
をピンチオフした一方の高周波低雑音増幅部のインピー
ダンスが、他方の高周波低雑音増幅部のインピーダンス
に悪影響を与え、高周波低雑音増幅装置としての機能を
十分に活かすことができない問題点があった。
【０００９】本発明の目的は、３ｄＢの挿入損失を有す
る合成部を使用せず、しかもバイアス電圧をピンチオフ
した方の高周波低雑音増幅部のインピーダンスが他方の
高周波低雑音増幅部に悪影響を与えない構造の並列増幅
部切換型高周波低雑音増幅装置を提供することにある。
る合成部を使用せず、しかもバイアス電圧をピンチオフ
した方の高周波低雑音増幅部のインピーダンスが他方の
高周波低雑音増幅部に悪影響を与えない構造の並列増幅
部切換型高周波低雑音増幅装置を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の構成を説明すると、本発明に係る並列増幅
部切換型高周波低雑音増幅装置は、ソースが接地された
高周波低雑音増幅用の第１，第２のＦＥＴ （電界効果
トランジスタ）と、前記第１，第２のＦＥＴ の各ゲー
トに高周波信号を入力する第１，第２の入力端子と、前
記第１，第２のＦＥＴ の各ドレインに１／４波長マイ
クロストリップラインをそれぞれ介して接続された共通
の出力端子と、前記第１，第２のＦＥＴ の各ゲートに
ゲートバイアス電圧をそれぞれ供給する第１，第２のゲ
ートバイアス入力回路と、前記第１，第２のＦＥＴ の
各ドレインにドレインバイアス電圧をそれぞれ供給する
第１，第２のドレインバイアス入力回路とを備えてなる
ことを特徴とする。
めの本発明の構成を説明すると、本発明に係る並列増幅
部切換型高周波低雑音増幅装置は、ソースが接地された
高周波低雑音増幅用の第１，第２のＦＥＴ （電界効果
トランジスタ）と、前記第１，第２のＦＥＴ の各ゲー
トに高周波信号を入力する第１，第２の入力端子と、前
記第１，第２のＦＥＴ の各ドレインに１／４波長マイ
クロストリップラインをそれぞれ介して接続された共通
の出力端子と、前記第１，第２のＦＥＴ の各ゲートに
ゲートバイアス電圧をそれぞれ供給する第１，第２のゲ
ートバイアス入力回路と、前記第１，第２のＦＥＴ の
各ドレインにドレインバイアス電圧をそれぞれ供給する
第１，第２のドレインバイアス入力回路とを備えてなる
ことを特徴とする。
【００１１】
【作用】このように高周波低雑音増幅用の第１，第２の
ＦＥＴ の各ドレインを１／４波長のマイクロストリッ
プラインをそれぞれ介して共通出力端子に接続すると、
各ＦＥＴ の各ドレイン側インピーダンスが高インピー
ダンスとなる。この作用を利用すると、バイアス電圧を
ピンチオフした一方のＦＥＴ とは反対側の他方のＦＥ
Ｔ のインピーダンスに影響を与えることなく、該他方
のＦＥＴ に高周波低雑音増幅動作をさせることができ
る。
ＦＥＴ の各ドレインを１／４波長のマイクロストリッ
プラインをそれぞれ介して共通出力端子に接続すると、
各ＦＥＴ の各ドレイン側インピーダンスが高インピー
ダンスとなる。この作用を利用すると、バイアス電圧を
ピンチオフした一方のＦＥＴ とは反対側の他方のＦＥ
Ｔ のインピーダンスに影響を与えることなく、該他方
のＦＥＴ に高周波低雑音増幅動作をさせることができ
る。
【００１２】また、該他方のＦＥＴ の出力側に接続さ
れているのは、１／４波長マイクロストリップラインな
ので、挿入損失の問題は無視できる。
れているのは、１／４波長マイクロストリップラインな
ので、挿入損失の問題は無視できる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、前述した図６と対応する部分は、同
一符号を付けて示している。
に説明する。なお、前述した図６と対応する部分は、同
一符号を付けて示している。
【００１４】図１は、本発明に係る並列増幅部切換型高
周波低雑音増幅装置の一実施例を示したものである。
周波低雑音増幅装置の一実施例を示したものである。
【００１５】図において、９，１０は第１，第２の高周
波低雑音増幅部３，４を構成している高周波低雑音増幅
用の第１，第２のＦＥＴ であって、それぞれソースが
接地されている。１１，１２は第１，第２の入力端子１
，２と第１，第２のＦＥＴ ９，１０の各ゲート間にそ
れぞれ接続された第１，第２のゲート入力整合回路、１
３，１４は第１，第２のＦＥＴ ９，１０の各ゲートに
ゲートバイアス電圧Ｖｇを印加する第１，第２のゲート
バイアス電圧入力回路である。
波低雑音増幅部３，４を構成している高周波低雑音増幅
用の第１，第２のＦＥＴ であって、それぞれソースが
接地されている。１１，１２は第１，第２の入力端子１
，２と第１，第２のＦＥＴ ９，１０の各ゲート間にそ
れぞれ接続された第１，第２のゲート入力整合回路、１
３，１４は第１，第２のＦＥＴ ９，１０の各ゲートに
ゲートバイアス電圧Ｖｇを印加する第１，第２のゲート
バイアス電圧入力回路である。
【００１６】１５Ａ，１５Ｂ，１６Ａ，１６Ｂは第１，
第２のＦＥＴ ９，１０の各ドレインに接続されたドレ
イン出力整合用先端開放スタブ、１７，１８は第１，第
２のＦＥＴ ９，１０の各ドレインにドレインバイアス
電圧Ｖｄを印加する第１，第２のドレインバイアス電圧
入力回路である。
第２のＦＥＴ ９，１０の各ドレインに接続されたドレ
イン出力整合用先端開放スタブ、１７，１８は第１，第
２のＦＥＴ ９，１０の各ドレインにドレインバイアス
電圧Ｖｄを印加する第１，第２のドレインバイアス電圧
入力回路である。
【００１７】１９，２０は第１，第２のＦＥＴ ９，１
０のドレインと共通出力端子８との間にそれぞれ接続さ
れた第１，第２の１／４波長マイクロストリップライン
、２１，２２は第１，第２の１／４波長マイクロストリ
ップライン１９，２０と共通出力端子８との間に接続さ
れた第１，第２のコンデンサである。
０のドレインと共通出力端子８との間にそれぞれ接続さ
れた第１，第２の１／４波長マイクロストリップライン
、２１，２２は第１，第２の１／４波長マイクロストリ
ップライン１９，２０と共通出力端子８との間に接続さ
れた第１，第２のコンデンサである。
【００１８】図２（ａ），（ｂ）は、現在市販されてい
る高周波低雑音増幅用のＦＥＴ にバイアス電圧入力回
路を接続して、そのドレインバイアス電圧ＶｄをＯＶ、
ゲートバイアス電圧Ｖｇをピンチオフした場合のゲート
インピーダンスＳ１１及びドレインインピーダンスＳ２
２を示す。なお、これらの値は、該ＦＥＴ の出力側に
は１／４波長マイクロストリップラインも共通出力端子
も接続されていない状態での値である。
る高周波低雑音増幅用のＦＥＴ にバイアス電圧入力回
路を接続して、そのドレインバイアス電圧ＶｄをＯＶ、
ゲートバイアス電圧Ｖｇをピンチオフした場合のゲート
インピーダンスＳ１１及びドレインインピーダンスＳ２
２を示す。なお、これらの値は、該ＦＥＴ の出力側に
は１／４波長マイクロストリップラインも共通出力端子
も接続されていない状態での値である。
【００１９】この結果より、図２（ｂ）のドレインイン
ピーダンスＳ２２が衛星放送受信用周波数帯（図２・ｂ
のマーク３〜マーク４）において低インピーダンスとな
っていることがスミスチャート上の左側に存在すること
でわかる。ここで、マーク３は１１ＧＨｚ、マーク４は
１２ＧＨｚである。
ピーダンスＳ２２が衛星放送受信用周波数帯（図２・ｂ
のマーク３〜マーク４）において低インピーダンスとな
っていることがスミスチャート上の左側に存在すること
でわかる。ここで、マーク３は１１ＧＨｚ、マーク４は
１２ＧＨｚである。
【００２０】図３（ａ）（ｂ）は、図２で使用したＦＥ
Ｔ のドレインに１／４波長マイクロストリップライン
を接続し、ゲートをピンチオフ状態にしたときのゲート
側インピーダンスＳ１１’ 及びドレイン側インピーダ
ンスＳ２２’ を示す。
Ｔ のドレインに１／４波長マイクロストリップライン
を接続し、ゲートをピンチオフ状態にしたときのゲート
側インピーダンスＳ１１’ 及びドレイン側インピーダ
ンスＳ２２’ を示す。
【００２１】この結果より、ドレイン側インピーダンス
Ｓ２２’’は、受信周波数帯でマーク３〜マーク４とし
て示すように高インピーダンスとなっていることが、ス
ミスチャート上の右側に存在することでわかる。
Ｓ２２’’は、受信周波数帯でマーク３〜マーク４とし
て示すように高インピーダンスとなっていることが、ス
ミスチャート上の右側に存在することでわかる。
【００２２】この作用を利用して、図１の回路を構成す
ると、他方のＦＥＴ のインピーダンスに影響を与える
ことなく、一方のＦＥＴ で高周波低雑音増幅動作をさ
せることができる。
ると、他方のＦＥＴ のインピーダンスに影響を与える
ことなく、一方のＦＥＴ で高周波低雑音増幅動作をさ
せることができる。
【００２３】この場合、使用する方のＦＥＴ のゲート
とドレインにはそれぞれ所定のバイアス電圧を与え、使
用しない方のＦＥＴ のゲートにはピンチオフ電圧を与
え、ドレインにはＯＶ電圧を与えるようにする。このよ
うにすると、両ＦＥＴ ９，１０に与えるバイアス電圧
を切換えることで、必要なＦＥＴ を選択して低雑音増
幅させることができる。
とドレインにはそれぞれ所定のバイアス電圧を与え、使
用しない方のＦＥＴ のゲートにはピンチオフ電圧を与
え、ドレインにはＯＶ電圧を与えるようにする。このよ
うにすると、両ＦＥＴ ９，１０に与えるバイアス電圧
を切換えることで、必要なＦＥＴ を選択して低雑音増
幅させることができる。
【００２４】次に、本発明の応用例について図４及び図
５を参照して説明する。
５を参照して説明する。
【００２５】図４は、共通に受信した高周波信号を例え
ば周波数帯毎に選択的に低雑音増幅する並列増幅部切換
型高周波低雑音増幅装置の例を示したものである。図に
おいて、２３は共通入力端子、２４，２５は該共通入力
端子２３から２分岐された信号経路に接続されている高
周波低雑音増幅部、２６，２７は該高周波低雑音増幅部
２４，２５を構成しているＦＥＴ 、２８，２９は共通
入力端子２３とＦＥＴ ２６，２７を結ぶ経路にコンデ
ンサ３０，３１を介して接続されている１／４波長マイ
クロストリップラインである。
ば周波数帯毎に選択的に低雑音増幅する並列増幅部切換
型高周波低雑音増幅装置の例を示したものである。図に
おいて、２３は共通入力端子、２４，２５は該共通入力
端子２３から２分岐された信号経路に接続されている高
周波低雑音増幅部、２６，２７は該高周波低雑音増幅部
２４，２５を構成しているＦＥＴ 、２８，２９は共通
入力端子２３とＦＥＴ ２６，２７を結ぶ経路にコンデ
ンサ３０，３１を介して接続されている１／４波長マイ
クロストリップラインである。
【００２６】３２，３３はＦＥＴ ２６，２７の各ゲー
トにゲートバイアス電圧を供給するゲートバイアス電圧
入力回路、３４Ａ，３４Ｂ，３５Ａ，３５ＢはＦＥＴ
２６，２７の各ゲートに接続されたゲート入力整合用先
端開放スタブである。
トにゲートバイアス電圧を供給するゲートバイアス電圧
入力回路、３４Ａ，３４Ｂ，３５Ａ，３５ＢはＦＥＴ
２６，２７の各ゲートに接続されたゲート入力整合用先
端開放スタブである。
【００２７】３６，３７はＦＥＴ ２６，２７の各ドレ
インにドレインバイアス電圧Ｖｄを印加するドレインバ
イアス電圧入力回路、３８，３９はＦＥＴ２６，２７の
ドレインに接続されたドレイン出力整合回路、４０，４
１はドレイン出力整合回路３８，３９の出力端に設けら
れた第１，第２の出力端子である。
インにドレインバイアス電圧Ｖｄを印加するドレインバ
イアス電圧入力回路、３８，３９はＦＥＴ２６，２７の
ドレインに接続されたドレイン出力整合回路、４０，４
１はドレイン出力整合回路３８，３９の出力端に設けら
れた第１，第２の出力端子である。
【００２８】このような並列増幅部切換型高周波低雑音
増幅装置は、図４のように１／４波長マイクロストリッ
プライン２８，２９を介して共通入力端子２３にＦＥＴ
２６，２７を接続した場合、ドレインバイアス電圧Ｖ
ｄをＯＶ、ゲートバイアス電圧Ｖｇをピンチオフとする
と、各ＦＥＴ ２６，２７のゲート側インピーダンスＳ
１１’ 又はＳ１１’’は、共通入力端子２３において
図３（ａ）のマーク３〜マーク４に示すように高インピ
ーダンスとなることが、スミスチャート上の右側に存在
することでわかる。
増幅装置は、図４のように１／４波長マイクロストリッ
プライン２８，２９を介して共通入力端子２３にＦＥＴ
２６，２７を接続した場合、ドレインバイアス電圧Ｖ
ｄをＯＶ、ゲートバイアス電圧Ｖｇをピンチオフとする
と、各ＦＥＴ ２６，２７のゲート側インピーダンスＳ
１１’ 又はＳ１１’’は、共通入力端子２３において
図３（ａ）のマーク３〜マーク４に示すように高インピ
ーダンスとなることが、スミスチャート上の右側に存在
することでわかる。
【００２９】よって、図４のような回路構成とすること
により、他方のＦＥＴのインピーダンスに影響を与える
ことなく、一方のＦＥＴ で高周波低雑音増幅させるこ
とができる。しかも、互いにＦＥＴ ９，１０バイアス
電圧を切換えることで、必要な出力端子２４又は２５を
選択して出力することができる。
により、他方のＦＥＴのインピーダンスに影響を与える
ことなく、一方のＦＥＴ で高周波低雑音増幅させるこ
とができる。しかも、互いにＦＥＴ ９，１０バイアス
電圧を切換えることで、必要な出力端子２４又は２５を
選択して出力することができる。
【００３０】図５は、図４に示す回路の出力端に通過周
波数帯域の異なる第１，第２のバンドパスフィルタ４２
，４３を介して図１に示す回路を接続した例を示したも
のである。
波数帯域の異なる第１，第２のバンドパスフィルタ４２
，４３を介して図１に示す回路を接続した例を示したも
のである。
【００３１】このようにすると、各ＦＥＴ ９，１０，
２６，２７のバイアス電圧を切換えることで必要な周波
数帯域を選択して高周波低雑音増幅することができる。
２６，２７のバイアス電圧を切換えることで必要な周波
数帯域を選択して高周波低雑音増幅することができる。
【００３２】
【発明の効果】以上説明したように本発明に係る並列増
幅部切換型高周波低雑音増幅装置は、高周波低雑音増幅
用の第１，第２のＦＥＴ の各ドレインを１／４波長の
マイクロストリップラインをそれぞれ介して共通出力端
子に接続したので、各ＦＥＴ の各ドレイン側インピー
ダンスが高インピーダンスとなり、このため、バイアス
電圧をピンチオフした一方のＦＥＴ とは反対側の他方
のＦＥＴ のインピーダンスに影響を与えることなく、
該他方のＦＥＴに高周波低雑音増幅動作をさせることが
できる。
幅部切換型高周波低雑音増幅装置は、高周波低雑音増幅
用の第１，第２のＦＥＴ の各ドレインを１／４波長の
マイクロストリップラインをそれぞれ介して共通出力端
子に接続したので、各ＦＥＴ の各ドレイン側インピー
ダンスが高インピーダンスとなり、このため、バイアス
電圧をピンチオフした一方のＦＥＴ とは反対側の他方
のＦＥＴ のインピーダンスに影響を与えることなく、
該他方のＦＥＴに高周波低雑音増幅動作をさせることが
できる。
【００３３】また、本発明では該他方のＦＥＴ の出力
側に接続されているのは、１／４波長マイクロストリッ
プラインなので、挿入損失の問題を無視することができ
る。
側に接続されているのは、１／４波長マイクロストリッ
プラインなので、挿入損失の問題を無視することができ
る。
【００３４】従って、本発明によれば、２つの高周波信
号のうちのいずれか一方を、３ｄＢの挿入損失を有する
合成部を使用せずに、第１，第２のＦＥＴ のいずれか
を選択して高周波低雑音増幅することができるので、回
路の小型化が図れ、且つ回路全体としての利得及び雑音
指数の性能を向上させることができる。
号のうちのいずれか一方を、３ｄＢの挿入損失を有する
合成部を使用せずに、第１，第２のＦＥＴ のいずれか
を選択して高周波低雑音増幅することができるので、回
路の小型化が図れ、且つ回路全体としての利得及び雑音
指数の性能を向上させることができる。
【図１】本発明に係る増幅装置の一例のブロック回路図
である。
である。
【図２】（ａ）（ｂ）はバイアス回路を有する独立のＦ
ＥＴ のドレインバイアス電圧をＯＶ、ゲートバイアス
電圧をピンチオフした時のゲートインピーダンスＳ１１
及びドレインインピーダンスＳ２２を示すスミスチャー
トである。
ＥＴ のドレインバイアス電圧をＯＶ、ゲートバイアス
電圧をピンチオフした時のゲートインピーダンスＳ１１
及びドレインインピーダンスＳ２２を示すスミスチャー
トである。
【図３】（ａ）（ｂ）は図２で使用したＦＥＴ のドレ
イン端子に１／４波長マイクロストリップラインを取付
けた場合のゲート側インピーダンスＳ１１’ 及びドレ
イン側インピーダンスＳ２２’ を示すスミスチャート
である。
イン端子に１／４波長マイクロストリップラインを取付
けた場合のゲート側インピーダンスＳ１１’ 及びドレ
イン側インピーダンスＳ２２’ を示すスミスチャート
である。
【図４】本発明に係る増幅装置の応用例を示すブロック
回路図である。
回路図である。
【図５】本発明に係る増幅装置の他の応用例を示すブロ
ック回路図である。
ック回路図である。
【図６】従来の増幅装置を示す回路図である。
１，２ 第１，第２の入力端子３，
４ 第１，第２の低雑音増幅部７
合成部８
共通出力端子９，１０ 第
１，第２のＦＥＴ １１，１２ 第１，第２
のゲート入力整合回路１３，１４ 第１，第
２のゲートバイアス電圧入力回路 １５Ａ，１５Ｂ ドレイン出力整合用先端開放スタブ
１６Ａ，１６Ｂ ドレイン出力整合用先端開放スタブ
１７，１８ 第１，第２のドレインバイアス
電圧入力回路 １９，２０ 第１，第２の１／４波長マイク
ロストリップライン ２１，２２ コンデンサ
４ 第１，第２の低雑音増幅部７
合成部８
共通出力端子９，１０ 第
１，第２のＦＥＴ １１，１２ 第１，第２
のゲート入力整合回路１３，１４ 第１，第
２のゲートバイアス電圧入力回路 １５Ａ，１５Ｂ ドレイン出力整合用先端開放スタブ
１６Ａ，１６Ｂ ドレイン出力整合用先端開放スタブ
１７，１８ 第１，第２のドレインバイアス
電圧入力回路 １９，２０ 第１，第２の１／４波長マイク
ロストリップライン ２１，２２ コンデンサ
Claims (1)
- 【請求項１】 ソースが接地された高周波低雑音増幅
用の第１，第２のＦＥＴと、前記第１，第２のＦＥＴ
の各ゲートに高周波信号を入力する第１，第２の入力端
子と、前記第１，第２のＦＥＴ の各ドレインに１／４
波長マイクロストリップラインをそれぞれ介して接続さ
れた共通の出力端子と、前記第１，第２のＦＥＴ の各
ゲートにゲートバイアス電圧をそれぞれ供給する第１，
第２のゲートバイアス入力回路と、前記第１，第２のＦ
ＥＴ の各ドレインにドレインバイアス電圧をそれぞれ
供給する第１，第２のドレインバイアス入力回路とを備
えてなる並列増幅部切換型高周波低雑音増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP387191A JPH04243307A (ja) | 1991-01-17 | 1991-01-17 | 並列増幅部切換型高周波低雑音増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP387191A JPH04243307A (ja) | 1991-01-17 | 1991-01-17 | 並列増幅部切換型高周波低雑音増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243307A true JPH04243307A (ja) | 1992-08-31 |
Family
ID=11569251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP387191A Withdrawn JPH04243307A (ja) | 1991-01-17 | 1991-01-17 | 並列増幅部切換型高周波低雑音増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
| JP2009010484A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | マルチバンド増幅器 |
-
1991
- 1991-01-17 JP JP387191A patent/JPH04243307A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
| JP2009010484A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | マルチバンド増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959873A (en) | Transmission line switch | |
| EP0700169B1 (en) | Transmit-receive switch circuit for radiocommunication apparatus | |
| JP4166318B2 (ja) | 電力増幅器 | |
| KR100322989B1 (ko) | 고주파증폭기 | |
| KR20010053413A (ko) | 이동체 전화 장치 | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| US5563551A (en) | Impedance matching circuit | |
| JP2002141759A (ja) | 利得可変増幅器 | |
| JPH0846440A (ja) | プレディストーション線形化回路 | |
| CA2266588A1 (en) | Miniature active conversion between slotline and coplanar waveguide | |
| JPH0514068A (ja) | 並列増幅部切換型高周波低雑音増幅装置 | |
| US5521562A (en) | High isolation switch | |
| JPH04243307A (ja) | 並列増幅部切換型高周波低雑音増幅装置 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| KR20050057715A (ko) | 대역 가변이 가능한 저잡음 증폭기 | |
| JP4211128B2 (ja) | 多チャネル高周波信号供給装置 | |
| KR0165531B1 (ko) | 전송선로 스위치 장치 | |
| JP2508353B2 (ja) | 高周波増幅回路 | |
| JP3476663B2 (ja) | 信号選択回路 | |
| JP2002164701A (ja) | 高周波回路 | |
| US5646582A (en) | Transmission line switch | |
| JP2002111301A (ja) | マイクロ波回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JP2579307Y2 (ja) | Ｂｓコンバータ | |
| US6992530B2 (en) | RF amplifier with improved impedance matching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |