JP3032611B2 - マイクロ波増幅器のバイアス回路 - Google Patents
マイクロ波増幅器のバイアス回路Info
- Publication number
- JP3032611B2 JP3032611B2 JP3172871A JP17287191A JP3032611B2 JP 3032611 B2 JP3032611 B2 JP 3032611B2 JP 3172871 A JP3172871 A JP 3172871A JP 17287191 A JP17287191 A JP 17287191A JP 3032611 B2 JP3032611 B2 JP 3032611B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- voltage
- input
- amplifying element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
（ＦＥＴ）等の増幅素子を用い、複数の入力線路と共通
出力線路を持つ入力切換式のマイクロ波増幅器のバイア
ス回路に関するものである。
（ＦＥＴ）等の増幅素子を用い、複数の入力線路と共通
出力線路を持つ入力切換式のマイクロ波増幅器のバイア
ス回路に関するものである。
【０００２】
【従来の技術】従来、二重偏波衛星放送送受信用ダウン
コンバータのフロントエンド部のように入力信号の切り
換え機能を持つマイクロ波増幅器は、図３に示すよう
に、入力線路１，２には同一周波数で異なる信号がマイ
クロ波アンテナから入力され、合成回路３により合成さ
れた共通出力線路４に出力される。
コンバータのフロントエンド部のように入力信号の切り
換え機能を持つマイクロ波増幅器は、図３に示すよう
に、入力線路１，２には同一周波数で異なる信号がマイ
クロ波アンテナから入力され、合成回路３により合成さ
れた共通出力線路４に出力される。
【０００３】入力線路１，２には、低雑音のＦＥＴ１１
ａ，１１ｂと、入力整合回路５ａ，５ｂと、出力整合回
路６ａ，６ｂからなる低雑音増幅器が夫々接続されてい
る。入力整合回路５ａ，５ｂと、出力整合回路６ａ，６
ｂにはゲートバイアス回路７ａ，７ｂとドレインバイア
ス回路８ａ，８ｂとが夫々含まれる。また、これらの回
路はすべてマイクロストリップ線路で構成されている。
尚、上記ＦＥＴ１１ａ，１１ｂとして、電界効果トラン
ジスタを用いているが、ＨＥＭＴ（高電子移動度トラン
ジスタ）を用いても良い。
ａ，１１ｂと、入力整合回路５ａ，５ｂと、出力整合回
路６ａ，６ｂからなる低雑音増幅器が夫々接続されてい
る。入力整合回路５ａ，５ｂと、出力整合回路６ａ，６
ｂにはゲートバイアス回路７ａ，７ｂとドレインバイア
ス回路８ａ，８ｂとが夫々含まれる。また、これらの回
路はすべてマイクロストリップ線路で構成されている。
尚、上記ＦＥＴ１１ａ，１１ｂとして、電界効果トラン
ジスタを用いているが、ＨＥＭＴ（高電子移動度トラン
ジスタ）を用いても良い。
【０００４】チューナからコンバータに供給される直流
電源電圧がバイアス電圧発生回路９に供給され、このバ
イアス電圧発生回路９でゲート，ドレインの各バイアス
電圧に変換し、バイアス切換回路１０を介して各バイア
スが供給される。バイアス切換回路１０は、供給される
直流電圧レベルに応じて入力線路１或いは２のどちらの
ＦＥＴ１１ａ，１１ｂを動作させるかを判断し、動作さ
せるＦＥＴ１１ａ或いは１１ｂのゲート，ドレイン両バ
イアスを印加し、残りのＦＥＴ１１ｂ或いは１１ａには
両バイアス共に印加しない。従って、チューナから供給
する直流電圧レベルを変化させることによって、受信す
る信号を切り換えることができる。
電源電圧がバイアス電圧発生回路９に供給され、このバ
イアス電圧発生回路９でゲート，ドレインの各バイアス
電圧に変換し、バイアス切換回路１０を介して各バイア
スが供給される。バイアス切換回路１０は、供給される
直流電圧レベルに応じて入力線路１或いは２のどちらの
ＦＥＴ１１ａ，１１ｂを動作させるかを判断し、動作さ
せるＦＥＴ１１ａ或いは１１ｂのゲート，ドレイン両バ
イアスを印加し、残りのＦＥＴ１１ｂ或いは１１ａには
両バイアス共に印加しない。従って、チューナから供給
する直流電圧レベルを変化させることによって、受信す
る信号を切り換えることができる。
【０００５】ここで、合成回路３の合成点における動作
しないＦＥＴ１１ａ或いは１１ｂが接続された入力線路
のインピーダンスが高インピーダンスになるように、合
成点から出力整合回路６ａ又は６ｂまでの距離が選ばれ
ている。こうして、入力線路１，２から入力された信号
はＦＥＴ１１ａ，１１ｂにより低雑音増幅されて共通出
力線路４から出力されることになるので、この増幅回路
は入力切換と低雑音増幅という２つの動作を行うことが
できる。
しないＦＥＴ１１ａ或いは１１ｂが接続された入力線路
のインピーダンスが高インピーダンスになるように、合
成点から出力整合回路６ａ又は６ｂまでの距離が選ばれ
ている。こうして、入力線路１，２から入力された信号
はＦＥＴ１１ａ，１１ｂにより低雑音増幅されて共通出
力線路４から出力されることになるので、この増幅回路
は入力切換と低雑音増幅という２つの動作を行うことが
できる。
【０００６】
【発明が解決しようとする課題】従来のバイアス回路は
以上のように構成されているので、非動作状態のＦＥＴ
においては、ゲートバイアスが印加されておらず、ドレ
イン・ソース間の抵抗が低抵抗になるため、静電気の影
響等によりドレイン・ソース間に大電流が流れ易い。
以上のように構成されているので、非動作状態のＦＥＴ
においては、ゲートバイアスが印加されておらず、ドレ
イン・ソース間の抵抗が低抵抗になるため、静電気の影
響等によりドレイン・ソース間に大電流が流れ易い。
【０００７】また、入力切換時にはゲートとドレインに
同時にバイアスが印加されるので、一瞬でもゲートバイ
アスの立ち上がりがドレインバイアスより遅れると、大
電流が流れることになる。このように、ゲート・ドレイ
ン両バイアスを同時に切り換える方式では、ドレイン・
ソース間に大電流が流れ易く、この時ＦＥＴの内部構造
が電気的に破壊され、動作しなくなることがあるという
問題があった。
同時にバイアスが印加されるので、一瞬でもゲートバイ
アスの立ち上がりがドレインバイアスより遅れると、大
電流が流れることになる。このように、ゲート・ドレイ
ン両バイアスを同時に切り換える方式では、ドレイン・
ソース間に大電流が流れ易く、この時ＦＥＴの内部構造
が電気的に破壊され、動作しなくなることがあるという
問題があった。
【０００８】本発明は上述の点に鑑みて提供したもので
あって、電界効果トランジスタや高電子移動度トランジ
スタ等の増幅素子が電気的に破壊されにくくしたマイク
ロ波増幅器のバイアス回路を提供することを目的とした
ものである。
あって、電界効果トランジスタや高電子移動度トランジ
スタ等の増幅素子が電気的に破壊されにくくしたマイク
ロ波増幅器のバイアス回路を提供することを目的とした
ものである。
【０００９】
【課題を解決するための手段】本発明は、増幅素子のゲ
ートバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作，非動作させるバイアス切換回路を設けたもの
である。
ートバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作，非動作させるバイアス切換回路を設けたもの
である。
【００１０】
【作用】而して、すべてのＦＥＴ等の増幅素子のゲート
バイアスが常に印加されているので、ドレイン・ソース
間には適正な抵抗があり、入力切換時等においても大電
流が流れにくく、ＦＥＴ等の増幅素子の電気的破壊を防
ぐことができる。
バイアスが常に印加されているので、ドレイン・ソース
間には適正な抵抗があり、入力切換時等においても大電
流が流れにくく、ＦＥＴ等の増幅素子の電気的破壊を防
ぐことができる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用した例である。図中のゲートバイアス回路７が、図
３に示す従来例と異なり、ゲートバイアス回路７への電
圧は、バイアス電圧発生回路９から常時印加されてい
る。一方、ドレインバイアス回路８ａ，８ｂへの電圧
は、バイアス電圧発生回路９からバイアス切換回路１０
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路８ａあるいは８ｂの一方のみがオンされ、バ
イアス電圧が印加される。
する。図１にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用した例である。図中のゲートバイアス回路７が、図
３に示す従来例と異なり、ゲートバイアス回路７への電
圧は、バイアス電圧発生回路９から常時印加されてい
る。一方、ドレインバイアス回路８ａ，８ｂへの電圧
は、バイアス電圧発生回路９からバイアス切換回路１０
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路８ａあるいは８ｂの一方のみがオンされ、バ
イアス電圧が印加される。
【００１２】図２はバイアス切換回路１０の切換部の一
実施例を示し、入力端子１３には、ある基準電圧と供給
された直流電圧とを比較する比較器からの出力が入力さ
れ、ＨレベルかＬレベルかの２値をとる。この電圧がＨ
レベルであればトランジスタＱ1 が動作し、出力端子１
４には正の電圧が生じる。一方、トランジスタＱ2 は動
作せず、出力端子１５には電圧は生じない。
実施例を示し、入力端子１３には、ある基準電圧と供給
された直流電圧とを比較する比較器からの出力が入力さ
れ、ＨレベルかＬレベルかの２値をとる。この電圧がＨ
レベルであればトランジスタＱ1 が動作し、出力端子１
４には正の電圧が生じる。一方、トランジスタＱ2 は動
作せず、出力端子１５には電圧は生じない。
【００１３】また、比較器出力がＬレベルの場合には、
上記トランジスタＱ1 とＱ2 とは逆の動作を行い、出力
端子１５に正の電圧が生じる。従って、出力端子１４ま
たは１５の電圧によりＦＥＴ１１ａまたは１１ｂにドレ
インバイアスが印加されて、一方のＦＥＴ１１ａまたは
１１ｂが動作する。このようにして、供給される直流電
圧に応じて選択された入力線路１または２からの信号の
みが増幅され、共通出力線路４から出力される。この
時、ＦＥＴ１１ａ，１１ｂには常時ゲートバイアスが印
加されているので、入力切換時にＦＥＴ１１ａ，１１ｂ
が電気的に破壊されるのを防ぐことができる。尚、実施
例では、２つの入力線路だけであるが、動作原理は複数
の入力線路を持つ構成にも等しく適用できるものであ
る。
上記トランジスタＱ1 とＱ2 とは逆の動作を行い、出力
端子１５に正の電圧が生じる。従って、出力端子１４ま
たは１５の電圧によりＦＥＴ１１ａまたは１１ｂにドレ
インバイアスが印加されて、一方のＦＥＴ１１ａまたは
１１ｂが動作する。このようにして、供給される直流電
圧に応じて選択された入力線路１または２からの信号の
みが増幅され、共通出力線路４から出力される。この
時、ＦＥＴ１１ａ，１１ｂには常時ゲートバイアスが印
加されているので、入力切換時にＦＥＴ１１ａ，１１ｂ
が電気的に破壊されるのを防ぐことができる。尚、実施
例では、２つの入力線路だけであるが、動作原理は複数
の入力線路を持つ構成にも等しく適用できるものであ
る。
【００１４】
【発明の効果】本発明は上述のように、増幅素子のゲー
トバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作，非動作させるバイアス切換回路を設けたもの
であるから、すべてのＦＥＴ等の増幅素子のゲートバイ
アスが常に印加されているので、ドレイン・ソース間に
は適正な抵抗があり、入力切換時等においても大電流が
流れにくく、ＦＥＴ等の増幅素子の電気的破壊を防ぐこ
とができる効果を奏するものである。また、ＦＥＴのゲ
ートには電流が流れないので、従来方式と比較して電力
消費量はほぼ同じである。
トバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作，非動作させるバイアス切換回路を設けたもの
であるから、すべてのＦＥＴ等の増幅素子のゲートバイ
アスが常に印加されているので、ドレイン・ソース間に
は適正な抵抗があり、入力切換時等においても大電流が
流れにくく、ＦＥＴ等の増幅素子の電気的破壊を防ぐこ
とができる効果を奏するものである。また、ＦＥＴのゲ
ートには電流が流れないので、従来方式と比較して電力
消費量はほぼ同じである。
【図１】本発明の実施例のブロック回路図である。
【図２】要部具体回路図である。
【図３】従来例のブロック回路図である。
１ 入力線路 ２ 入力線路 ９ バイアス電圧発生回路 １０ バイアス切換回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−243307（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/60 H03F 1/52 H03F 3/189
Claims (1)
- 【請求項１】 複数の入力線路を有し、各々の入力線路
に１個以上の高電子移動度トランジスタあるいは電界効
果トランジスタ等の増幅素子を備え、各々の増幅素子の
出力を共通とし、ある１つの入力線路に接続された増幅
素子を動作させ、他の増幅素子を非動作とすることによ
り、入力信号の切り換えを行うマイクロ波増幅器のバイ
アス回路において、増幅素子のゲートバイアスを常時印
加するバイアス電圧発生回路を設け、このバイアス電圧
発生回路からの電圧にて増幅素子のドレインバイアスの
みオンオフすることにより増幅素子を動作，非動作させ
るバイアス切換回路を設けたことを特徴とするマイクロ
波増幅器のバイアス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172871A JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
| EP19920201921 EP0523770B1 (en) | 1991-07-15 | 1992-06-29 | Low-noise-block downconverter for use with flat antenna receiving dual polarized electromagnetic waves |
| DE1992630048 DE69230048T2 (de) | 1991-07-15 | 1992-06-29 | Abwärtsumwandlerblock mit geringem Rauschen zur Anwendung in einer ebenen Antenne für doppelt polarisierte elektromagnetische Wellen |
| US08/353,050 US5630226A (en) | 1991-07-15 | 1994-12-09 | Low-noise downconverter for use with flat antenna receiving dual polarized electromagnetic waves |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172871A JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522058A JPH0522058A (ja) | 1993-01-29 |
| JP3032611B2 true JP3032611B2 (ja) | 2000-04-17 |
Family
ID=15949852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172871A Expired - Lifetime JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3032611B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3107035B2 (ja) * | 1998-03-18 | 2000-11-06 | 日本電気株式会社 | 低雑音増幅器及びその制御回路 |
| JP2001203532A (ja) * | 2000-01-24 | 2001-07-27 | Alps Electric Co Ltd | 発振装置 |
-
1991
- 1991-07-15 JP JP3172871A patent/JP3032611B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522058A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0350323B1 (en) | Transmission line switch | |
| JPH08330873A (ja) | 高効率多重搬送波性能のための線形電力増幅器 | |
| CA2069990A1 (en) | Rf power amplifier | |
| EP1012993B1 (en) | A radio front-end circuit | |
| JPH0213487B2 (ja) | ||
| EP1018801A3 (en) | Advanced amplifier, transmission unit and cellular telephone using the same | |
| JP3107035B2 (ja) | 低雑音増幅器及びその制御回路 | |
| JP3032611B2 (ja) | マイクロ波増幅器のバイアス回路 | |
| JPS6033716A (ja) | 電力増幅装置 | |
| KR100415408B1 (ko) | 고주파신호 왜곡을 억제한 고주파신호 전환회로 | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| JPH11205049A (ja) | 相補素子を用いる並列プッシュプル増幅器 | |
| JPH0514068A (ja) | 並列増幅部切換型高周波低雑音増幅装置 | |
| JP3795282B2 (ja) | 伝送経路切替回路 | |
| US6803821B1 (en) | Switchable amplifier circuit having reduced shutdown current | |
| JP4319932B2 (ja) | デュアルバンド増幅器 | |
| JP2004172936A (ja) | テレビジョンチューナの広帯域前置増幅器 | |
| US20020140509A1 (en) | Efficient AC coupled CMOS RF amplifier | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
| US6259903B1 (en) | Tuner and if amplifier | |
| KR860000480Y1 (ko) | 저잡음 증폭기의 전계효과 트랜지스터 보호회로 | |
| JP2943348B2 (ja) | 周波数変換器 | |
| JP3841979B2 (ja) | 送受信一体化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |