JP2004172936A - テレビジョンチューナの広帯域前置増幅器 - Google Patents

テレビジョンチューナの広帯域前置増幅器 Download PDF

Info

Publication number
JP2004172936A
JP2004172936A JP2002336069A JP2002336069A JP2004172936A JP 2004172936 A JP2004172936 A JP 2004172936A JP 2002336069 A JP2002336069 A JP 2002336069A JP 2002336069 A JP2002336069 A JP 2002336069A JP 2004172936 A JP2004172936 A JP 2004172936A
Authority
JP
Japan
Prior art keywords
fet
gate
gain control
television signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002336069A
Other languages
English (en)
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002336069A priority Critical patent/JP2004172936A/ja
Publication of JP2004172936A publication Critical patent/JP2004172936A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】バイパス回路を無くして前置増幅器のみで強電界から弱電界までのテレビジョン信号を歪みなく増幅できるようにする。
【解決手段】入力されたテレビジョン信号を増幅する増幅素子3と、増幅素子3の出力端と利得制御端との間に接続された利得制御手段4とを備え、所定レベル以上のテレビジョン信号が入力されたときに利得制御手段4から増幅素子3の利得制御端に入力される利得制御電圧によって増幅素子3の利得を下げるようにして、入力されたテレビジョン信号のレベルが所定レベル以下では増幅素子3を所定の利得で動作させ、入力されたテレビジョン信号のレベルが所定レベル以上となる場合には増幅素子3の利得を低下するようにした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、テレビジョンチューナの入力部に設けられ、弱電界のテレビジョン信号を増幅するためのテレビジョンチューナの広帯域前置増幅器に関する。
【0002】
【従来の技術】
図3は従来のテレビジョンチューナの広帯域前置増幅器(以下前置増幅器と略す)を周辺の回路と共に示すものである。テレビジョン信号が入力される入力端21には低雑音増幅回路からなる前置増幅器23とバイパス回路32とが結合される。前置増幅器23は増幅用のFET(電界効果トランジスタ)23aを有し、そのゲートは第一のダイオード24を介して入力端21に結合される。FET23aのソースは高周波的に接地される。また、ドレインは第二のダイオード26を介して出力端28に結合される。
【0003】
出力端28の後段には受信すべきテレビジョン信号を選択するための同調回路や高周波増幅回路、さらには周波数変換回路等(いずれも図示せず)が縦続的に接続される。
そして、FET23aのドレインには電源端子31から給電され、ゲートと第一のダイオード24のアノードとの接続点、及び第二のダイオード26のアノードには切替回路29から切替電圧が供給される。
【0004】
バイパス回路32はスイッチ素子として働くFET32aを有し、そのドレインは入力端21に結合され、ソースは出力端28に結合される。ゲートには切替回路29から切替電圧が供給される。
切替回路29には電源端子31から電源電圧が供給されており、テレビジョン信号のレベルが低いときにはオンとなって出力端に電源電圧を出力し、テレビジョン信号のレベルが高い時にはオフとなって出力端は接地される。
【0005】
従って、テレビジョン信号のレベルが低いと、第一及び第二のダイオード24、26がオンとなり、FET23aのゲートにバイアス電圧が印加される。従って、テレビジョン信号は前置増幅器23によって増幅され、出力端28に出力される。このとき、FET32aは、ソース電圧よりもゲート電圧が低くなるのでカットオフ状態となり、テレビジョン信号はバイパス回路32を通過しない。
【0006】
一方、テレビジョン信号のレベルが高いと、FET32aは、ソース電圧とゲート電圧とが等しくなるのでドレインとソースとの間が導通状態となり、テレビジョン信号はバイパス回路32を通過して出力端28に出力する。
このとき、第一及び第二のダイオード24、26はオフとなり、且つ、FET23aのゲートにバイアス電圧が印加されないので、テレビジョン信号は前置増幅器23によって増幅されることもなく、また通過することもない(例えば、特許文献1参照。)。
【0007】
【特許文献1】
特開2002−217765号公報(図5)
【0008】
【発明が解決しようとする課題】
上記構成では、前置増幅器とバイパス回路と、それらを切り替えるための切替回路とを設けて、テレビジョン信号のレベルに対応して前置増幅器又はバイパス切替回路のいずれかを使用するようにしているため、回路が複雑となる。
また、前置増幅器が使用状態のときにテレビジョン信号のレベルが高くなると、前置増幅器の後段側に設けられた高周波増幅回路が歪み、それによって受信妨害が発生するという問題も起きる。
【0009】
そこで、本発明はバイパス回路を無くして前置増幅器のみで強電界から弱電界までのテレビジョン信号を歪みなく増幅できるようにすることを目的とする。
【0010】
【課題を解決するための手段】
本発明は、上記課題を解決する手段として、入力されたテレビジョン信号を増幅する増幅素子と、前記増幅素子の出力端と利得制御端との間に接続された利得制御手段とを備え、所定レベル以上の前記テレビジョン信号が入力されたときに前記利得制御手段から前記増幅素子の利得制御端に入力される利得制御電圧によって前記増幅素子の利得を下げるようにした。
【0011】
また、前記増幅素子は前記テレビジョン信号がゲートに入力されるソース接地の第一のFETと、前記第一のFETにカスケード接続されたゲート接地の第二のFETとを有し、前記利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、前記トランジスタのコレクタには給電抵抗を介して電圧を供給し、前記トランジスタのコレクタを前記第二のFETのゲートに接続し、ベースを前記第二のFETのドレインに結合した。
【0012】
また、前記増幅素子はデュアルゲートFETからなり、前記テレビジョン信号を前記デュアルゲートFETの第一ゲートに入力し、前記利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、前記トランジスタのコレクタには給電抵抗を介して電圧を供給し、前記トランジスタのコレクタを前記デュアルゲートFETの第二ゲートに接続し、ベースを前記デュアルゲートFETのドレインに結合した。
【0013】
【発明の実施の形態】
図1に従って本発明のテレビジョンチューナの広帯域前置増幅器(前置増幅器と略称する)を説明する。入力端1には例えば、VHF帯からUHF帯までのテレビジョン信号が入力される。入力端1に接続される前置増幅器2は増幅素子3と利得制御手段4とから構成される。増幅素子3は第一のFET3aと、第一のFET3aにカスケードされた第二のFET3bとからなり、テレビジョン信号が入力される第一のFET3aのゲートにバイアス電圧を与えるために、ゲートとグランドとの間に抵抗5が接続され、ゲートと電源端子6との間に抵抗6が接続される。ソースは接地される。第一のFET3aのドレインには第二のFET3bのソースが接続され、利得制御端となる第二のFET3bのゲートは直流カットコンデンサ8によって高周波的に接地される。また、ドレインには電源端子6からチョークインダクタ9を介して電源電圧が供給される。
【0014】
利得制御手段4はトランジスタ4aを有し、トランジスタ4aのエミッタは接地され、コレクタは第二のFET3bのゲートに接続される。トランジスタ4aのコレクタには電源端子6から給電抵抗4bを介して電源電圧が供給される。また、ベースにバイアス電圧与えるためにベースとコレクタとの間に抵抗4cが接続され、ベースとグランドとの間に抵抗4dが接続される。トランジスタ4aはベースに接続された二つの抵抗4c、4dによってCクラスの増幅動作をするようにバイアスされる。
そして、ベースが結合用コンデンサ4eによって第二のFET3bのドレインに結合される。
【0015】
以上の構成において、入力されたテレビジョン信号のレベルが所定レベル以下ではトランジスタ4aはカットオフ状態を維持しているために、第二のFET3bのゲートには給電抵抗4bとベースバイアス用の抵抗4c及び4dとによる所定のバイアス電圧が印加され、第二のFETは所定の利得を得るように動作する。
【0016】
しかし、入力されたテレビジョン信号のレベルが所定レベル以上となるとトランジスタ4aはテレビジョン信号の半サイクルでオンとなり、コレクタ電圧が低下する。コレクタ電圧は直流カットコンデンサ8によって平滑され第二のFET3bのゲートに印加される。すると、第二のFET3bの利得が低下し、出力されるテレビジョン信号のレベルが押さえられ、後段の高周波増幅回路での歪みの発生が無くなる。よって、テレビジョン信号が弱電界から強電界まで変化しても前置増幅器のみによってテレビジョン信号のレベルを制御できるので構成が簡単となる。
【0017】
図2は増幅素子3にデュアルゲートFET10を使用した実施形態を示す。デュアルゲートFET10のソースは高周波的に接地され、第一ゲートには抵抗5、7によってバイアス電圧が与えられるとともにテレビジョン信号が入力される。利得制御端である第二ゲートは直流カットコンデンサ8によって高周波的に接地されると共にトランジスタ4aのコレクタに接続される。ドレインは結合コンデンサ4eによってトランジスタ4aのベースに結合される。ドレインには給電用のチョークインダクタ9が接続される。
【0018】
以上の構成においても、入力されたテレビジョン信号のレベルが所定レベル以下ではトランジスタ4aはカットオフ状態を維持しているために、デュアルゲートFET10は所定の利得を得るように動作する。また、入力されたテレビジョン信号のレベルが所定レベル以上となるとトランジスタ4aはテレビジョン信号の半サイクルでオンとなることでデュアルゲートFET10の第二ゲートの電圧が低下して低下し、出力されるテレビジョン信号のレベルが押さえられる。
【0019】
【発明の効果】
以上のように、本発明によれば、入力されたテレビジョン信号を増幅する増幅素子と、増幅素子の出力端と利得制御端との間に接続された利得制御手段とを備え、所定レベル以上のテレビジョン信号が入力されたときに利得制御手段から増幅素子の利得制御端に入力される利得制御電圧によって増幅素子の利得を下げるようにしたので、入力されたテレビジョン信号のレベルが所定レベル以下では増幅素子によってテレビジョン信号をを十分に増幅し、入力されたテレビジョン信号のレベルが所定レベル以上となると増幅素子の利得が低下して出力されるテレビジョン信号のレベルが押さえられる。よって、テレビジョン信号が弱電界から強電界まで変化しても前置増幅器のみによってテレビジョン信号のレベルを制御できるので構成が簡単となる。これによって、後段に設けられた高周波増幅回路等で歪みが発生しなくなる。
【0020】
また、増幅素子はテレビジョン信号がゲートに入力されるソース接地の第一のFETと、第一のFETにカスケード接続されたゲート接地の第二のFETとを有し、利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、トランジスタのコレクタには給電抵抗を介して電圧を供給し、トランジスタのコレクタを第二のFETのゲートに接続し、ベースを第二のFETのドレインに結合したので、入力されたテレビジョン信号が所定レベル以下では増幅素子を所定の利得で動作させ、入力されたテレビジョン信号が所定レベル以上になると増幅素子に利得を下げることができる。
【0021】
また、増幅素子はデュアルゲートFETからなり、テレビジョン信号をデュアルゲートFETの第一ゲートに入力し、利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、トランジスタのコレクタには給電抵抗を介して電圧を供給し、トランジスタのコレクタを前記デュアルゲートFETの第二ゲートに接続し、ベースをデュアルゲートFETのドレインに結合したので、前置増幅器の構成を簡素にして利得を制御できる。
【図面の簡単な説明】
【図1】本発明のテレビジョンチューナの前置増幅器の構成を示す回路図である。
【図2】本発明のテレビジョンチューナの前置増幅器の他の構成を示す回路図である。
【図3】従来のテレビジョンチューナの前置増幅器の構成を示す回路図である。
【符号の説明】
1 入力端
2 前置増幅器
3 増幅素子
3a 第一のFET
3b 第二のFET
4 利得制御手段
4a トランジスタ
4b 給電抵抗
4c、4d 抵抗
4e 結合コンデンサ
5、7 抵抗
6 電源端子
8 直流カットコンデンサ
9 チョークインダクタ
10 デュアルゲートFET

Claims (3)

  1. 入力されたテレビジョン信号を増幅する増幅素子と、前記増幅素子の出力端と利得制御端との間に接続された利得制御手段とを備え、所定レベル以上の前記テレビジョン信号が入力されたときに前記利得制御手段から前記増幅素子の利得制御端に入力される利得制御電圧によって前記増幅素子の利得を下げるようにしたことを特徴とするテレビジョンチューナの広帯域前置増幅器。
  2. 前記増幅素子は前記テレビジョン信号がゲートに入力されるソース接地の第一のFETと、前記第一のFETにカスケード接続されたゲート接地の第二のFETとを有し、前記利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、前記トランジスタのコレクタには給電抵抗を介して電圧を供給し、前記トランジスタのコレクタを前記第二のFETのゲートに接続し、ベースを前記第二のFETのドレインに結合したことを特徴とする請求項1に記載のテレビジョンチューナの広帯域前記増幅器。
  3. 前記増幅素子はデュアルゲートFETからなり、前記テレビジョン信号を前記デュアルゲートFETの第一ゲートに入力し、前記利得制御電圧生成手段はCクラス増幅動作にバイアスされたトランジスタからなり、前記トランジスタのコレクタには給電抵抗を介して電圧を供給し、前記トランジスタのコレクタを前記デュアルゲートFETの第二ゲートに接続し、ベースを前記デュアルゲートFETのドレインに結合したことを特徴とする請求項1に記載のテレビジョンチューナの広帯域前記増幅器。
JP2002336069A 2002-11-20 2002-11-20 テレビジョンチューナの広帯域前置増幅器 Withdrawn JP2004172936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002336069A JP2004172936A (ja) 2002-11-20 2002-11-20 テレビジョンチューナの広帯域前置増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336069A JP2004172936A (ja) 2002-11-20 2002-11-20 テレビジョンチューナの広帯域前置増幅器

Publications (1)

Publication Number Publication Date
JP2004172936A true JP2004172936A (ja) 2004-06-17

Family

ID=32700012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336069A Withdrawn JP2004172936A (ja) 2002-11-20 2002-11-20 テレビジョンチューナの広帯域前置増幅器

Country Status (1)

Country Link
JP (1) JP2004172936A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125555A1 (ja) * 2008-04-08 2009-10-15 三菱電機株式会社 高周波増幅器
JP2010507968A (ja) * 2006-10-27 2010-03-11 レアード テクノロジーズ アーベー アンテナ装置および該アンテナ装置を備える携帯無線通信装置
JP2010068521A (ja) * 2008-09-08 2010-03-25 Lg Innotek Co Ltd チューナにおける低騒音増幅回路
JP2013526169A (ja) * 2010-04-19 2013-06-20 アルカテル−ルーセント 低雑音指数および電圧可変利得を有する電力増幅器
JP2018042029A (ja) * 2016-09-05 2018-03-15 株式会社東芝 高周波半導体増幅回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507968A (ja) * 2006-10-27 2010-03-11 レアード テクノロジーズ アーベー アンテナ装置および該アンテナ装置を備える携帯無線通信装置
WO2009125555A1 (ja) * 2008-04-08 2009-10-15 三菱電機株式会社 高周波増幅器
KR101139087B1 (ko) * 2008-04-08 2012-04-30 미쓰비시덴키 가부시키가이샤 고주파 증폭기
JP5165050B2 (ja) * 2008-04-08 2013-03-21 三菱電機株式会社 高周波増幅器
JP2010068521A (ja) * 2008-09-08 2010-03-25 Lg Innotek Co Ltd チューナにおける低騒音増幅回路
JP2013526169A (ja) * 2010-04-19 2013-06-20 アルカテル−ルーセント 低雑音指数および電圧可変利得を有する電力増幅器
JP2018042029A (ja) * 2016-09-05 2018-03-15 株式会社東芝 高周波半導体増幅回路

Similar Documents

Publication Publication Date Title
US7714657B2 (en) Low noise amplifier gain controlled scheme
JP2008085422A (ja) Am用のループアンテナ入力回路およびこれを用いたamラジオ受信機
JP2004274108A (ja) 利得可変型増幅器
WO2004047351B1 (en) Radio frequency power amplifier adaptive bias control circuit
WO2002009272A3 (en) High-frequency amplifier circuit with independent control of quiescent current and bias impedance
US6498533B1 (en) Bootstrapped dual-gate class E amplifier circuit
JP2004172936A (ja) テレビジョンチューナの広帯域前置増幅器
JP2008011482A (ja) 高周波回路
JPH11205049A (ja) 相補素子を用いる並列プッシュプル増幅器
US7412219B2 (en) High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier
JP2007166101A (ja) 電力増幅器および無線機
JP2004505484A (ja) 共通電極トランジスタ用ネガティブ・フィードバック利得制御
KR100415408B1 (ko) 고주파신호 왜곡을 억제한 고주파신호 전환회로
JP2007295480A (ja) 高周波回路
JP4255703B2 (ja) カスコード電力増幅器
US20060099922A1 (en) Variable gain amplifying circuit with matchable input/output impedance
JP2002204129A (ja) Am放送用増幅回路
JP3795282B2 (ja) 伝送経路切替回路
JP3806617B2 (ja) テレビジョンチューナ
JP3970454B2 (ja) 高周波アイソレーションアンプ
JP2004297277A (ja) 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機
JP3710362B2 (ja) テレビジョンチューナ
JP2000323944A (ja) 高周波利得可変増幅器
JP2001102877A (ja) 増幅回路およびこれを用いた無線装置
US10917128B2 (en) Signal processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050704

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070711