JPH0522058A - マイクロ波増幅器のバイアス回路 - Google Patents
マイクロ波増幅器のバイアス回路Info
- Publication number
- JPH0522058A JPH0522058A JP3172871A JP17287191A JPH0522058A JP H0522058 A JPH0522058 A JP H0522058A JP 3172871 A JP3172871 A JP 3172871A JP 17287191 A JP17287191 A JP 17287191A JP H0522058 A JPH0522058 A JP H0522058A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- voltage
- drain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電界効果トランジスタや高電子移動度トラン
ジスタ等の増幅素子が電気的に破壊されにくくする。 【構成】 ゲートバイアス回路7への電圧は、バイアス
電圧発生回路9から常時印加しておく。一方、ドレイン
バイアス回路8a,8bへの電圧は、バイアス電圧発生
回路9からバイアス切換回路10を介して印加する。バ
イアス切換回路10により直流電源の供給電圧に応じて
ドレインバイアス回路8aあるいは8bの一方のみがオ
ンされ、FET11aまたは11bにバイアス電圧が印
加される。
ジスタ等の増幅素子が電気的に破壊されにくくする。 【構成】 ゲートバイアス回路7への電圧は、バイアス
電圧発生回路9から常時印加しておく。一方、ドレイン
バイアス回路8a,8bへの電圧は、バイアス電圧発生
回路9からバイアス切換回路10を介して印加する。バ
イアス切換回路10により直流電源の供給電圧に応じて
ドレインバイアス回路8aあるいは8bの一方のみがオ
ンされ、FET11aまたは11bにバイアス電圧が印
加される。
Description
【0001】
【産業上の利用分野】本発明は、電界効果トランジスタ
(FET)等の増幅素子を用い、複数の入力線路と共通
出力線路を持つ入力切換式のマイクロ波増幅器のバイア
ス回路に関するものである。
(FET)等の増幅素子を用い、複数の入力線路と共通
出力線路を持つ入力切換式のマイクロ波増幅器のバイア
ス回路に関するものである。
【0002】
【従来の技術】従来、二重偏波衛星放送送受信用ダウン
コンバータのフロントエンド部のように入力信号の切り
換え機能を持つマイクロ波増幅器は、図3に示すよう
に、入力線路1,2には同一周波数で異なる信号がマイ
クロ波アンテナから入力され、合成回路3により合成さ
れた共通出力線路4に出力される。
コンバータのフロントエンド部のように入力信号の切り
換え機能を持つマイクロ波増幅器は、図3に示すよう
に、入力線路1,2には同一周波数で異なる信号がマイ
クロ波アンテナから入力され、合成回路3により合成さ
れた共通出力線路4に出力される。
【0003】入力線路1,2には、低雑音のFET11
a,11bと、入力整合回路5a,5bと、出力整合回
路6a,6bからなる低雑音増幅器が夫々接続されてい
る。入力整合回路5a,5bと、出力整合回路6a,6
bにはゲートバイアス回路7a,7bとドレインバイア
ス回路8a,8bとが夫々含まれる。また、これらの回
路はすべてマイクロストリップ線路で構成されている。
尚、上記FET11a,11bとして、電界効果トラン
ジスタを用いているが、HEMT(高電子移動度トラン
ジスタ)を用いても良い。
a,11bと、入力整合回路5a,5bと、出力整合回
路6a,6bからなる低雑音増幅器が夫々接続されてい
る。入力整合回路5a,5bと、出力整合回路6a,6
bにはゲートバイアス回路7a,7bとドレインバイア
ス回路8a,8bとが夫々含まれる。また、これらの回
路はすべてマイクロストリップ線路で構成されている。
尚、上記FET11a,11bとして、電界効果トラン
ジスタを用いているが、HEMT(高電子移動度トラン
ジスタ)を用いても良い。
【0004】チューナからコンバータに供給される直流
電源電圧がバイアス電圧発生回路9に供給され、このバ
イアス電圧発生回路9でゲート,ドレインの各バイアス
電圧に変換し、バイアス切換回路10を介して各バイア
スが供給される。バイアス切換回路10は、供給される
直流電圧レベルに応じて入力線路1或いは2のどちらの
FET11a,11bを動作させるかを判断し、動作さ
せるFET11a或いは11bのゲート,ドレイン両バ
イアスを印加し、残りのFET11b或いは11aには
両バイアス共に印加しない。従って、チューナから供給
する直流電圧レベルを変化させることによって、受信す
る信号を切り換えることができる。
電源電圧がバイアス電圧発生回路9に供給され、このバ
イアス電圧発生回路9でゲート,ドレインの各バイアス
電圧に変換し、バイアス切換回路10を介して各バイア
スが供給される。バイアス切換回路10は、供給される
直流電圧レベルに応じて入力線路1或いは2のどちらの
FET11a,11bを動作させるかを判断し、動作さ
せるFET11a或いは11bのゲート,ドレイン両バ
イアスを印加し、残りのFET11b或いは11aには
両バイアス共に印加しない。従って、チューナから供給
する直流電圧レベルを変化させることによって、受信す
る信号を切り換えることができる。
【0005】ここで、合成回路3の合成点における動作
しないFET11a或いは11bが接続された入力線路
のインピーダンスが高インピーダンスになるように、合
成点から出力整合回路6a又は6bまでの距離が選ばれ
ている。こうして、入力線路1,2から入力された信号
はFET11a,11bにより低雑音増幅されて共通出
力線路4から出力されることになるので、この増幅回路
は入力切換と低雑音増幅という2つの動作を行うことが
できる。
しないFET11a或いは11bが接続された入力線路
のインピーダンスが高インピーダンスになるように、合
成点から出力整合回路6a又は6bまでの距離が選ばれ
ている。こうして、入力線路1,2から入力された信号
はFET11a,11bにより低雑音増幅されて共通出
力線路4から出力されることになるので、この増幅回路
は入力切換と低雑音増幅という2つの動作を行うことが
できる。
【0006】
【発明が解決しようとする課題】従来のバイアス回路は
以上のように構成されているので、非動作状態のFET
においては、ゲートバイアスが印加されておらず、ドレ
イン・ソース間の抵抗が低抵抗になるため、静電気の影
響等によりドレイン・ソース間に大電流が流れ易い。
以上のように構成されているので、非動作状態のFET
においては、ゲートバイアスが印加されておらず、ドレ
イン・ソース間の抵抗が低抵抗になるため、静電気の影
響等によりドレイン・ソース間に大電流が流れ易い。
【0007】また、入力切換時にはゲートとドレインに
同時にバイアスが印加されるので、一瞬でもゲートバイ
アスの立ち上がりがドレインバイアスより遅れると、大
電流が流れることになる。このように、ゲート・ドレイ
ン両バイアスを同時に切り換える方式では、ドレイン・
ソース間に大電流が流れ易く、この時FETの内部構造
が電気的に破壊され、動作しなくなることがあるという
問題があった。
同時にバイアスが印加されるので、一瞬でもゲートバイ
アスの立ち上がりがドレインバイアスより遅れると、大
電流が流れることになる。このように、ゲート・ドレイ
ン両バイアスを同時に切り換える方式では、ドレイン・
ソース間に大電流が流れ易く、この時FETの内部構造
が電気的に破壊され、動作しなくなることがあるという
問題があった。
【0008】本発明は上述の点に鑑みて提供したもので
あって、電界効果トランジスタや高電子移動度トランジ
スタ等の増幅素子が電気的に破壊されにくくしたマイク
ロ波増幅器のバイアス回路を提供することを目的とした
ものである。
あって、電界効果トランジスタや高電子移動度トランジ
スタ等の増幅素子が電気的に破壊されにくくしたマイク
ロ波増幅器のバイアス回路を提供することを目的とした
ものである。
【0009】
【課題を解決するための手段】本発明は、増幅素子のゲ
ートバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作,非動作させるバイアス切換回路を設けたもの
である。
ートバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作,非動作させるバイアス切換回路を設けたもの
である。
【0010】
【作用】而して、すべてのFET等の増幅素子のゲート
バイアスが常に印加されているので、ドレイン・ソース
間には適正な抵抗があり、入力切換時等においても大電
流が流れにくく、FET等の増幅素子の電気的破壊を防
ぐことができる。
バイアスが常に印加されているので、ドレイン・ソース
間には適正な抵抗があり、入力切換時等においても大電
流が流れにくく、FET等の増幅素子の電気的破壊を防
ぐことができる。
【0011】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用して例である。図中のゲートバイアス回路7が、図
3に示す従来例と異なり、ゲートバイアス回路7への電
圧は、バイアス電圧発生回路9から常時印加されてい
る。一方、ドレインバイアス回路8a,8bへの電圧
は、バイアス電圧発生回路9からバイアス切換回路10
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路8aあるいは8bの一方のみがオンされ、バ
イアス電圧が印加される。
する。図1にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用して例である。図中のゲートバイアス回路7が、図
3に示す従来例と異なり、ゲートバイアス回路7への電
圧は、バイアス電圧発生回路9から常時印加されてい
る。一方、ドレインバイアス回路8a,8bへの電圧
は、バイアス電圧発生回路9からバイアス切換回路10
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路8aあるいは8bの一方のみがオンされ、バ
イアス電圧が印加される。
【0012】図2はバイアス切換回路10の切換部の一
実施例を示し、入力端子13には、ある基準電圧と供給
された直流電圧とを比較する比較器からの出力が入力さ
れ、HレベルかLレベルかの2値をとる。この電圧がH
レベルであればトランジスタQ1 が動作し、出力端子1
4には正の電圧が生じる。一方、トランジスタQ2 は動
作せず、出力端子15には電圧は生じない。
実施例を示し、入力端子13には、ある基準電圧と供給
された直流電圧とを比較する比較器からの出力が入力さ
れ、HレベルかLレベルかの2値をとる。この電圧がH
レベルであればトランジスタQ1 が動作し、出力端子1
4には正の電圧が生じる。一方、トランジスタQ2 は動
作せず、出力端子15には電圧は生じない。
【0013】また、比較器出力がLレベルの場合には、
上記トランジスタQ1 とQ2 とは逆の動作を行い、出力
端子15に正の電圧が生じる。従って、出力端子14ま
たは15の電圧によりFET11aまたは11bにドレ
インバイアスが印加されて、一方のFET11aまたは
11bが動作する。このようにして、供給される直流電
圧に応じて選択された入力線路1または2からの信号の
みが増幅され、共通出力線路4から出力される。この
時、FET11a,11bには常時ゲートバイアスが印
加されているので、入力切換時にFET11a,11b
が電気的に破壊されるのを防ぐことができる。尚、実施
例では、2つの入力線路だけであるが、動作原理は複数
の入力線路を持つ構成にも等しく適用できるものであ
る。
上記トランジスタQ1 とQ2 とは逆の動作を行い、出力
端子15に正の電圧が生じる。従って、出力端子14ま
たは15の電圧によりFET11aまたは11bにドレ
インバイアスが印加されて、一方のFET11aまたは
11bが動作する。このようにして、供給される直流電
圧に応じて選択された入力線路1または2からの信号の
みが増幅され、共通出力線路4から出力される。この
時、FET11a,11bには常時ゲートバイアスが印
加されているので、入力切換時にFET11a,11b
が電気的に破壊されるのを防ぐことができる。尚、実施
例では、2つの入力線路だけであるが、動作原理は複数
の入力線路を持つ構成にも等しく適用できるものであ
る。
【0014】
【発明の効果】本発明は上述のように、増幅素子のゲー
トバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作,非動作させるバイアス切換回路を設けたもの
であるから、すべてのFET等の増幅素子のゲートバイ
アスが常に印加されているので、ドレイン・ソース間に
は適正な抵抗があり、入力切換時等においても大電流が
流れにくく、FET等の増幅素子の電気的破壊を防ぐこ
とができる効果を奏するものである。また、FETのゲ
ートには電流が流れないので、従来方式と比較して電力
消費量はほぼ同じである。
トバイアスを常時印加するバイアス電圧発生回路を設
け、このバイアス電圧発生回路からの電圧にて増幅素子
のドレインバイアスのみオンオフすることにより増幅素
子を動作,非動作させるバイアス切換回路を設けたもの
であるから、すべてのFET等の増幅素子のゲートバイ
アスが常に印加されているので、ドレイン・ソース間に
は適正な抵抗があり、入力切換時等においても大電流が
流れにくく、FET等の増幅素子の電気的破壊を防ぐこ
とができる効果を奏するものである。また、FETのゲ
ートには電流が流れないので、従来方式と比較して電力
消費量はほぼ同じである。
【図1】本発明の実施例のブロック回路図である。
【図2】要部具体回路図である。
【図3】従来例のブロック回路図である。
1 入力線路 2 入力線路 9 バイアス電圧発生回路 10 バイアス切換回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年9月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正内容】
【0011】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用した例である。図中のゲートバイアス回路7が、図
3に示す従来例と異なり、ゲートバイアス回路7への電
圧は、バイアス電圧発生回路9から常時印加されてい
る。一方、ドレインバイアス回路8a,8bへの電圧
は、バイアス電圧発生回路9からバイアス切換回路10
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路8aあるいは8bの一方のみがオンされ、バ
イアス電圧が印加される。
する。図1にブロック回路図を示し、本発明を二重偏波
衛星放送受信用ダウンコンバータのフロントエンド部に
応用した例である。図中のゲートバイアス回路7が、図
3に示す従来例と異なり、ゲートバイアス回路7への電
圧は、バイアス電圧発生回路9から常時印加されてい
る。一方、ドレインバイアス回路8a,8bへの電圧
は、バイアス電圧発生回路9からバイアス切換回路10
に入り、ここで直流電源の供給電圧に応じてドレインバ
イアス回路8aあるいは8bの一方のみがオンされ、バ
イアス電圧が印加される。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】
Claims (1)
- 【特許請求の範囲】 【請求項1】 複数の入力線路を有し、各々の入力線路
に1個以上の高電子移動度トランジスタあるいは電界効
果トランジスタ等の増幅素子を備え、各々の増幅素子の
出力を共通とし、ある1つの入力線路に接続された増幅
素子を動作させ、他の増幅素子を非動作とすることによ
り、入力信号の切り換えを行うマイクロ波増幅器のバイ
アス回路において、増幅素子のゲートバイアスを常時印
加するバイアス電圧発生回路を設け、このバイアス電圧
発生回路からの電圧にて増幅素子のドレインバイアスの
みオンオフすることにより増幅素子を動作,非動作させ
るバイアス切換回路を設けたことを特徴とするマイクロ
波増幅器のバイアス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3172871A JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
EP19920201921 EP0523770B1 (en) | 1991-07-15 | 1992-06-29 | Low-noise-block downconverter for use with flat antenna receiving dual polarized electromagnetic waves |
DE1992630048 DE69230048T2 (de) | 1991-07-15 | 1992-06-29 | Abwärtsumwandlerblock mit geringem Rauschen zur Anwendung in einer ebenen Antenne für doppelt polarisierte elektromagnetische Wellen |
US08/353,050 US5630226A (en) | 1991-07-15 | 1994-12-09 | Low-noise downconverter for use with flat antenna receiving dual polarized electromagnetic waves |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3172871A JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0522058A true JPH0522058A (ja) | 1993-01-29 |
JP3032611B2 JP3032611B2 (ja) | 2000-04-17 |
Family
ID=15949852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3172871A Expired - Lifetime JP3032611B2 (ja) | 1991-07-15 | 1991-07-15 | マイクロ波増幅器のバイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3032611B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
JP2001203532A (ja) * | 2000-01-24 | 2001-07-27 | Alps Electric Co Ltd | 発振装置 |
-
1991
- 1991-07-15 JP JP3172871A patent/JP3032611B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
JP2001203532A (ja) * | 2000-01-24 | 2001-07-27 | Alps Electric Co Ltd | 発振装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3032611B2 (ja) | 2000-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3243892B2 (ja) | 信号切り替え用スイッチ | |
US4959873A (en) | Transmission line switch | |
US20050047038A1 (en) | Electric component for communication device and semiconductor device for switching transmission and reception | |
JPH06314985A (ja) | 携帯無線装置 | |
EP1012993B1 (en) | A radio front-end circuit | |
JP3107035B2 (ja) | 低雑音増幅器及びその制御回路 | |
JPH0522058A (ja) | マイクロ波増幅器のバイアス回路 | |
US6904271B2 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
JP3283968B2 (ja) | 伝送線路スイッチ | |
US5459428A (en) | Switch circuit for monolithic microwave integrated circuit device | |
JP3795282B2 (ja) | 伝送経路切替回路 | |
JP4319932B2 (ja) | デュアルバンド増幅器 | |
US6864925B2 (en) | Television tuner having less distortion | |
US6259903B1 (en) | Tuner and if amplifier | |
JP2004172936A (ja) | テレビジョンチューナの広帯域前置増幅器 | |
EP0718964A2 (en) | Switchable oscillator circuit and method | |
KR20000041721A (ko) | 캐스코드 구조의 저잡음 증폭 집적회로 | |
US20210297049A1 (en) | Variable gain amplifier and wireless communication device | |
JPH0878977A (ja) | 高周波増幅回路 | |
JPH05129842A (ja) | Fetミキサ | |
JP2000196365A (ja) | 高周波アイソレ―ションアンプ | |
JP2943348B2 (ja) | 周波数変換器 | |
JPH07307622A (ja) | 低雑音増幅器の電源回路 | |
JPH0250645B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |