JP2002164744A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP2002164744A JP2002164744A JP2000360589A JP2000360589A JP2002164744A JP 2002164744 A JP2002164744 A JP 2002164744A JP 2000360589 A JP2000360589 A JP 2000360589A JP 2000360589 A JP2000360589 A JP 2000360589A JP 2002164744 A JP2002164744 A JP 2002164744A
- Authority
- JP
- Japan
- Prior art keywords
- frequency conversion
- gate
- signal
- effect transistor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 周波数変換回路の３次相互変調歪み特性の向
上を図る。 【解決手段】 局部発振信号がゲートに入力しソースが
高周波的に接地されたＦＥＴ１のドレインと、受信高周
波信号がゲートに入力しドレインから中間周波信号が出
力するＦＥＴ２のソースとの間に、インダクタンス素子
４を接続する。さらにＦＥＴ１とＦＥＴ２のゲート幅お
よびゲート長を互に異ならせる。
上を図る。 【解決手段】 局部発振信号がゲートに入力しソースが
高周波的に接地されたＦＥＴ１のドレインと、受信高周
波信号がゲートに入力しドレインから中間周波信号が出
力するＦＥＴ２のソースとの間に、インダクタンス素子
４を接続する。さらにＦＥＴ１とＦＥＴ２のゲート幅お
よびゲート長を互に異ならせる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信機器や
放送受信機器等において受信高周波信号を中間周波数信
号に変換する周波数変換回路に係わり、特にその歪み特
性を向上させる技術に関するものである。
放送受信機器等において受信高周波信号を中間周波数信
号に変換する周波数変換回路に係わり、特にその歪み特
性を向上させる技術に関するものである。
【０００２】
【従来の技術】図２は、デュアルゲート構造の電界効果
トランジスタ２４（以下、ＦＥＴ２４とする）を使用し
た従来の周波数変換回路の一例を示す回路図である。こ
の種の周波数変換回路は、半導体微細加工技術を使用し
て、使用素子すべてまたは一部を外部素子として集積回
路化される。図２の回路例では、集積回路２３’が内部
回路として構成され、その他は外部素子を使用する構成
である。
トランジスタ２４（以下、ＦＥＴ２４とする）を使用し
た従来の周波数変換回路の一例を示す回路図である。こ
の種の周波数変換回路は、半導体微細加工技術を使用し
て、使用素子すべてまたは一部を外部素子として集積回
路化される。図２の回路例では、集積回路２３’が内部
回路として構成され、その他は外部素子を使用する構成
である。
【０００３】この周波数変換回路では、受信高周波信号
（以下、ＲＦ信号とする）がＲＦ入力端子からＲＦ入力
整合回路５及びカップリングコンデンサ６を介してＦＥ
Ｔ２４の第１ゲートＧ１に入力され、局部発振信号（以
下、ＬＯ信号とする）がＬＯ入力端子からＬＯ入力整合
回路１４及びカップリングコンデンサ１５を介してソー
ス接地型増幅回路を構成するデュアルゲート構造の電界
効果トランジスタ３（以下、ＦＥＴ３とする）の第１ゲ
ートＧ１に入力され、このＦＥＴ３により増幅されたＬ
Ｏ信号がＦＥＴ３のドレインＤより出力され、カップリ
ングコンデンサ１９を介してＦＥＴ２４の第２ゲートＧ
２に入力される。
（以下、ＲＦ信号とする）がＲＦ入力端子からＲＦ入力
整合回路５及びカップリングコンデンサ６を介してＦＥ
Ｔ２４の第１ゲートＧ１に入力され、局部発振信号（以
下、ＬＯ信号とする）がＬＯ入力端子からＬＯ入力整合
回路１４及びカップリングコンデンサ１５を介してソー
ス接地型増幅回路を構成するデュアルゲート構造の電界
効果トランジスタ３（以下、ＦＥＴ３とする）の第１ゲ
ートＧ１に入力され、このＦＥＴ３により増幅されたＬ
Ｏ信号がＦＥＴ３のドレインＤより出力され、カップリ
ングコンデンサ１９を介してＦＥＴ２４の第２ゲートＧ
２に入力される。
【０００４】このようにＲＦ信号及びＬＯ信号がＦＥＴ
２４に入力されると、ＦＥＴ２４の非線形動作によリＦ
ＥＴ２４のドレインＤからＲＦ信号とＬＯ信号の和また
は差の周波数成分が得られる。これを中間周波数信号
（以下、ＩＦ信号とする）とし、希望の中間周波数に整
合したＩＦ出力整合回路１１を介してＩＦ出力端子にＩ
Ｆ信号が出力されることにより周波数変換される。
２４に入力されると、ＦＥＴ２４の非線形動作によリＦ
ＥＴ２４のドレインＤからＲＦ信号とＬＯ信号の和また
は差の周波数成分が得られる。これを中間周波数信号
（以下、ＩＦ信号とする）とし、希望の中間周波数に整
合したＩＦ出力整合回路１１を介してＩＦ出力端子にＩ
Ｆ信号が出力されることにより周波数変換される。
【０００５】周波数変換用のＦＥＴ２４の第１、２ゲー
トＧ１，Ｇ２にはそれぞれバイアス電圧を与える抵抗
７，８が接続され、自己バイアス抵抗９とともに無信号
時のＦＥＴ２４のドレイン電流を決めている。抵抗９に
並列接続されたバイパスコンデンサ１０は接続された点
のＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピ
ーダンスを低くしている。ＦＥＴ２４のドレインＤには
チョークコイル１２を介して直流電源Ｖｄ１が接続され
ている。１３はＩＦ信号に対する接地インピーダンスを
低くするためのバイパスコンデンサである。
トＧ１，Ｇ２にはそれぞれバイアス電圧を与える抵抗
７，８が接続され、自己バイアス抵抗９とともに無信号
時のＦＥＴ２４のドレイン電流を決めている。抵抗９に
並列接続されたバイパスコンデンサ１０は接続された点
のＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピ
ーダンスを低くしている。ＦＥＴ２４のドレインＤには
チョークコイル１２を介して直流電源Ｖｄ１が接続され
ている。１３はＩＦ信号に対する接地インピーダンスを
低くするためのバイパスコンデンサである。
【０００６】ＬＯ信号増幅用のＦＥＴ３の第１ゲートＧ
１にはバイアス電圧を与える抵抗１６が接続され、第２
ゲートＧ２はＦＥＴ３のソースに接続され、自己バイア
ス抵抗１７とともにＦＥＴ３のドレイン電流を決めてい
る。抵抗１７に並列接続されたバイパスコンデンサ１８
は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地イン
ピーダンスを低くしている。ＦＥＴ３のドレインＤには
インダクタンス２１及び安定化抵抗２０を介して直流電
源Ｖｄ２が接続されている。２２はＬＯ信号に対する接
地インピーダンスを低くするためのバイパスコンデンサ
である。
１にはバイアス電圧を与える抵抗１６が接続され、第２
ゲートＧ２はＦＥＴ３のソースに接続され、自己バイア
ス抵抗１７とともにＦＥＴ３のドレイン電流を決めてい
る。抵抗１７に並列接続されたバイパスコンデンサ１８
は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地イン
ピーダンスを低くしている。ＦＥＴ３のドレインＤには
インダクタンス２１及び安定化抵抗２０を介して直流電
源Ｖｄ２が接続されている。２２はＬＯ信号に対する接
地インピーダンスを低くするためのバイパスコンデンサ
である。
【０００７】なお、デュアルゲート構造のＦＥＴ２４の
代わりに、シングルゲート構造の電界効果トランジスタ
を２つカスコード接続したものを使用しても前記と同様
に動作する。
代わりに、シングルゲート構造の電界効果トランジスタ
を２つカスコード接続したものを使用しても前記と同様
に動作する。
【０００８】
【発明が解決しようとする課題】しかしながら、図２に
示される従来の周波数変換回路では、周波数変換部のＦ
ＥＴ２４がデュアルゲート構造であるため、ＦＥＴ２４
の第１ゲートＧ１と第２ゲートＧ２の間のアイソレーシ
ョン特性が劣化している。これについては、シングルゲ
ート構造の電界効果トランジスタを２つカスコード接続
したものを使用した場合も同様である。
示される従来の周波数変換回路では、周波数変換部のＦ
ＥＴ２４がデュアルゲート構造であるため、ＦＥＴ２４
の第１ゲートＧ１と第２ゲートＧ２の間のアイソレーシ
ョン特性が劣化している。これについては、シングルゲ
ート構造の電界効果トランジスタを２つカスコード接続
したものを使用した場合も同様である。
【０００９】また、ＦＥＴ２４のソースＳに接続された
インダクタンス素子４により、ＦＥＴ２４のソースＳの
電位が高くなるため、ＦＥＴ３で増幅されＦＥＴ２４の
第２ゲートＧ２に入力されたＬＯ信号が、ＦＥＴ２４の
第１ゲートＧ１とソースＳの間に接続された付加コンデ
ンサ２５を介してＲＦ入力端子に漏洩するため、ＬＯ入
力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベ
ルが高くなる。
インダクタンス素子４により、ＦＥＴ２４のソースＳの
電位が高くなるため、ＦＥＴ３で増幅されＦＥＴ２４の
第２ゲートＧ２に入力されたＬＯ信号が、ＦＥＴ２４の
第１ゲートＧ１とソースＳの間に接続された付加コンデ
ンサ２５を介してＲＦ入力端子に漏洩するため、ＬＯ入
力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベ
ルが高くなる。
【００１０】以上のような２種類の原因によリ、ＦＥＴ
２４の第２ゲートＧ２に入力されたＬＯ信号の損失が発
生し、移動体通信機器で重要な特性の１つである３次相
互変調歪み値のレベルが高いという問題がある。
２４の第２ゲートＧ２に入力されたＬＯ信号の損失が発
生し、移動体通信機器で重要な特性の１つである３次相
互変調歪み値のレベルが高いという問題がある。
【００１１】本発明は、以上の問題点に鑑みてなされた
もので、その目的は発生する歪み、例えば、移動体通信
機器で特に重要な特性である３次相互変調歪みを小さく
し、低歪み特性を有する周波数変換回路を提供すること
にある。
もので、その目的は発生する歪み、例えば、移動体通信
機器で特に重要な特性である３次相互変調歪みを小さく
し、低歪み特性を有する周波数変換回路を提供すること
にある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に第１の発明は、周波数変換用の第１及び第２の電界効
果トランジスタと、該第１の電界効果トランジスタのド
レインと該第２の電界効果トランジスタのソースとの間
に接続されたインダクタンス素子と、第３の電界効果ト
ランジスタにより構成される局部発振信号増幅用のソー
ス接地型増幅回路とを具備し、前記第１の電界効果トラ
ンジスタは前記第３の電界効果トランジスタで増幅され
た局部発振信号が入力するゲートと高周波的に接地され
るソースを有し、前記第２の電界効果トランジスタは受
信高周波信号が入力するゲートと直流電源が印加すると
ともに中間周波数信号が出力するドレインを有し、前記
第３の電界効果トランジスタは局部発振信号が入力する
ゲートと直流電源が印加されるとともに増幅した局部発
振信号が出力するドレインを有する構成とした。
に第１の発明は、周波数変換用の第１及び第２の電界効
果トランジスタと、該第１の電界効果トランジスタのド
レインと該第２の電界効果トランジスタのソースとの間
に接続されたインダクタンス素子と、第３の電界効果ト
ランジスタにより構成される局部発振信号増幅用のソー
ス接地型増幅回路とを具備し、前記第１の電界効果トラ
ンジスタは前記第３の電界効果トランジスタで増幅され
た局部発振信号が入力するゲートと高周波的に接地され
るソースを有し、前記第２の電界効果トランジスタは受
信高周波信号が入力するゲートと直流電源が印加すると
ともに中間周波数信号が出力するドレインを有し、前記
第３の電界効果トランジスタは局部発振信号が入力する
ゲートと直流電源が印加されるとともに増幅した局部発
振信号が出力するドレインを有する構成とした。
【００１３】第２の発明は、第１の発明において、前記
周波数変換用の第１及び第２の電界効果トランジスタの
ゲート幅が互いに異なる構成とした。
周波数変換用の第１及び第２の電界効果トランジスタの
ゲート幅が互いに異なる構成とした。
【００１４】第３の発明は、第１の発明において、前記
周波数変換用の第１及び第２の電界効果トランジスタの
ゲート長が互いに異なる構成とした。
周波数変換用の第１及び第２の電界効果トランジスタの
ゲート長が互いに異なる構成とした。
【００１５】第４の発明は、第１の発明において、前記
周波数変換用の第１の電界効果トランジスタのゲート幅
とゲート長を前記第２の電界効果トランジスタのそれら
と異ならせた構成とした。
周波数変換用の第１の電界効果トランジスタのゲート幅
とゲート長を前記第２の電界効果トランジスタのそれら
と異ならせた構成とした。
【００１６】
【発明の実施の形態】図１は、本発明の周波数変換回路
の１つの実施形態を示す回路図である。この周波数変換
回路では、電界効果トランジスタ１（以下、ＦＥＴ１と
する）と、電界効果トランジスタ２（以下、ＦＥＴ２と
する）と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳ
との間に接続されたインダクタンス素子４とから周波数
変換部の主要部が構成されている。ＦＥＴ１，２のゲー
トＧにはそれぞれバイアス電圧を与える抵抗７，８が接
続され、ＦＥＴ１のソースＳに接続された自己バイアス
抵抗９とともに無信号時のＦＥＴ１，２のドレイン電流
を決めている。抵抗９に並列接続のバイパスコンデンサ
１０はＦＥＴ１のソースＳのＲＦ信号、ＬＯ信号、ＩＦ
信号に対する対接地インピーダンスを低くしている。Ｆ
ＥＴ２のドレインＤにはチョークコイル１２を介して直
流電源Ｖｄ１が接続されている。１３はＩＦ信号に対す
る接地インピーダンスを低くするためのバイパスコンデ
ンサである。
の１つの実施形態を示す回路図である。この周波数変換
回路では、電界効果トランジスタ１（以下、ＦＥＴ１と
する）と、電界効果トランジスタ２（以下、ＦＥＴ２と
する）と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳ
との間に接続されたインダクタンス素子４とから周波数
変換部の主要部が構成されている。ＦＥＴ１，２のゲー
トＧにはそれぞれバイアス電圧を与える抵抗７，８が接
続され、ＦＥＴ１のソースＳに接続された自己バイアス
抵抗９とともに無信号時のＦＥＴ１，２のドレイン電流
を決めている。抵抗９に並列接続のバイパスコンデンサ
１０はＦＥＴ１のソースＳのＲＦ信号、ＬＯ信号、ＩＦ
信号に対する対接地インピーダンスを低くしている。Ｆ
ＥＴ２のドレインＤにはチョークコイル１２を介して直
流電源Ｖｄ１が接続されている。１３はＩＦ信号に対す
る接地インピーダンスを低くするためのバイパスコンデ
ンサである。
【００１７】ＬＯ信号増幅用のソース接地型増幅回路を
構成するＦＥＴ３の第１ゲートＧ１にはバイアス電圧を
与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３
のソースＳに接続され、自己バイアス抵抗１７とともに
ＦＥＴ３のドレイン電流を決めている。抵抗１７に並列
接続のバイパスコンデンサ１８は、ＦＥＴ３のソースＳ
のＬＯ信号に対する対接地インピータンスを低くしてい
る。ＦＥＴ３のドレインＤにはインダクタンス２１及び
安定化抵抗２０を介して直流電源Ｖｄ２が接続されてい
る。２２はＬＯ信号に対する接地インピーダンスを低く
するためのバイパスコンデンサである。
構成するＦＥＴ３の第１ゲートＧ１にはバイアス電圧を
与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３
のソースＳに接続され、自己バイアス抵抗１７とともに
ＦＥＴ３のドレイン電流を決めている。抵抗１７に並列
接続のバイパスコンデンサ１８は、ＦＥＴ３のソースＳ
のＬＯ信号に対する対接地インピータンスを低くしてい
る。ＦＥＴ３のドレインＤにはインダクタンス２１及び
安定化抵抗２０を介して直流電源Ｖｄ２が接続されてい
る。２２はＬＯ信号に対する接地インピーダンスを低く
するためのバイパスコンデンサである。
【００１８】ＲＦ信号はＲＦ入力端子からＲＦ入力整合
回路５及びカップリングコンデンサ６を介してＦＥＴ２
のゲートＧに入力され、ＬＯ信号はＬＯ入力整合回路１
４及びカップリングコンデンサ１５を介してＦＥＴ３の
第１ゲートＧ１に入力され、このＦＥＴ３により増幅さ
れたＬＯ信号はＦＥＴ３のドレインＤより出力され、カ
ップリングコンデンサ１９を介してＦＥＴ１のゲートＧ
に入力され、ＩＦ信号はＦＥＴ２のドレインＤからＩＦ
出力整合回路１１を介してＩＦ出力端子に出力される。
回路５及びカップリングコンデンサ６を介してＦＥＴ２
のゲートＧに入力され、ＬＯ信号はＬＯ入力整合回路１
４及びカップリングコンデンサ１５を介してＦＥＴ３の
第１ゲートＧ１に入力され、このＦＥＴ３により増幅さ
れたＬＯ信号はＦＥＴ３のドレインＤより出力され、カ
ップリングコンデンサ１９を介してＦＥＴ１のゲートＧ
に入力され、ＩＦ信号はＦＥＴ２のドレインＤからＩＦ
出力整合回路１１を介してＩＦ出力端子に出力される。
【００１９】以上のように、周波数変換部をＦＥＴ１、
２と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの
間に接続したインダクタンス素子４からなる回路構成に
することによリ、ＬＯ入力端子からＲＦ入力端子へ漏洩
するＬＯ信号の電力レベルが抑制され、３次相互変調歪
みの劣化が抑制される。また、このインダクタンス素子
４はＦＥＴ２に対して負帰還回路として動作し、３次相
互変調歪み特性が向上する。
２と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの
間に接続したインダクタンス素子４からなる回路構成に
することによリ、ＬＯ入力端子からＲＦ入力端子へ漏洩
するＬＯ信号の電力レベルが抑制され、３次相互変調歪
みの劣化が抑制される。また、このインダクタンス素子
４はＦＥＴ２に対して負帰還回路として動作し、３次相
互変調歪み特性が向上する。
【００２０】実際に図１に示す周波数変換回路におい
て、ＦＥＴ１，２，３としてＧａＡｓＭＥＳＦＥＴを使
用して集積回路２３を半導体集積回路化し、その他の素
子を外部素子として構成し、ＲＦ信号周波数８８１ＭＨ
ｚ、ＬＯ信号周波数１０６４．６ＭＨｚ、ＩＦ信号周波
数１８３．６ＭＨｚ、ＬＯ信号電力レベル−１２ｄＢｍ
の条件で測定をすると、出力３次インターセプトポイン
ト値が、図２に示した従来の周波数変換回路では１５ｄ
Ｂｍであったものが、図１に示す周波数変換回路では１
７．５ｄＢｍになって２．５ｄＢｍ増加し、３次相互変
調歪み特性が改善されていることが確認できた。
て、ＦＥＴ１，２，３としてＧａＡｓＭＥＳＦＥＴを使
用して集積回路２３を半導体集積回路化し、その他の素
子を外部素子として構成し、ＲＦ信号周波数８８１ＭＨ
ｚ、ＬＯ信号周波数１０６４．６ＭＨｚ、ＩＦ信号周波
数１８３．６ＭＨｚ、ＬＯ信号電力レベル−１２ｄＢｍ
の条件で測定をすると、出力３次インターセプトポイン
ト値が、図２に示した従来の周波数変換回路では１５ｄ
Ｂｍであったものが、図１に示す周波数変換回路では１
７．５ｄＢｍになって２．５ｄＢｍ増加し、３次相互変
調歪み特性が改善されていることが確認できた。
【００２１】なお、前記実施形態ではＦＥＴ１のゲート
幅及びゲート長はＦＥＴ２のそれと等しく構成している
がこれに限られない。例えば、ＦＥＴ１のゲート幅をＦ
ＥＴ２のそれに対して１．５〜２倍に設定すると、出力
３次インターセプトポイント値が０．２〜１．４ｄＢｍ
改善される。また、逆にＦＥＴ２のゲート幅をＦＥＴ１
のそれに対して１．５〜８倍に設定しても、出力３次イ
ンターセプトポイント値が０．８〜４．２ｄＢｍ改善さ
れる。さらに、ＦＥＴ２のゲート長を１μｍとしＦＥＴ
１のそれを０．５μｍに設定すると、出力３次インター
セプトポイント値が２．３ｄＢｍ改善される。さらに、
ＦＥＴ１のゲート幅とゲート長のそれぞれがＦＥＴ２の
それぞれと異なる構成として３次相互変調歪み特性を改
善することも可能である。インダクタンス素子４につい
ては、これを０．１〜２ｎＨの範囲から選択すると３次
相互変調歪み特性の改善に効果的である。
幅及びゲート長はＦＥＴ２のそれと等しく構成している
がこれに限られない。例えば、ＦＥＴ１のゲート幅をＦ
ＥＴ２のそれに対して１．５〜２倍に設定すると、出力
３次インターセプトポイント値が０．２〜１．４ｄＢｍ
改善される。また、逆にＦＥＴ２のゲート幅をＦＥＴ１
のそれに対して１．５〜８倍に設定しても、出力３次イ
ンターセプトポイント値が０．８〜４．２ｄＢｍ改善さ
れる。さらに、ＦＥＴ２のゲート長を１μｍとしＦＥＴ
１のそれを０．５μｍに設定すると、出力３次インター
セプトポイント値が２．３ｄＢｍ改善される。さらに、
ＦＥＴ１のゲート幅とゲート長のそれぞれがＦＥＴ２の
それぞれと異なる構成として３次相互変調歪み特性を改
善することも可能である。インダクタンス素子４につい
ては、これを０．１〜２ｎＨの範囲から選択すると３次
相互変調歪み特性の改善に効果的である。
【００２２】また、前記回路構成において、直流電源Ｖ
ｄ１はチョークコイル１２を介してＦＥＴ２のドレイン
Ｄに供給しているが、このチョークコイル１２を使用せ
ずにＩＦ出力整合回路１１内に存在するインダクタンス
素子をチョークコイルとして兼用させ、これを介してＦ
ＥＴ２のドレインＤに電源電圧を供給することも可能で
ある。
ｄ１はチョークコイル１２を介してＦＥＴ２のドレイン
Ｄに供給しているが、このチョークコイル１２を使用せ
ずにＩＦ出力整合回路１１内に存在するインダクタンス
素子をチョークコイルとして兼用させ、これを介してＦ
ＥＴ２のドレインＤに電源電圧を供給することも可能で
ある。
【００２３】さらに、図１の周波数変換回路はその使用
素子すべてを集積回路化すること、または一部の素子を
外部素子として集積回路化することが可能である。
素子すべてを集積回路化すること、または一部の素子を
外部素子として集積回路化することが可能である。
【００２４】
【発明の効果】以上説明したように本発明によれば、受
信高周波信号を入力する第２のＦＥＴと局部発振信号を
入力する第１のＦＥＴの間にインダクタンス素子を接続
することで、周波数変換回路の３次相互変調歪み特性の
向上が図られ、集積回路化が容易な周波数変換回路が実
現できる利点がある。
信高周波信号を入力する第２のＦＥＴと局部発振信号を
入力する第１のＦＥＴの間にインダクタンス素子を接続
することで、周波数変換回路の３次相互変調歪み特性の
向上が図られ、集積回路化が容易な周波数変換回路が実
現できる利点がある。
【図１】 本発明の周波数変換回路の１つの実施形態の
回路図である。
回路図である。
【図２】 従来の周波数変換器の回路図である。
１，２：ＦＥＴ、３：デュアルゲート構造ＦＥＴ、４：
インダクタンス素子、５：ＲＦ入力整合回路、６：カッ
プリングコンデンサ、７，８：ゲートバイアス抵抗、
９：自己バイアス抵抗、１０：バイパスコンデンサ、１
１：ＩＦ出力整合回路、１２：チョークコイル、１３：
バイパスコンデンサ、１４：ＬＯ入力整合回路、１５：
カップリングコンデンサ、１６：ゲートバイアス抵抗、
１７：自己バイアス抵抗、１８：バイパスコンデンサ、
１９：カップリングコンデンサ、２０：安定化抵抗、２
１：インダクタンス、２２：バイパスコンデンサ、２
３，２３’：集積回路、２４：デュアルゲート構造ＦＥ
Ｔ、２５：ゲート・ソース間付加コンデンサ、ＲＦ：Ｒ
Ｆ入力端子、ＬＯ：ＬＯ入力端子、ＩＦ：ＩＦ出力端
子、Ｖｄ１，Ｖｄ２：直流電源
インダクタンス素子、５：ＲＦ入力整合回路、６：カッ
プリングコンデンサ、７，８：ゲートバイアス抵抗、
９：自己バイアス抵抗、１０：バイパスコンデンサ、１
１：ＩＦ出力整合回路、１２：チョークコイル、１３：
バイパスコンデンサ、１４：ＬＯ入力整合回路、１５：
カップリングコンデンサ、１６：ゲートバイアス抵抗、
１７：自己バイアス抵抗、１８：バイパスコンデンサ、
１９：カップリングコンデンサ、２０：安定化抵抗、２
１：インダクタンス、２２：バイパスコンデンサ、２
３，２３’：集積回路、２４：デュアルゲート構造ＦＥ
Ｔ、２５：ゲート・ソース間付加コンデンサ、ＲＦ：Ｒ
Ｆ入力端子、ＬＯ：ＬＯ入力端子、ＩＦ：ＩＦ出力端
子、Ｖｄ１，Ｖｄ２：直流電源
Claims (4)
- 【請求項１】周波数変換用の第１及び第２の電界効果ト
ランジスタと、該第１の電界効果トランジスタのドレイ
ンと該第２の電界効果トランジスタのソースとの間に接
続されたインダクタンス素子と、第３の電界効果トラン
ジスタにより構成される局部発振信号増幅用のソース接
地型増幅回路とを具備し、 前記第１の電界効果トランジスタは前記第３の電界効果
トランジスタで増幅された局部発振信号が入力するゲー
トと高周波的に接地されるソースを有し、前記第２の電
界効果トランジスタは受信高周波信号が入力するゲート
と直流電源が印加するとともに中間周波数信号が出力す
るドレインを有し、前記第３の電界効果トランジスタは
局部発振信号が入力するゲートと直流電源が印加される
とともに増幅した局部発振信号が出力するドレインを有
することを特徴とする周波数変換回路。 - 【請求項２】請求項１記載の周波数変換回路において、
前記周波数変換用の第１及び第２の電界効果トランジス
タのゲート幅が互いに異なることを特徴とする周波数変
換回路。 - 【請求項３】請求項１記載の周波数変換回路において、
前記周波数変換用の第１及び第２の電界効果トランジス
タのゲート長が互いに異なることを特徴とする周波数変
換回路。 - 【請求項４】請求項１記載の周波数変換回路において、
前記周波数変換用の第１の電界効果トランジスタのゲー
ト幅とゲート長を前記第２の電界効果トランジスタのそ
れらと異ならせたことを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360589A JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360589A JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164744A true JP2002164744A (ja) | 2002-06-07 |
| JP4572032B2 JP4572032B2 (ja) | 2010-10-27 |
Family
ID=18832164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360589A Expired - Fee Related JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4572032B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738337A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 低歪カスケード回路 |
| JPH0897641A (ja) * | 1994-09-27 | 1996-04-12 | Fujitsu Ltd | 高周波モジュール |
| JPH08340272A (ja) * | 1995-04-12 | 1996-12-24 | Matsushita Electric Ind Co Ltd | フロントエンド回路 |
| JPH09294026A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 半導体回路 |
| JPH10290121A (ja) * | 1997-04-14 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Ｆｅｔミキサ |
-
2000
- 2000-11-28 JP JP2000360589A patent/JP4572032B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738337A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 低歪カスケード回路 |
| JPH0897641A (ja) * | 1994-09-27 | 1996-04-12 | Fujitsu Ltd | 高周波モジュール |
| JPH08340272A (ja) * | 1995-04-12 | 1996-12-24 | Matsushita Electric Ind Co Ltd | フロントエンド回路 |
| JPH09294026A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 半導体回路 |
| JPH10290121A (ja) * | 1997-04-14 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Ｆｅｔミキサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4572032B2 (ja) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765702B2 (ja) | 超短波ミキサー | |
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| EP0446275A4 (en) | Single input to differential output amplifier | |
| JPH0376609B2 (ja) | ||
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JP3657079B2 (ja) | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 | |
| US4774477A (en) | Power amplifier having low intermodulation distortion | |
| US7038548B2 (en) | Amplifier circuit for AM broadcasting | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP2894893B2 (ja) | ミキサ回路 | |
| KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
| JPH09162657A (ja) | マイクロ波電力増幅回路 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JP2943348B2 (ja) | 周波数変換器 | |
| JPH03120902A (ja) | 半導体装置及びミキサ回路 | |
| JP4271794B2 (ja) | 周波数変換回路 | |
| JP2003264432A (ja) | 周波数変換回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 | |
| JPH0837425A (ja) | 低歪みミキサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4572032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |