JPH10290121A

JPH10290121A - Ｆｅｔミキサ

Info

Publication number: JPH10290121A
Application number: JP9625897A
Authority: JP
Inventors: Junji Ito; 順治伊藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-04-14
Filing date: 1997-04-14
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】高い変換利得と、低い歪みとを共に最適化で
きるＦＥＴミキサを提供する。【解決手段】第１ゲートを有する第１ＦＥＴと、第２
ゲートを有する第２ＦＥＴと、第３ゲートを有する第３
ＦＥＴとを備えたＦＥＴミキサであって、第１ＦＥＴお
よび第２ＦＥＴの高周波特性が、第３ＦＥＴの高周波特
性と実質的に異なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信機のフロント
エンド回路に含まれるミキサに関しており、特に電界効
果トランジスタを用いて周波数変換をおこなうＦＥＴミ
キサに関する。

【０００２】

【従来の技術】近年、携帯電話無線機における小型化、
軽量化および低価格化が進んでいる。小型な携帯機器を
実現するためには、部品の消費電力を下げることによっ
て、搭載する電池の大きさをできるだけ小さくするのが
効果である。これを実現するために低消費電流で優れた
高周波特性を有するガリウムひ素（「ＧａＡｓ」とす
る）ショットキーゲート電界効果型トランジスタ（「Ｍ
ＥＳＦＥＴ」とする）を用いたミキサが広く用いられて
いる。

【０００３】ミキサは例えば、アンテナから入力され、
高周波増幅器を通った高周波信号（「ＲＦ信号」とす
る）を、局部発振器から出力された信号（「ＬＯ信号」
とする）と混合することによって、ＲＦ信号より低い周
波数をもつ中間周波信号（「ＩＦ信号」とする）に変換
する。このようなミキサの増幅素子としては、デュアル
ゲートを有するＧａＡｓＭＥＳＦＥＴがよく使用され
る。一般的には、デュアルゲートＧａＡｓＭＥＳＦＥＴ
は、その一方のゲートにおいてＲＦ信号を、またその他
方のゲートにおいてＬＯ信号を受け取り、そのドレイン
においてＩＦ信号を出力する。

【０００４】このようにデュアルゲートＧａＡｓＭＥＳ
ＦＥＴを用いたミキサを改良したものとして、トリプル
ゲートＧａＡｓＭＥＳＦＥＴを用いたミキサがある。例
えば、特開平第６−２９１５５６号公報は、トリプルゲ
ートＧａＡｓＭＥＳＦＥＴを用いたミキサを開示してい
る。

【０００５】

【発明が解決しようとする課題】しかし上記公報に記載
されたような従来技術によるミキサは、変換利得および
歪みの２つのパラメータを最適化することが困難であ
る。具体的には、従来技術によるミキサにおいては、Ｉ
Ｆ信号より高い周波数のＲＦ信号およびＬＯ信号につい
て変換利得を最適化すると、ＩＦ信号の歪みが最適化さ
れない。またミキサをＲＦ信号およびＬＯ信号について
最適化すると、ＩＦ信号が過度に増幅される結果、増幅
されたＩＦ信号が、混合および周波数変換動作に悪影響
を与えることがある。

【０００６】逆にＩＦ信号の歪みを最適化すると、ＲＦ
信号およびＬＯ信号の変換利得が最適化されない。

【０００７】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、高い変換利得と、低い歪
みとを共に最適化できるＦＥＴミキサを提供することに
ある。

【０００８】

【課題を解決するための手段】本発明によるＦＥＴミキ
サは、第１ゲートを有する第１ＦＥＴと、第２ゲートを
有する第２ＦＥＴと、第３ゲートを有する第３ＦＥＴと
を備えたＦＥＴミキサであって、該第１ＦＥＴおよび該
第２ＦＥＴの高周波特性が、該第３ＦＥＴの高周波特性
と実質的に異なり、そのことにより上記目的が達成され
る。

【０００９】ある実施形態では、前記第１ＦＥＴおよび
前記第２ＦＥＴの電流利得遷移周波数の平均値に対す
る、前記第３ＦＥＴの電流利得遷移周波数の比が約０．
５以下である。

【００１０】ある実施形態では、前記第１ＦＥＴおよび
前記第２ＦＥＴの最大発振周波数の平均値に対する、前
記第３ＦＥＴの最大発振周波数の比が約０．５以下であ
る。

【００１１】ある実施形態では、前記第３ＦＥＴのメイ
ソンのユニラテラル電力利得が、前記第１ＦＥＴおよび
前記第２ＦＥＴのメイソンのユニラテラル電力利得の平
均値よりも約３ｄＢ以上小さい。

【００１２】ある実施形態では、前記第１ＦＥＴおよび
前記第２ＦＥＴのゲート長の平均値に対する、前記第３
ＦＥＴのゲート長の比が約１．５以上である。

【００１３】ある実施形態では、前記第１、第２および
第３ＦＥＴのドレイン電流が流れる向きに沿って、該第
３、該第２および該第１ゲートの順に配置されている。

【００１４】ある実施形態では、前記第３ゲートに対向
する部分に実質的にｐ層が形成されていない。

【００１５】

【発明の実施の形態】図面を参照しながら本発明の実施
の形態を説明する。図面において、同じ参照符号は同じ
構成要素を表す。本明細書において、高周波とは、典型
的には数１００ＭＨｚから数ＧＨｚの範囲をいうが、こ
れには限られない。

【００１６】図１は、本発明によるＦＥＴミキサＭＸの
回路図である。ＦＥＴミキサＭＸは、３つのゲートを有
するＦＥＴ（いわゆる「トリプルゲートＦＥＴ」）Ｑ
０を備えている。本実施の形態における「トリプルゲー
トＦＥＴ」は、３つのゲートＧ１、Ｇ２およびＧ３にそ
れぞれ対応する３つのＦＥＴとして機能する部分を単一
のチップ上に備えている。これらの３つのＦＥＴは、別
個のパッケージに封入されているわけではないが、便宜
上、ゲートＧ１、Ｇ２およびＧ３に対応する部分を「Ｆ
ＥＴＱ１」、「ＦＥＴＱ２」および「ＦＥＴＱ
３」とよぶ。

【００１７】ミキサＭＸは、ノードＴＲＦにおいて、典
型的にはフロントエンド回路の高周波増幅器から出力さ
れたＲＦ信号を受け取る。本実施の形態においては、Ｒ
Ｆ信号の周波数は、１．９ＧＨｚである。受け取られた
ＲＦ信号は、ＲＦ整合回路ＭＲＦに与えられる。ＲＦ整
合回路ＭＲＦは、ノードＴＲＦにおいて接続される前段
の回路と、結合用のキャパシタＣＲＦ、後述するゲート
バイアス回路、およびゲートＧ２を含む後段の回路との
インピーダンス整合をとる。ＲＦ整合回路ＭＲＦは、Ｒ
Ｆ信号をキャパシタＣＲＦを通してゲートＧ２に出力す
る。

【００１８】ミキサＭＸは、ノードＴＬＯにおいて、典
型的にはフロントエンド回路の局部発振器から出力され
たＬＯ信号を受け取る。本実施の形態においては、ＬＯ
信号の周波数は、１．６６ＧＨｚである。受け受け取ら
れたＬＯ信号は、ＬＯ整合回路ＭＬＯに与えられる。Ｌ
Ｏ整合回路ＭＬＯは、ノードＴＬＯにおいて接続される
前段の回路と、結合用のキャパシタＣＬＯ、後述するゲ
ートバイアス回路、およびゲートＧ１を含む後段の回路
とのインピーダンス整合をとる。ＲＦ整合回路ＭＬＯ
は、ＬＯ信号をキャパシタＣＬＯを通してゲートＧ１に
出力する。

【００１９】ゲートＧ１は、ノードＴＧ１において供給
される直流電圧を抵抗器ＲＧ１を通して受け取ることに
よって、所望のゲートバイアスを得る。キャパシタＣＧ
１は、ノードＴＧ１およびグラウンドの間に接続され
て、電源に含まれる不要な信号成分をグラウンドにバイ
パスする。同様にゲートＧ２は、ノードＴＧ２において
供給される直流電圧を抵抗器ＲＧ２を通して受け取るこ
とによって、所望のゲートバイアスを得る。キャパシタ
ＣＧ２は、ノードＴＧ２およびグラウンドの間に接続さ
れて、電源に含まれる不要な信号成分をグラウンドにバ
イパスする。

【００２０】ＦＥＴＱ１およびＱ２は、それぞれソー
ス接地された２つのＦＥＴがカスケード接続されている
とみなせる。ＦＥＴＱ１およびＱ２による利得は、ふ
つう「変換利得」とよばれるもので、本実施の形態にお
いては、５ｄＢである。本発明によるＦＥＴミキサは、
ＲＦ信号およびＬＯ信号を混合し周波数変換するＦＥＴ
Ｑ１およびＱ２の高周波特性が、ＩＦ信号を緩衝増幅
する（すなわち次段とのバッファとして機能する）ＦＥ
ＴＱ３の高周波特性と実質的に異なる。したがって、
要求される変換利得を実現するために、混合・周波数変
換をおこなうＦＥＴＱ１およびＱ２を最適化すること
ができる。

【００２１】図１に示すように本実施の形態において
は、ＦＥＴＱ１、ＦＥＴＱ２およびＦＥＴＱ３が
カスケード接続されている。ＦＥＴＱ１、ＦＥＴＱ
２およびＦＥＴＱ３に共通なドレイン電流は、電源か
らノードＶｄｄおよびインダクタＬＤを通して供給され
る。キャパシタＣＤは、ノードＶｄｄおよびグラウンド
の間に接続されて、電源に含まれる不要な信号成分をグ
ラウンドにバイパスする。ソースＳは、自己バイアス用
の抵抗器ＲＳおよびバイパス用のキャパシタＣＳによっ
てグラウンドに接続されている。

【００２２】ＦＥＴＱ１およびＦＥＴＱ２は、ノー
ドＴＲＦおよびＴＬＯからそれぞれ入力されたＲＦ信号
およびＬＯ信号を混合し、混合された信号をカスケード
接続されたＦＥＴＱ３に出力する。

【００２３】ＦＥＴＱ３のゲートＧ３は、キャパシタ
ＣＧ３を通してグラウンドに接続される。ゲート接地さ
れたＦＥＴＱ３は、低入力インピーダンスおよび高出
力インピーダンスをもつ。ゲート接地されたＦＥＴＱ
３と、ソース接地されたＦＥＴＱ１およびＱ２とをカ
スケード接続することによって、ＦＥＴＱ１およびＦ
ＥＴＱ２のドレイン・ゲート間の帰還容量による効果
をなくすことができる。その結果、ＦＥＴＱ３の利得
は低いものの、周波数特性が改善され、低い歪みを実現
できる。ゲートＧ３は、ノードＴＧ３において供給され
る直流電圧を抵抗器ＲＧ３を通して受け取ることによっ
て、所望のゲートバイアスを得る。

【００２４】ＦＥＴＱ３は、混合された信号を増幅
し、結合用のキャパシタＣＩＦを通して、ドレインＤか
らＩＦ整合回路ＭＩＦに出力する。ＦＥＴＱ３は、緩
衝増幅をおこなう。言い換えれば、ＦＥＴＱ３は、ノ
ードＴＩＦにおいて接続される後段の回路、例えば中間
周波増幅器や中間周波フィルタとのアイソレーションを
確保するバッファ回路として機能する。ゲート接地を用
いることによって、ＦＥＴＱ３による利得は、例えば
周波数が１．９ＧＨｚにおいて、−５ｄＢ（すなわち増
幅率＜１）であるが、その代わりに歪み特性の指標とな
る出力換算された３次相互変調歪みのインターセプト・
ポイントは、５ｄＢｍと高くできる。

【００２５】ＩＦ整合回路ＭＩＦは、結合用のキャパシ
タＣＩＦ、前述したドレインバイアス回路、およびＦＥ
ＴＱ０を含む前段の回路と、ノードＴＩＦにおいて接
続される後段の回路とのインピーダンス整合をとる。Ｉ
Ｆ整合回路ＭＩＦは、ＩＦ信号をノードＴＩＦにおいて
出力する。本実施の形態においては、ＩＦ信号の周波数
は、２４０ＭＨｚである。

【００２６】本発明によるＦＥＴミキサは、ＦＥＴＱ
１およびＱ２の高周波特性が、ＦＥＴＱ３の高周波特
性と実質的に異なる。これにより、上述のように、ＲＦ
信号およびＬＯ信号の混合・周波数変換をおこなうＦＥ
ＴＱ１およびＱ２と、緩衝増幅をおこなうＦＥＴＱ
３とをそれぞれ最適化することができる。具体的には、
ＦＥＴＱ１およびＱ２が、ＲＦ信号およびＬＯ信号の
周波数において所望の変換利得を得るように、かつＦＥ
ＴＱ３が、ＩＦ信号の周波数において所望の歪み特性
を得るように最適化できるという効果を有する。したが
って本発明によれば、ＦＥＴＱ１およびＱ２の変換効
率を高くしながらも、ＦＥＴＱ３の歪み特性を改善す
ることによって、ＦＥＴミキサの性能を全体として向上
させることができる効果が得られる。

【００２７】本明細書において、「高周波特性が実質的
に異なる」とは、後述する条件１〜条件４のうちの少な
くとも１つを満たすことをいう。条件１〜条件４のうち
の複数の条件を満たすものも本発明の範囲に含まれる。

【００２８】（条件１：電流利得遷移周波数ｆＴ）条件
１は、「ＦＥＴＱ１およびＱ２の電流利得遷移周波数
の平均値に対する、ＦＥＴＱ３の電流利得遷移周波数
の比が約０．５以下である」という条件である。条件１
を満たすようなＦＥＴＱ１、Ｑ２およびＱ３を用いる
ことによって、混合・周波数変換と、緩衝増幅とを効果
的に実現できる。

【００２９】遷移周波数は、ＦＥＴの電流利得｜ｈ₂₁｜
が１（つまり０ｄＢ）になる周波数である。ところが後
述する最大発振周波数ｆｍａｘと同様に、遷移周波数を
実測することはできない。なぜなら現在、試作または市
販されているＦＥＴの遷移周波数は、例えば２０ＧＨｚ
のオーダーになるからである。したがって実際には、ま
ず最大発振周波数ｆｍａｘと同様に、実測されたスキャ
ッタリング・パラメータ（「Ｓパラメータ」とする）か
ら電流利得｜ｈ₂₁｜²を求める。次にこの｜ｈ₂ ₁｜²が６
ｄＢ／ｏｃｔ．で減少する直線を外挿して｜ｈ₂₁｜²＝
１（つまり０ｄＢ）の直線と交わる点の周波数を電流利
得遷移周波数ｆＴとして用いる。

【００３０】図２は、条件１を満たすＦＥＴＱ１、Ｑ
２およびＱ３の電流利得遷移周波数ｆＴを示すグラフで
ある。横軸は使用周波数ｆ（単位：ＧＨｚ）を示し、縦
軸は利得Ｇ（単位：ｄＢ）を示す。図２において、｜ｈ
₂₁｜²（Ｑ１）、｜ｈ₂₁｜²（Ｑ２）および｜ｈ₂₁｜
²（Ｑ３）は、使用周波数ｆが変化したときのそれぞれ
ＦＥＴＱ１、Ｑ２およびＱ３の電流利得｜ｈ₂₁｜²の
変化を表すプロットである。また横軸にプロットされた
周波数ｆＴ１、ｆＴ２およびｆＴ３は、それぞれＦＥＴ
Ｑ１、Ｑ２およびＱ３の電流利得遷移周波数を示す。
また周波数ｆＴ１２は、周波数ｆＴ１およびｆＴ２の平
均値を示す。

【００３１】この条件１が満たされれば本発明の効果を
得ることができる。しかし条件１の代わりに、「ＦＥＴ
Ｑ１およびＦＥＴＱ２の電流利得遷移周波数の平均
値に対する、ＦＥＴＱ３の電流利得遷移周波数の比が
約０．３以下である」という条件１’が満たされても、
本発明の効果に近い効果が得られる。

【００３２】なお、もしＬＯ信号の周波数がＲＦ信号の
周波数より高いなら、周波数ｆＴ１も周波数ｆＴ２より
高いのが好ましい。またＬＯ信号の周波数がＲＦ信号の
周波数に近接しているなら、周波数ｆＴ１も周波数ｆＴ
２に近接しているのが好ましい。

【００３３】条件１を満たすことによって、ＦＥＴＱ
３がＩＦ信号の周波数においては緩衝増幅のための所望
の利得をもち、ＲＦ信号およびＬＯ信号の周波数におい
ては十分小さな利得しかもたないようにすることができ
る。これによりＦＥＴＱ３は、選択的にＩＦ信号だけ
を増幅することができる。またＦＥＴＱ３が不要なＬ
Ｏ信号を後段の回路に漏洩することを防止できる。

【００３４】なお電流利得遷移周波数ｆＴは、ｆＴ＝ｖ
ｓａｔ／２πＬＧとかけ、ここで、ｖｓａｔは、ＧａＡ
ｓ中の電子の飽和速度であり、ＬＧは、ゲート長を表
す。この式は、電流利得遷移周波数ｆＴがゲート長ＬＧ
に反比例することを示す。したがって電流利得遷移周波
数ｆＴを変化させるためには、ゲート長ＬＧを変化させ
ればよい。

【００３５】（条件２：最大発振周波数ｆｍａｘ）条件
２は、「ＦＥＴＱ１およびＱ２の最大発振周波数の平
均値に対する、ＦＥＴＱ３の最大発振周波数の比が約
０．５以下である」という条件である。条件２を満たす
ようなＦＥＴＱ１、Ｑ２およびＱ３を用いることによ
って、混合・周波数変換と、緩衝増幅とを効果的に実現
できる。

【００３６】最大発振周波数ｆｍａｘは、ＦＥＴが発振
可能な最大の周波数である。ＦＥＴが発振するためには
利得がなければならず、その意味で最大単方向電力利得
Ｇｕｍａｘが１（つまり０ｄＢ）となる周波数である。
ところが前述の遷移周波数と同様に、最大発振周波数ｆ
ｍａｘを実測することはできない。したがって実際に
は、実測されたＳパラメータから利得Ｇｕｍａｘを求め
る。次にこのＧｕｍａｘが６ｄＢ／ｏｃｔ．で減少する
直線を外挿してＧｕｍａｘ＝１（つまり０ｄＢ）の直線
と交わる点の周波数を最大発振周波数ｆｍａｘとして用
いる。

【００３７】図３は、条件２を満たすＦＥＴＱ１、Ｑ
２およびＱ３の最大発振周波数ｆｍａｘを示すグラフで
ある。横軸は使用周波数ｆ（単位：ＧＨｚ）を示し、縦
軸は利得Ｇ（単位：ｄＢ）を示す。図３において、Ｇｕ
ｍａｘ（Ｑ１）、Ｇｕｍａｘ（Ｑ２）およびＧｕｍａｘ
（Ｑ３）は、使用周波数ｆが変化したときのそれぞれＦ
ＥＴＱ１、Ｑ２およびＱ３の最大単方向電力利得Ｇｕ
ｍａｘの変化を表すプロットである。また横軸にプロッ
トされた周波数ｆｍａｘ１、ｆｍａｘ２およびｆｍａｘ
３は、それぞれＦＥＴＱ１、Ｑ２およびＱ３の最大発
振周波数を示す。また周波数ｆｍａｘ１２は、周波数ｆ
ｍａｘ１およびｆｍａｘ２の平均値を示す。

【００３８】この条件２が満たされれば本発明の効果を
得ることができる。しかし条件２の代わりに、「ＦＥＴ
Ｑ１およびＱ２の最大発振周波数の平均値に対する、
ＦＥＴＱ３の最大発振周波数の比が約０．３以下であ
る」という条件２’が満たされても、本発明の効果に近
い効果が得られる。

【００３９】なお、もしＬＯ信号の周波数がＲＦ信号の
周波数より高いなら、周波数ｆｍａｘ１も周波数ｆｍａ
ｘ２より高いのが好ましい。またＬＯ信号の周波数がＲ
Ｆ信号の周波数に近接しているなら、周波数ｆｍａｘ１
も周波数ｆｍａｘ２に近接しているのが好ましい。

【００４０】（条件３：メイソンのユニラテラル電力利
得Ｕ）条件３は、「ＦＥＴＱ３のメイソンのユニラテ
ラル電力利得が、ＦＥＴＱ１およびＱ２のメイソンの
ユニラテラル電力利得の平均値よりも約３ｄＢ以上小さ
い」という条件である。条件３を満たすようなＦＥＴ
Ｑ１、Ｑ２およびＱ３を用いることによって、混合・周
波数変換と、緩衝増幅とを効果的に実現できる。

【００４１】メイソンのユニラテラル電力利得Ｕは、能
動素子の性能指標として広く用いられており、Ｓパラメ
ータを用いて表せば、数１および数２のようになる。数
１は、メイソンのユニラテラル電力利得Ｕを示す式であ
り、数２は、安定係数Ｋを示す式である。

【００４２】

【数１】

【００４３】

【数２】

【００４４】本明細書において、数１および数２で定義
されるメイソンのユニラテラル電力利得Ｕは、ＲＦ信号
の周波数およびＬＯ信号の周波数の平均の周波数を用い
て算出する。

【００４５】この条件３が満たされれば本発明の効果を
得ることができる。しかし条件３の代わりに、「ＦＥＴ
Ｑ３のメイソンのユニラテラル電力利得が、ＦＥＴ
Ｑ１およびＱ２のメイソンのユニラテラル電力利得の平
均値よりも約６ｄＢ以上小さい」という条件３’が満た
されても、本発明の効果に近い効果が得られる。

【００４６】（条件４：ゲート長ＧＬ）条件４は、「Ｆ
ＥＴＱ１およびＦＥＴＱ２のゲート長の平均値に対
する、ＦＥＴＱ３のゲート長の比が約１．５以上であ
る」という条件である。条件４を満たすようなＦＥＴ
Ｑ１、Ｑ２およびＱ３を用いることによって、混合・周
波数変換と、緩衝増幅とを効果的に実現できる。

【００４７】図４は、条件４を満たす本発明によるＦＥ
Ｔミキサに用いられるＦＥＴＱ０の断面構造図であ
る。断面は、ドレイン電流のパスに平行であり、かつゲ
ートＧ１、Ｇ２およびＧ３が設けられている面に垂直で
ある。ｎ型チャネル層４０および高濃度ｎ型層４２は、
オーミック電極を接続する。ｐ型バッファ層４４は、ゲ
ート長が短いＦＥＴＱ１およびＦＥＴＱ２の短チャ
ネル効果を抑制するはたらきをする。ＧａＡｓ絶縁性基
板４６の上には、ｎ型チャネル層４０、高濃度ｎ型層４
２およびｐ型バッファ層４４が設けられている。

【００４８】ゲートＧ３に対向する部分には、実質的に
ｐ層が形成されていない。これにより、長いゲート長に
おいてＦＥＴの閾値の制御が用意になる。またイオン注
入してＦＥＴを形成する場合、ｐ層を注入しないことに
よって結晶の劣化が少なくなり、その結果、ＲＦ特性の
劣化も防止することができるという効果が得られる。

【００４９】図５は、条件４を満たすＦＥＴＱ１、Ｑ
２およびＱ３の利得Ｇおよび出力換算された３次相互変
調歪みのインターセプト・ポイントＯＩＰ３を示すグラ
フである。横軸は使用周波数ｆ（単位：Ｈｚ）を示し、
左の縦軸は利得Ｇ（単位：ｄＢ）を、右の縦軸は出力換
算された３次相互変調歪みのインターセプト・ポイント
ＯＩＰ３（単位：ｄＢｍ）を示す。図５において、Ｇ
（Ｑ１）、Ｇ（Ｑ２）およびＧ（Ｑ３）は、使用周波数
ｆが変化したときのそれぞれＦＥＴＱ１、Ｑ２および
Ｑ３の利得Ｇの変化を表すプロットであり、またＯＩＰ
３（Ｑ１）、ＯＩＰ３（Ｑ２）およびＯＩＰ３（Ｑ３）
は、使用周波数ｆが変化したときのそれぞれＦＥＴＱ
１、Ｑ２およびＱ３の出力換算された３次相互変調歪み
のインターセプト・ポイントＯＩＰ３の変化を表すプロ
ットである。また横軸にプロットされた周波数ｆＬＯ、
ｆＲＦおよびｆＩＦは、それぞれＬＯ信号、ＲＦ信号お
よびＩＦ信号の周波数を示す。

【００５０】図５に示すように、ゲート長ＧＬを長くす
れば、利得は減少するが、逆に相互変調歪みの特性は改
善される（つまり３次相互変調歪みのインターセプト・
ポイントが大きくなる）。

【００５１】図４に示す実施の形態においては、ＦＥＴ
Ｑ１およびＱ２のゲート長が０．５μｍであり、ＦＥ
ＴＱ３のゲート長が１．０μｍである。図４において
は、利得Ｇ（Ｑ１）およびＧ（Ｑ２）のプロットが互い
に同一であり、出力換算された３次相互変調歪みのイン
ターセプト・ポイントＯＩＰ３（Ｑ１）およびＯＩＰ３
（Ｑ２）のプロットが互いに同一であるが、これには限
られない。例えば、図２および図３に示されるように異
なるプロットであってもよい。

【００５２】この条件４が満たされれば本発明の効果を
得ることができる。しかし条件４の代わりに、「ＦＥＴ
Ｑ１およびＦＥＴＱ２のゲート長の平均値に対す
る、ＦＥＴＱ３のゲート長の比が約２．０以上であ
る」という条件４’が満たされても、本発明の効果に近
い効果が得られる。

【００５３】図４に示すＦＥＴＱ０は、ＦＥＴＱ
１、Ｑ２およびＱ３のドレイン電流が流れる向きに沿っ
て、ゲートＧ１、Ｇ２およびＧ３の順に配置されてい
る。これにより、隣接するＦＥＴＱ１およびＱ２によ
って混合・周波数変換をおこなうことができるので、効
率よく周波数を変換できる。

【００５４】図６は、条件４を満たすＦＥＴＱ１、Ｑ
２およびＱ３の電流利得遷移周波数ｆＴを示すグラフで
ある。横軸はＦＥＴのゲート長ＧＬを示し、縦軸は電流
利得遷移周波数ｆＴを示す。図６において、横軸にプロ
ットされたゲート長ＧＬ１、ＧＬ２およびＧＬ３は、そ
れぞれゲートＧ１、Ｇ２およびＧ３のゲート長を示す。
また縦軸にプロットされた電流利得遷移周波数ｆＴ１、
ｆＴ２およびｆＴ３は、それぞれＦＥＴＱ１、Ｑ２お
よびＱ３の電流利得遷移周波数を示し、周波数ｆＬＯ、
ｆＲＦおよびｆＩＦは、それぞれＬＯ信号、ＲＦ信号お
よびＩＦ信号の周波数を示す。

【００５５】図６においては、ｆＩＦ＜ｆＴ３＜ｆＬＯ
＜ｆＲＦ＜ｆＴ１，ｆＴ２なる関係が満たされる。この
関係を満たすことによって、ＦＥＴＱ１およびＱ２が
ＲＦ信号およびＬＯ信号を十分な利得で増幅し、ＦＥＴ
Ｑ３がＩＦ信号だけを増幅するようにできる。なお、
図６においては、ゲート長ＧＬ１およびＧＬ２が互いに
等しいために、周波数ｆＴ１＝ｆＴ２であるがこれには
限られず、異なっていてもよい。しかし周波数ｆＴ１お
よびｆＴ２のいずれも周波数ｆＲＦより大きいことが必
要である。

【００５６】以上の実施の形態においては、本発明のＦ
ＥＴミキサが携帯電話無線機のフロントエンド回路に用
いられるとして説明したが、使用周波数帯、無線機の用
途などはこれに限られない。また本発明のＦＥＴミキサ
は、受信機および送受信機のいずれのフロントエンド回
路にも利用できる。

【００５７】本実施の形態においては、入力された信号
の混合・増幅をおこなう素子としてトリプルゲートＦＥ
ＴＱ０を用いたがこれには限られない。例えば、上述
の条件１〜条件４を満たすように、図７に示すように、
カスケード接続された１つのシングルゲートＦＥＴと、
１つのデュアルゲートＦＥＴとを用いてもよい。図７に
おいて、ＦＥＴＱ１およびＱ２は、デュアルゲートＦ
ＥＴに含まれる。また図８に示すように、カスケード接
続された３つのシングルゲートＦＥＴを用いてもよい。

【００５８】上述の電流利得遷移周波数ｆＴ、最大発振
周波数ｆｍａｘおよびメイソンのユニラテラル電力利得
ＵをＦＥＴＱ１、Ｑ２およびＱ３によって変化させる
ためには、例えば、ゲート長ＧＬを変化させればよい。
例えば、条件１〜条件３の少なくともを満たすようにＦ
ＥＴＱ１およびＱ２のゲート長よりもＦＥＴＱ３の
ゲート長を長くすることによって、本発明の効果が得ら
れる。

【００５９】本明細書のＲＦ整合回路ＭＲＦ、ＬＯ整合
回路ＭＬＯおよびＩＦ整合回路ＭＩＦ、およびＦＥＴ
Ｑ０のそれぞれの端子にバイアスを供給する回路は、Ｆ
ＥＴＱ０の適切な動作を確保するためのものであり、そ
れらの詳細な回路構成は、適宜、改変（省略または追
加）することができる。さらに別個の整合回路およびバ
イアス回路を単一の回路に統合してもよい。

【００６０】

【発明の効果】本発明によれば、ＦＥＴミキサを構成す
る３つのＦＥＴのうち、少なくとも２つのＦＥＴの高周
波特性を変えることによって、高い変換利得と、低い歪
みとを共に最適化できるＦＥＴミキサを提供することが
できる。

【図面の簡単な説明】

【図１】本発明によるＦＥＴミキサＭＸの回路図であ
る。

【図２】条件１を満たすＦＥＴＱ１、Ｑ２およびＱ３
の電流利得遷移周波数ｆＴを示すグラフである。

【図３】条件２を満たすＦＥＴＱ１、Ｑ２およびＱ３
の最大発振周波数ｆｍａｘを示すグラフである。

【図４】本発明によるＦＥＴミキサに用いられるＦＥＴ
Ｑ０の断面構造図である。

【図５】条件４を満たすＦＥＴＱ１、Ｑ２およびＱ３
の利得Ｇおよび出力換算された３次相互変調歪みのイン
ターセプト・ポイントＯＩＰ３を示すグラフである。

【図６】条件４を満たすＦＥＴＱ１、Ｑ２およびＱ３
の電流利得遷移周波数ｆＴを示すグラフである。

【図７】ＦＥＴＱ０の他の例を示す概略図である。

【図８】ＦＥＴＱ０のさらに他の例を示す概略図であ
る。

【符号の説明】Ｑ０、Ｑ１、Ｑ２、Ｑ３電界効果トランジスタＴＲＦ、ＴＬＯ、ＴＩＦ、ＴＧ１、ＴＧ２、ＴＧ３、Ｖ
ｄｄノードＭＲＦＲＦ整合回路ＭＬＯＬＯ整合回路ＭＩＦＩＦ整合回路ＣＲＦ、ＣＬＯ、ＣＩＦ、ＣＧ１、ＣＧ２、ＣＧ３、Ｃ
Ｄ、ＣＳキャパシタＲＧ１、ＲＧ２、ＲＧ３、ＲＳ抵抗器ＬＤインダクタ

Claims

【特許請求の範囲】

【請求項１】第１ゲートを有する第１ＦＥＴと、第２
ゲートを有する第２ＦＥＴと、第３ゲートを有する第３
ＦＥＴとを備えたＦＥＴミキサであって、該第１ＦＥＴおよび該第２ＦＥＴの高周波特性が、該第
３ＦＥＴの高周波特性と実質的に異なるＦＥＴミキサ。
【請求項２】前記第１ＦＥＴおよび前記第２ＦＥＴの
電流利得遷移周波数の平均値に対する、前記第３ＦＥＴ
の電流利得遷移周波数の比が約０．５以下である請求項
１に記載のＦＥＴミキサ。
【請求項３】前記第１ＦＥＴおよび前記第２ＦＥＴの
最大発振周波数の平均値に対する、前記第３ＦＥＴの最
大発振周波数の比が約０．５以下である請求項１に記載
のＦＥＴミキサ。
【請求項４】前記第３ＦＥＴのメイソンのユニラテラ
ル電力利得が、前記第１ＦＥＴおよび前記第２ＦＥＴの
メイソンのユニラテラル電力利得の平均値よりも約３ｄ
Ｂ以上小さい請求項１に記載のＦＥＴミキサ。
【請求項５】前記第１ＦＥＴおよび前記第２ＦＥＴの
ゲート長の平均値に対する、前記第３ＦＥＴのゲート長
の比が約１．５以上である請求項１に記載のＦＥＴミキ
サ。
【請求項６】前記第１、第２および第３ＦＥＴのドレ
イン電流が流れる向きに沿って、該第３、該第２および
該第１ゲートの順に配置されている請求項１に記載のＦ
ＥＴミキサ。
【請求項７】前記第３ゲートに対向する部分に実質的
にｐ層が形成されていない請求項６に記載のＦＥＴミキ
サ。