KR101517852B1 - 피드백 회로를 갖는 혼합기 mmic - Google Patents

피드백 회로를 갖는 혼합기 mmic Download PDF

Info

Publication number
KR101517852B1
KR101517852B1 KR1020150017811A KR20150017811A KR101517852B1 KR 101517852 B1 KR101517852 B1 KR 101517852B1 KR 1020150017811 A KR1020150017811 A KR 1020150017811A KR 20150017811 A KR20150017811 A KR 20150017811A KR 101517852 B1 KR101517852 B1 KR 101517852B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
gate
drain
local oscillation
Prior art date
Application number
KR1020150017811A
Other languages
English (en)
Inventor
이경학
장정석
Original Assignee
주식회사 웨이브트랙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이브트랙 filed Critical 주식회사 웨이브트랙
Priority to KR1020150017811A priority Critical patent/KR101517852B1/ko
Application granted granted Critical
Publication of KR101517852B1 publication Critical patent/KR101517852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Abstract

국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)가 개시된다. 이 MMIC는 국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10)와, 국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - 를 포함하는 아이솔레이션 회로(20)와, 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2)를 포함하는, 피드백 회로(30);를 포함한다.

Description

피드백 회로를 갖는 혼합기 MMIC{MIXER MMIC WITH FEEDBACK CIRCUIT}
본 발명은 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)에 관한 것이고, 구체적으로는, 고선형성과 국부발진 신호(LO)와 고주파 신호(RF)/중간주파 신호(IF) 간의 높은 격리도(Isolation)를 갖도록 하기 위해 피드백 회로를 추가한 저항성 혼합기 MMIC에 관한 것이다.
최근 이동통신 시장은 음성 통신 위주에서 대용량의 데이터 통신이 주를 이루는 방식으로 빠르게 진화해 왔다. 대량의 데이터 통신으로의 통신 형태의 변화는 많은 채널 용량을 요구하게 된다. 그러나, 한정된 주파수 자원 때문에 넘쳐나는 모바일 데이터 트래픽을 감당하기 힘든 실정이다. 이러한 모바일 데이터 트래픽을 해소하기 위하여 4세대 통신 방식으로의 국내는 물론 세계 통신 시장의 진화가 빠르게 진행되고 있다. 3세대 WCDMA 통신 방식을 대체하여 3.9 또는 4세대 통신 방식의 기준에 부합하도록 발전된 방식이 LTE-Advanced 기술이며, Carrier Aggregation은 LTE-Advanced 통신방식의 주파수 채널 효율을 증대시킬 수 있는 핵심기술 중 하나이다. LTE-Advanced의 Carrier Aggregation 기술을 적용하여 전 세계의 무선 통신 사업자들이 보유하고 있는 인접되지 않은 한정된 주파수 자원을 효율적으로 활용할 수 있는 기술적 토대가 되고 있으나, 기본적으로 두 개 이상의 carrier 주파수를 사용하게 되어 주파수간의 상호변조(Intermodulation) 문제가 기존의 3G 방식에 비해 좀 더 중요한 요소가 된다. 이에 선형성 확보 문제가 이전의 통신 방식에 비해 크게 대두되고 있다. 이 문제에 관하여는 "LTE/LTE-Advanced 핵심기술 및 발전 전망"(김정호, 전자공학회 논문지 제49권 TC편 제6호, 2012년 6월)과, "A 0.6-3.6GHz CMOS Wideband Demodulator for 4G mobile handsets"(Antoine Khy, Bernard Huyart, Proceedings of the 7th European Microwave Integrated Circuits Conference, pp560-563, 2012년 10월) 등에 언급되고 있다.
따라서, 당해 기술 분야에서는 전 세계적으로 1.8GHz 대역이나 2.6GHz 대역에 집중되어 있는 LTE 주파수 대역에서 모두 사용할 수 있으며 비교적 넓은 주파수 대역에서 고 선형성을 유지하면서 비교적 저렴하며 보편화된 공정(예컨대, 0.5㎛ p-HEMT(pseudo-morphic High Electron Mobility Transistor) 제조 공정을 이용하여 혼합기 설계 기술에 대한 요구가 있다.
특허문헌1 : 대한민국등록특허 10-1470509(2014.12.02. 등록) 특허문헌2 : 대한민국등록특허 10-0956585(2010.04.29. 등록)
비특허문헌1 : "LTE/LTE-Advanced 핵심기술 및 발전 전망"(김정호, 전자공학회 논문지 제49권 TC편 제6호, 2012년 6월) 비특허문헌2 : "A 0.6-3.6GHz CMOS Wideband Demodulator for 4G mobile handsets"(Antoine Khy, Bernard Huyart, Proceedings of the 7th European Microwave Integrated Circuits Conference, pp560-563, 2012년 10월) 비특허문헌3 : Stephen A. Mass의 "A GaAs MESFET Mixer with very low intermodulation"(IEEE Trans. Microwave Theory Tech., Vol. MTT-35, 1987, p.425) 비특허문헌4 : "Microwave Mixers"(Dedham, MA:Artech House, 1986, ISBN:0890061718) 비특허문헌5 : I.D.Robertson, S.Lucyszyn의 "RFIC and MMIC design and technology)(London: The institution of Electrical Engineers, 2001, SIBN:0852967861)
본 발명이 해결하고자 하는 과제는 비교적 넓은 주파수 대역에서 국부발진 신호의 변화에 따른 변환 성능이 비교적 일정하도록 하고 높은 격리도를 유지하면서도 변환 손실이 적은 혼합기 MMIC를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 양상에 따른 모놀리식 고주파 집적회로(Monolithic Microwave Integrated Circuit, MMIC)는, 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)로서, 국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10)와, 국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - 를 포함하는 아이솔레이션 회로(20)와, 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2)를 포함하는, 피드백 회로(30)를 포함한다.
일 실시예에 따라, 상기 제2 트랜지스터의 드레인 단자(D2)는 상기 제1 트랜지스터의 게이트 단자(G1) 및 상기 국부발진 신호 증폭기의 출력단자(OUT1)에 공통으로 연결되며, 상기 제2 트랜지스터의 소스 단자(S2)는 상기 제1 트랜지스터의 드레인 단자(D1)와 연결되며, 상기 제2 트랜지스터의 게이트 단자(G2)는 상기 제2 트랜지스터의 드레인 단자(D2)와 단락(short)된다.
일 실시예에 따라, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는, 전계효과 트랜지스터(FET) 또는 p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자일 수 있다.
일 실시예에 따라, 상기 제1 트랜지스터의 등가회로는, 게이트 단자와 드레인 단자 사이에 직렬로 순차적으로 연결된 게이트 저항(Rg1), 게이트-드레인 커패시턴스(Cgd1) 및 드레인 저항(Rd1)와, 일단이 소스 단자에 연결되는 소스 저항(Rs1)과, 상기 게이트 저항(Rg1)과 상기 게이트-드레인 커패시턴스(Cgd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 게이트-소스 커패시턴스(Cgs1) - 상기 게이트-소스 커패시턴스(Cgs1) 양단에는 게이트 전압(Vg1)이 걸림 - 와, 상기 게이트-드레인 커패시턴스(Cgd1)과 상기 드레인 저항(Rd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 드레인 컨덕턴스(Gd1) - 상기 드레인 컨덕턴스(Gd1) 양단에는 게이트 전압(Vg1)이 걸림 - 를 포함하며, 상기 제2 트랜지스터의 등가회로는, 일단이 소스 단자에 연결되는 소스 저항(Rs2)과, 상기 소스 저항(Rs2)의 타단과 드레인 단자(D2) 사이에서 병렬로 연결되는, 드레인 컨덕턴스(Gd2) 및 게이트-소스 커패시턴스(Cgs2) - 상기 드레인 컨덕턴스(Gd2) 및 상기 게이트-소스 커패시턴스(Cgs2) 양단에는 게이트 전압(Vg2)이 걸리며, 상기 드레인 단자(D2) 및 상기 게이트 단자(G2)는 상기 제1 트랜지스터의 게이트 단자(G1)와 공통 노드임 - 를 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 일 양상에 따른 모놀리식 고주파 집적회로는, 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)로서, 국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10) - 상기 국부발진 신호의 전력은 -4 dBm 내지 4 dBm일 때이고, 주파수는 0.5 내지 2.6 GHz의 범위임 - 와, 0.5㎛ p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자 제조 공정으로 제조되고, 국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - 와, 0.25㎛ 내지 0.5㎛ p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자 제조 공정으로 제조되고, 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2) - 상기 제2 트랜지스터의 드레인 단자(D2)는 상기 제1 트랜지스터의 게이트 단자(G1) 및 상기 국부발진 신호 증폭기의 출력단자(OUT1)에 공통으로 연결되며, 상기 제2 트랜지스터의 소스 단자(S2)는 상기 제1 트랜지스터의 드레인 단자(D1)와 연결되며, 상기 제2 트랜지스터의 게이트 단자(G2)는 상기 제2 트랜지스터의 드레인 단자(D2)와 단락(short)됨 - ; 를 포함하며, 0.5 내지 2.6 GHz 의 주파수 범위에서 동작시, 상기 제1 트랜지스터의 등가회로는, 게이트 단자와 드레인 단자 사이에 직렬로 순차적으로 연결된 게이트 저항(Rg1), 게이트-드레인 커패시턴스(Cgd1) 및 드레인 저항(Rd1)과, 일단이 소스 단자에 연결되는 소스 저항(Rs1)과, 상기 게이트 저항(Rg1)과 상기 게이트-드레인 커패시턴스(Cgd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 게이트-소스 커패시턴스(Cgs1) - 상기 게이트-소스 커패시턴스(Cgs1) 양단에는 게이트 전압(Vg1)이 걸림 - 와, 상기 게이트-드레인 커패시턴스(Cgd1)과 상기 드레인 저항(Rd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 드레인 컨덕턴스(Gd1) - 상기 드레인 컨덕턴스(Gd1) 양단에는 게이트 전압(Vg1)이 걸림 - 를 포함하며, 0.5 내지 2.6 GHz 의 주파수 범위에서 동작시, 상기 제2 트랜지스터의 등가회로는, 일단이 소스 단자에 연결되는 소스 저항(Rs2)과, 상기 소스 저항(Rs2)의 타단과 드레인 단자(D2) 사이에서 병렬로 연결되는, 드레인 컨덕턴스(Gd2) 및 게이트-소스 커패시턴스(Cgs2) - 상기 드레인 컨덕턴스(Gd2) 및 상기 게이트-소스 커패시턴스(Cgs2) 양단에는 게이트 전압(Vg2)이 걸리며, 상기 드레인 단자(D2) 및 상기 게이트 단자(G2)는 상기 제1 트랜지스터의 게이트 단자(G1)와 공통 노드임 - 를 포함한다.
이상과 같이 본 발명은 피드백 회로를 구비한 새로운 개념의 혼합기 MMIC를 제공함으로써, 넓은 주파수 범위에서 국부발진 신호(LO) 전력의 변화에 따른 성능 변화를 최소화하면서도 높은 격리도를 유지할 수 있으며 변환 손실이 적은 효과를 갖는다.
도 1은 본 발명의 일 실시예에 따른 혼합기 모놀리식 고주파 집적 회로를 블록화하여 나타낸 도면이고,
도 2는 국부발진 신호 증폭기의 채용을 고려한 혼합기 모놀리식 고주파 집적 회로(이하, 이를 혼합기 MMIC 라고도 함)의 선형 설계 결과의 이득을 보여주는 그래프이고,
도 3은 국부발진 신호 증폭기(10)의 대신호 분석 특성을 나타내는 것으로서, 국부발진 신호를 -4 내지 4dBm의 전력으로 인가시, 국부발진 신호 증폭기(10)에서의 출력의 변화를 확인한 결과를 보여주는 그래프이고,
도 4의 등가회로는 낮은 드레인 전압에서 전계효과 트랜지스터(FET)의 고주파 모델 등가회로이고,
도 5는 도 1의 일 예로서, 피드백 회로(30)가 구비된 혼합기 MMIC(100)가 사용된 예를 보여주는 도면로서, 특히 다이오드 타입의 피드백 회로(10)가 적용된 저항성 FET 혼합기의 회로도이며,
도 6은 고주파에 대한 도 5의 등가회로도이며,
도 7은 도 1의 일 예를 간략화한 피드백회로(30)가 내장된 혼합기 MMIC의 도면이며,
도 8은 본 발명의 일 실시예에 따른 혼합기 MMIC(100)에서 국부발진 신호(LO')의 전력에 따른 피드백 회로(30)의 임피던스 변화를 보여주는 그래프이며,
도 9는 본 발명의 일 실시예에 따른 혼합기 MMIC(100)의 출력측에서의 임피던스(Zin)를 확인하기 위한 구성도이고,
도 10은 도 9에서 국부발진 신호의 전력을 -8 내지 8dBm을 갖도록 하여 입력한 경우의 임피던스 특성 그래프이다.
도 11은 국부발진 신호(LO)의 전력 변화에 따른 변환이득을 나타낸 그래프이고,
도 12는 피드백 회로(30)의 추가 전후의 혼합기의 중간주파(IF) 출력 특성을 나타낸 그래프이고,
도 13은 혼합기의 선형 성능 특성을 나타내는 지표 중 하나인 3차 혼변조 왜곡신호(IIP3) 특성을 나타낸 그래프이고,
도 14는 RF, IF 단자에서의 국부발진 신호(LO)의 양을 나타내는 그래프이다.
이하에서는 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 설명한다. 첨부된 도면들 및 이에 관한 설명은 당해 기술 분야에서 통상의 기술을 가진 자로 하여금 본 발명에 관한 이해를 돕기 위한 의도로 예시된 것이지, 본 발명의 범위를 한정하려는 의도로 제시된 것은 아님에 유의하여야 할 것이다.
본 발명에 따른 혼합기 모놀리식 집적회로는 국부발진 신호 전력이 -4 내지 4 dBm에서 국부발진 신호의 변화에 따른 변환 성능이나 선형성 등이 일정하게 유지되도록 하였다. 이러한 특성을 갖도록 하기 위해 새로운 개념의 트랜지스터를 이용한 피드백 회로를 구성하여, 국부발진 신호의 전력 변화에 따른 성능 변화를 최소화하였으며 넓은 주파수 대역에서 사용할 수 있는 모놀리식 집적회로 주파수 혼합기 성능을 보여준다. 설계 결과, 국부발진 신호 전력이 -4 내지 4dBm이고, 주파수가 0.5 내지 2.6GHz 범위인 경우 변환 손실이 약 5dB 이하이며, 혼합기의 선형 성능 특성 지표인 3차 혼변조 왜곡신호(IIP3)가 약 30dBm 이상인 특성을 갖는 특성을 보인다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 모놀리식 고주파 집적회로(MMIC)는, 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)로서, 국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10)와, 국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - 를 포함하는 아이솔레이션 회로(20)와, 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2)를 포함하는, 피드백 회로(30)를 포함한다. 도 2를 함께 참조하면, 제2 트랜지스터(TR2)의 드레인 단자(D2)는 제1 트랜지스터(TR1의 게이트 단자(G1) 및 국부발진 신호 증폭기(10)의 출력단자(OUT1)에 공통으로 연결되며, 제2 트랜지스터(TR2)의 소스 단자(S2)는 제1 트랜지스터(TR1)의 드레인 단자(D1)와 연결되며, 제2 트랜지스터(TR2)의 게이트 단자(G2)는 제2 트랜지스터(TR2)의 드레인 단자(D2)와 단락(short)된다. 그리고, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)는, 전계효과 트랜지스터(FET) 또는 p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자일 수 있다. 바람직하게는, 0.5㎛ p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자 제조 공정으로 제조된 p-HEMT일 수 있다. 도 1에서 R1은 제1 트랜지스터(TR1)의 게이트 단자(G1)의 플로팅을 방지하기 위한 소자로서, 비교적 높은 저항값을 갖는다. 참조부호 42 및 44는 각각 고주파 신호(RF) 측 대역통과필터(BPF) 및 중간주파 신호(IF) 측 대역통과필터이다.
이하에서는, 본 발명의 일 실시예에 따라, 도면들을 참조하여 국부발진 신호 증폭기(10)와, 트랜지스터, 특히 저항성 FET를 포함하는 혼합기(Mixer)(20, 30)의 모놀리식 고주파 집적회로(MMIC)의 설계와 관련된 사항들을 예를 들어, 차례대로 설명하도록 한다.
국부발진 신호 증폭기 설계
저항성 혼합기에 인가되는 국부 발진기(Local Oscillator)의 출력 전력의 크기는 시스템 사양에 따라 다양한 값을 갖는다. 특히 근래의 무선 통신 시스템에서는 하나의 국부(local) 신호를 분기하여 사용하기 때문에 혼합기에 인가되는 국부발진 신호(LO)의 크기는 필연적으로 작아지게 된다. 따라서, 국부발진 신호를 안정적으로 인가하기 위해 국부발진기(Local Oscillator)와 혼합기(Mixer) 사이에 국부발진 증폭기를 삽입하게 되는데, 본 발명에서는 이 국부발진 신호 증폭기(10)를 함께 집적화하여 설계하였다.
일반적으로, 혼합기, 즉 주파수 혼합기는 펌핑되어 인가되는 국부발진 신호의 세기에 따라 선형 성능 및 변환손실이 크게 영향을 받게 된다. 그러므로, 국부발진 신호 증폭기 추가 설계는 저항성 혼합기의 선형 성능 및 변환 손실이 최소화 될 수 있도록 설계되어야 한다. 또한, 국부발진 신호의 크기 변화에 크게 영향받지 않도록 -4 내지 +4dBm 사이의 신호가 인가되더라도 국부발진 신호 증폭기를 채용하지 않는 종래의 혼합기와 그 성능이 유사하도록 설계하여야 한다.
이를 고려하여 설계한 결과가 도 2와 같다. 도 2의 선형 설계 결과에서 알 수 있듯이 900MHz 대역에서 최적화된 국부발진 신호 증폭기(10)는 그 대역 내에서 15dB 이상의 높은 이득을 가지면서 부하의 조건에 상관없이 안정된 동작을 갖도록 하였다.
도 3은 국부발진 신호 증폭기(10)의 대신호 분석 특성을 나타낸 그래프로서 국부발진 신호를 -4 내지 4dBm의 전력으로 인가시, 국부발진 신호 증폭기(10)에서의 출력의 변화를 확인한 결과이다. 도 3에 보여진 결과에서 알 수 있는 바와 같이, 국부발진 신호의 전력의 가변 범위 내에서 비교적 일정한 비율로 증폭율이 변화됨을 확인할 수 있으며, 결론적으로, 약 12dBm 이상의 안정적인 국부발진 신호전력이 혼합기에 인가됨을 알 수 있다.
저항성 FET 혼합기 설계
일반적으로 주파수 혼합에 있어서 비선형 성분을 이용하게 되면 기생 혼합 성분과 상호 변조 왜곡(Inter-Modulation Distortin) 성분이 발생된다. 반면에 만약 전압이나 전류 제어 회로 요소를 이용하여 구현하면 주파수 혼합기는 어떤 기생 응답 없이 구현이 가능하다. 이러한 전압제어 회로 요소는 바이어스되지 않은 전계효과 트랜지스터(FET)의 채널 컨덕턴스(Channel Conductance)에서 존재할 수 있다. 바이어스되지 않은 FET를 기초로 한 주파수 혼합기는 저항성 FET 혼합기로 일컬어진다. 이러한 저항성 FET 혼합기는 최초로 Stephen A. Mass에 의해 구현되었으며, 구체적인 내용은 Stephen A. Mass의 "A GaAs MESFET Mixer with very low intermodulation"(IEEE Trans. Microwave Theory Tech., Vol. MTT-35, 1987, p.425), 또는 "Microwave Mixers"(Dedham, MA:Artech House, 1986, ISBN:0890061718)에 개시되어 있으며, 이를 참조할 수 있다.
도 4의 등가회로는 낮은 드레인 전압에서 전계효과 트랜지스터(FET)의 고주파 모델 등가회로이다. 이러한 등가회로는 전형적인 p-HEMT 소자에서도 그대로 적용된다. 여기서 게이트 바이어스 전압(Vg)의 변화에 따른 채널 컨덕턴스(Gd)의 변화는 일반적으로 지수함수적으로 변화된다.
이와 같이 게이트 바이어스 전압(Vg)의 변화에 따른 채널 컨덕턴스(Gd)의 변화는 게이트 바이어스 전압(Vg)의 특정 범위 이상에서는 상대적으로 선형적으로 변화된다. 이런 선형적 특성은 강하게 비선형적 능동 FET 전달컨덕턴스와 쇼트키(Schottky) 다이오드의 접합저항(junction resistance)과는 대조되며, 이는 인가된 전압에 따라 지수 함수적으로 변화된다. 따라서, 국부발진 신호(LO)가 게이트 단자(G)에 인가되어질 때 매우 낮은 국부발진 신호(LO) 하모닉 성분들의 시변 컨덕턴스가 발생된다. 이는 혼합기가 낮은 기생 주파수 혼합 성분들을 갖도록 하는 결과를 가져온다. 또한, 저항성 FET 혼합기는 낮은 DC 전력소비뿐만 아니라, 국부발진 신호(LO) 단자와 고주파(RF)/중간주파(IF) 단자 간 분리가 자연스럽게 이루어지도록 하여 LO-RF/IF 격리도(Isolation)가 좋아지도록 하는 장점을 가지고 있다. 이에 관한 내용들은, I.D.Robertson, S.Lucyszyn의 "RFIC and MMIC design and technology)(London: The institution of Electrical Engineers, 2001, SIBN:0852967861)에 개시되어 있으며, 이를 참조할 수 있다.
본 발명에서는 높은 선형성을 얻기 위해, p-HEMT(구체적으로는, 0.25㎛ 내지 0.5㎛ E/D mode p-HEMT)를 이용하여 저항성 FET 주파수 혼합기 MMIC를 설계하였다. 또한, 국부발진 신호(LO)의 전력 변화에 따른 변환이득의 변화를 최소화시키며, 선형성 확보를 위해 도 5에 보여진 것과 같은 피드백 형태의 회로(30)가 삽입된 구조를 설계하였다. 도 5에서는 국부발진 신호 증폭기(10)를 삭제하였으며, LO' 신호는 도 1에서 국부발진 신호 증폭기(10)의 출력단(OUT1)에서 출력되는 신호이다. 특히, 도 5는 다이오드 타입의 피드백 회로(10)가 적용된 저항성 FET 혼합기의 회로도이며, 도 6은 고주파에 대한 도 5의 등가회로도이다. 도 5 및 도 6을 함께 참고하면, 저항성 FET 혼합기의 구조에서 증폭된 국부발진 신호(LO')가 인가되어지는 제1 트랜지스터(20)의 게이트 단자(G1)와 RF/IF 단자로 이용되는 드레인 단자(D1)를 제2 트랜지스터(30)의 게이트 단자(G2)와 드레인 단자(D2)를 단락시켜 소스 단자(S2)와 드레인 단자(D2) 사이의 게이트-소스 커패시턴스(Cgs2)와 소스 저항(Rs2)의 조합으로 이루어지는 피드백(Feedback) 라인을 형성하여 전체 혼합기 MMIC(100)의 증폭된 국부발진 신호(LO') 인가단(도 1에서, OUT1, R1 및 G1의 공통 노드인 N1)으로 사용되는 게이트 단자(G2)에서 바라본 임피던스를 동적으로 변화시키는 역할을 하게 된다.
도 1, 도 5 및 도 6을 함께 참조하여, 등가회로를 구체적으로 살펴보면, 본 발명의 일 실시예에 따른 제1 트랜지스터(TR1)의 등가회로는, 게이트 단자(G1)와 드레인 단자(D1) 사이에 직렬로 순차적으로 연결된 게이트 저항(Rg1), 게이트-드레인 커패시턴스(Cgd1) 및 드레인 저항(Rd1)와, 일단이 소스 단자(S1)에 연결되는 소스 저항(Rs1)과, 상기 게이트 저항(Rg1)과 상기 게이트-드레인 커패시턴스(Cgd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 게이트-소스 커패시턴스(Cgs1) - 여기서, 상기 게이트-소스 커패시턴스(Cgs1) 양단에는 게이트 전압(Vg1)이 걸림 - 와, 상기 게이트-드레인 커패시턴스(Cgd1)과 상기 드레인 저항(Rd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 드레인 컨덕턴스(Gd1) - 여기서, 상기 드레인 컨덕턴스(Gd1) 양단에는 게이트 전압(Vg1)이 걸림 - 를 포함한다. 그리고,상기 제2 트랜지스터(TR2)의 등가회로는, 일단이 소스 단자(S2)에 연결되는 소스 저항(Rs2)과, 상기 소스 저항(Rs2)의 타단과 드레인 단자(D2) 사이에서 병렬로 연결되는, 드레인 컨덕턴스(Gd2) 및 게이트-소스 커패시턴스(Cgs2) - 여기서, 상기 드레인 컨덕턴스(Gd2) 및 상기 게이트-소스 커패시턴스(Cgs2) 양단에는 게이트 전압(Vg2)이 걸리며, 상기 드레인 단자(D2) 및 상기 게이트 단자(G2)는 상기 제1 트랜지스터(TR1)의 게이트 단자(G1)와 공통 노드임 - 를 포함한다.
도 7은 도 1의 일 예를 간략화한 피드백회로(30)가 내장된 혼합기 MMIC의 도면이다. 도 1, 도 6 및 도 7에서 알 수 있는 바와 같이, 국부발진 신호 증폭기(10)의 출력단이 피드백 회로(귀환회로부, 30)와 아이솔레이션 회로(20)의 게이트 단자(G1, G2)와 연결된 구조를 갖는다.
도 8은 본 발명의 일 실시예에 따른 혼합기 MMIC(100)에서 국부발진 신호(LO')의 전력에 따른 피드백 회로(30)의 임피던스 변화를 보여주는 그래프이다. 도 8의 그래프에서 알 수 있는 바와 같이, 국부발진 신호(LO)의 전력이 -4 내지 4dBm 사이인 경우, 107 내지 110 오옴 정도의 임피던스 값을 보이게 되며, 이러한 특성으로 국부발진 신호(LO) 단자와 중간주파 신호(IF) 단자 또는 고주파 신호(RF) 단자 사이에 피드백이 형성됨을 알 수 있다.
도 9는 본 발명의 일 실시예에 따른 혼합기 MMIC(100)의 출력측에서의 임피던스를 확인하기 위한 구성도이다. 국부발진 신호의 입력에 따른 임피던스 특성 그래프가 도 10에 도시되어 있다. 도 10에서 적색 점선 그래프(윗 부분의 그래프)가 피드백 회로(30)가 없는 경우이고, 청색 실선 그래프(아랫 부분의 그래프)가 피드백 회로(30)가 있는 경우이다. 도 10에서 확인할 수 있는 바와 같이, 피드백 회로(30)가 추가된 본 발명의 경우, 국부발진 신호(LO)의 전력 변화에 따른 출력단에서의 임피던스 값(Zin)의 변화가 대폭 줄어들었음을 확인할 수 있다.
도 11은 국부발진 신호(LO)의 전력 변화에 따른 변환이득을 나타낸 그래프이다. 도 11에서 청색 실선 그래프는 피드백 회로(30)가 없는 경우이고, 적색 실선으로 된 그래프는 피드백 회로(30)가 있는 경우이다. 도 11에서 알 수 있는 바와 같이, -4dBm 이상의 전력에서는 변환 이득이 대체로 최대 3dB 이상 개선됨을 알수 있다. 결과적으로, 도 10에서 확인한 바와 같이, 출력 임피던스의 값이 일정해지므로 그에 따른 변환이득의 값도 일정하게 유지됨을 확인할 수 있다.
도 12는 피드백 회로(30)의 추가 전후의 혼합기의 중간주파(IF) 출력 특성을 나타낸 그래프이고, 도 13은 혼합기의 선형 성능 특성을 나타내는 지표 중 하나인 3차 혼변조 왜곡신호(IIP3) 특성을 나타낸 그래프이다. 도 12에서 확인할 수 있는 바와 같이, 피드백 회로(30)를 추가한 경우, 점선원으로 표시한 바와 같이, 현저히 줄어들어 그 갭이 10dBm 정도 억압되는 것을 알 수 있다. 이는 IIP3 성능 향상(약 5dBm 향상)을 의미한다. 도 13에서는 -4 내지 4dBm 사이의 국부발진 신호(LO) 전력에 대해 약 30dBm 이상의 IIP3 특성을 보임을 알 수 있다.
도 14는 RF, IF 단자에서의 국부발진 신호(LO)의 양을 나타내는 그래프이다. 도 14에서 알 수 있는 바와 같이, 피드백 회로(30)를 삽입하였음에도 국부발진 신호(LO) 전력의 변화에 따라 일정한 간격을 유지하며 양호한 격리도를 나타냄을 확인할 수 있다. 대체로 국부발진신호(LO) 인가 전력이 -4 내지 4 dBm 구간에서는 LO-RF 단자간 격리도는 -12 내지 -9dBm 정도의 성능을 보이고, LO-IF 단자간 격리도는 -22 내지 -18dBm 정도의 성능을 보인다.
마지막으로, 이하의 표 1에서 알 수 있는 바와 같이, 피드백 회로(30)가 적용된 경우와 적용되지 않은 경우를 비교해 보면, 동일한 전압-전류 조건하에서 선형 성능의 지표인 IIP3의 경우 5dBm 이상이 개선됨을 확인할 수 있고 LO-IF 격리도(Isolation)의 경우 9dB 이상이 개선됨을 알 수 있다. 또한 변환 손실의 경우 그 개선 효과는 많지 않으나 일정한 값을 유지함을 확인하였다.
Without Feedback With Feedback
동작대역(RF) 0.52.6GHz 0.52.6GHz
변환손실(dB) < 6 5
IIP3 (dBm) > 25 30
LO Power range(dBm) -4 ~ 4 -4 ~ 4
Isolation@RF
(dB)		 >10 10
Isolation@IF
(dB)		 10 19
Vd(V)/Id(mA) 3.3/6 3.3/6
결론
본 발명을 통해 새로운 개념의 피드백 구조가 적용된 고선형 저항성 혼합기 MMIC를 제공한다. 다이오드 구조의 피드백 회로를 아이솔레이션 회로의 트랜지스터의 드레인 단자와 국부발진 신호(LO)가 인가되는 게이트 단자 사이에 다이오드 구조의 피드백 회로를 삽입함으로써 혼합기 역할을 수행하도록 하여, 출력 임피던스가 일정하게 유지되며 이를 통해 일정한 변환 손실과 5dBm 이상 향상된 IIP 성능을 얻을 수 있어 높은 선형성과 낮은 소비 전력을 요구하는 LTE-A 무선 중계 시스템 및 다양한 선형 통신 시스템에 적용 가능할 것이다.
10 : 국부발진 신호 증폭기
20 : 아이솔레이션 회로
30 : 피드백 회로(귀환회로부)

Claims (5)

  1. 삭제
  2. 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)로서,
    국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10);
    국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - 를 포함하는 아이솔레이션 회로(20); 및
    상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2)를 포함하는, 피드백 회로(30);를 포함하되,
    상기 제2 트랜지스터의 드레인 단자(D2)는 상기 제1 트랜지스터의 게이트 단자(G1) 및 상기 국부발진 신호 증폭기의 출력단자(OUT1)에 공통으로 연결되며, 상기 제2 트랜지스터의 소스 단자(S2)는 상기 제1 트랜지스터의 드레인 단자(D1)와 연결되며, 상기 제2 트랜지스터의 게이트 단자(G2)는 상기 제2 트랜지스터의 드레인 단자(D2)와 단락(short)되는 것을 특징으로 하는 모놀리식 고주파 집적회로.
  3. 청구항 2에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는, 전계효과 트랜지스터(FET) 또는 p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자인 것을 특징으로 하는 모놀리식 고주파 집적회로.
  4. 청구항 2에 있어서,
    상기 제1 트랜지스터의 등가회로는,
    게이트 단자와 드레인 단자 사이에 직렬로 순차적으로 연결된 게이트 저항(Rg1), 게이트-드레인 커패시턴스(Cgd1) 및 드레인 저항(Rd1)와,
    일단이 소스 단자에 연결되는 소스 저항(Rs1)과,
    상기 게이트 저항(Rg1)과 상기 게이트-드레인 커패시턴스(Cgd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 게이트-소스 커패시턴스(Cgs1) - 상기 게이트-소스 커패시턴스(Cgs1) 양단에는 게이트 전압(Vg1)이 걸림 - 와,
    상기 게이트-드레인 커패시턴스(Cgd1)과 상기 드레인 저항(Rd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 드레인 컨덕턴스(Gd1) - 상기 드레인 컨덕턴스(Gd1) 양단에는 게이트 전압(Vg1)이 걸림 - 를 포함하며,
    상기 제2 트랜지스터의 등가회로는,
    일단이 소스 단자에 연결되는 소스 저항(Rs2)과,
    상기 소스 저항(Rs2)의 타단과 드레인 단자(D2) 사이에서 병렬로 연결되는, 드레인 컨덕턴스(Gd2) 및 게이트-소스 커패시턴스(Cgs2) - 상기 드레인 컨덕턴스(Gd2) 및 상기 게이트-소스 커패시턴스(Cgs2) 양단에는 게이트 전압(Vg2)이 걸리며, 상기 드레인 단자(D2) 및 상기 게이트 단자(G2)는 상기 제1 트랜지스터의 게이트 단자(G1)와 공통 노드임 - 를 포함하는 것을 특징으로 하는 모놀리식 고주파 집적회로.
  5. 국부발진 신호를 이용하여 고주파 신호를 중간주파 신호로 하향 변환(down conversion) 하거나 중간주파 신호를 고주파 신호로 상향 변환(up conversion) 하는 혼합기(Mixer)로서 기능하는 모놀리식 고주파 집적회로(MMIC)로서,
    국부발진 신호(LO)를 수신하여 증폭시키는 국부발진 신호 증폭기(10) - 상기 국부발진 신호의 전력은 -4 dBm 내지 4 dBm일 때이고, 주파수는 0.5 내지 2.6 GHz의 범위임 - ;
    0.5㎛ p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자 제조 공정으로 제조되고, 국부발진 신호(LO), 고주파 신호(RF) 및 중간주파 신호(IF) 간의 아이솔레이션(isolation)을 위한 제1 트랜지스터(TR1) - 상기 제1 트랜지스터의 게이트 단자(G1)는 상기 국부발진 신호 증폭기의 출력단자에 연결되고, 상기 제1 트랜지스터의 드레인 단자(D1)는 고주파 신호 단자 측 대역 통과 필터(42) 및 중간주파 신호 측 대역 통과 필터(44)와 공통으로 연결되며, 상기 제1 트랜지스터의 소스 단자(S1)는 접지됨 - ;
    0.5㎛ p-HEMT(pseudo-morphic High Electon Mobility Transistor) 소자 제조 공정으로 제조되고, 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되어 국부발진 신호의 변화에 따른 변환이득의 변화를 줄이기 위해 상기 제1 트랜지스터의 게이트 단자(G1)와 드레인 단자(D1) 사이에 연결되는 제2 트랜지스터(TR2) - 상기 제2 트랜지스터의 드레인 단자(D2)는 상기 제1 트랜지스터의 게이트 단자(G1) 및 상기 국부발진 신호 증폭기의 출력단자(OUT1)에 공통으로 연결되며, 상기 제2 트랜지스터의 소스 단자(S2)는 상기 제1 트랜지스터의 드레인 단자(D1)와 연결되며, 상기 제2 트랜지스터의 게이트 단자(G2)는 상기 제2 트랜지스터의 드레인 단자(D2)와 단락(short)됨 - ; 를 포함하며,
    0.5 내지 2.6 GHz의 주파수 범위에서 동작시, 상기 제1 트랜지스터의 등가회로는,
    게이트 단자와 드레인 단자 사이에 직렬로 순차적으로 연결된 게이트 저항(Rg1), 게이트-드레인 커패시턴스(Cgd1) 및 드레인 저항(Rd1)과,
    일단이 소스 단자에 연결되는 소스 저항(Rs1)과,
    상기 게이트 저항(Rg1)과 상기 게이트-드레인 커패시턴스(Cgd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 게이트-소스 커패시턴스(Cgs1) - 상기 게이트-소스 커패시턴스(Cgs1) 양단에는 게이트 전압(Vg1)이 걸림 - 와,
    상기 게이트-드레인 커패시턴스(Cgd1)과 상기 드레인 저항(Rd1) 사이의 노드 및 상기 소스 저항(Rs1)의 타단 사이에 연결되는 드레인 컨덕턴스(Gd1) - 상기 드레인 컨덕턴스(Gd1) 양단에는 게이트 전압(Vg1)이 걸림 - 를 포함하며,
    0.5 내지 2.6 GHz 의 주파수 범위에서 동작시, 상기 제2 트랜지스터의 등가회로는,
    일단이 소스 단자에 연결되는 소스 저항(Rs2)과,
    상기 소스 저항(Rs2)의 타단과 드레인 단자(D2) 사이에서 병렬로 연결되는, 드레인 컨덕턴스(Gd2) 및 게이트-소스 커패시턴스(Cgs2) - 상기 드레인 컨덕턴스(Gd2) 및 상기 게이트-소스 커패시턴스(Cgs2) 양단에는 게이트 전압(Vg2)이 걸리며, 상기 드레인 단자(D2) 및 상기 게이트 단자(G2)는 상기 제1 트랜지스터의 게이트 단자(G1)와 공통 노드임 - 를 포함하는 것을 특징으로 하는 모놀리식 고주파 집적회로.
KR1020150017811A 2015-02-05 2015-02-05 피드백 회로를 갖는 혼합기 mmic KR101517852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150017811A KR101517852B1 (ko) 2015-02-05 2015-02-05 피드백 회로를 갖는 혼합기 mmic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150017811A KR101517852B1 (ko) 2015-02-05 2015-02-05 피드백 회로를 갖는 혼합기 mmic

Publications (1)

Publication Number Publication Date
KR101517852B1 true KR101517852B1 (ko) 2015-05-07

Family

ID=53393918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017811A KR101517852B1 (ko) 2015-02-05 2015-02-05 피드백 회로를 갖는 혼합기 mmic

Country Status (1)

Country Link
KR (1) KR101517852B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001117A (ko) 2019-06-27 2021-01-06 주식회사 웨이브트랙 선형성과 격리도가 향상된 저항성 수동형 주파수 혼합기 mmic
US11527996B2 (en) 2020-10-12 2022-12-13 Electronics And Telecommunications Research Institute Frequency mixing device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257179B1 (ko) * 1996-03-05 2000-05-15 갈라스 윌리엄 이. 낮은 잡음과 높은 직선성의 hemt-hbt 결합 디바이스
KR100281065B1 (ko) * 1997-11-17 2001-02-01 구자홍 캐스코드방식의주파수혼합기
KR100727335B1 (ko) * 2000-10-10 2007-06-12 퀄컴 인코포레이티드 가변 이득 증폭기용 이득 선형화기
KR101214589B1 (ko) * 2011-11-17 2012-12-24 한국해양대학교 산학협력단 구동회로용 고집적 다운컨버터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257179B1 (ko) * 1996-03-05 2000-05-15 갈라스 윌리엄 이. 낮은 잡음과 높은 직선성의 hemt-hbt 결합 디바이스
KR100281065B1 (ko) * 1997-11-17 2001-02-01 구자홍 캐스코드방식의주파수혼합기
KR100727335B1 (ko) * 2000-10-10 2007-06-12 퀄컴 인코포레이티드 가변 이득 증폭기용 이득 선형화기
KR101214589B1 (ko) * 2011-11-17 2012-12-24 한국해양대학교 산학협력단 구동회로용 고집적 다운컨버터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001117A (ko) 2019-06-27 2021-01-06 주식회사 웨이브트랙 선형성과 격리도가 향상된 저항성 수동형 주파수 혼합기 mmic
US11527996B2 (en) 2020-10-12 2022-12-13 Electronics And Telecommunications Research Institute Frequency mixing device

Similar Documents

Publication Publication Date Title
IL177393A (en) Field effect transistor amplifier with linearization
JP2010278521A (ja) 電力増幅器
Wu et al. A linear-in-dB radio-frequency power detector
CN105305981A (zh) 一种线性化宽带低噪声放大器
KR101517852B1 (ko) 피드백 회로를 갖는 혼합기 mmic
US6801088B2 (en) Dual gate low noise amplifier
US9306505B2 (en) Low-noise amplifier circuit
Xie et al. A novel three-stage current-reused low noise amplifier for Ku band applications
US9641156B1 (en) Active circulator with cascode transistor
Abounemra et al. A high gain and high linear 0.25 μm GaN HEMT based monolithic integrated C-band low noise amplifier
Masud et al. A 45-dB variable-gain low-noise MMIC amplifier
Mohammadi et al. A narrow-band CMOS LNA for wireless communications
US7345548B2 (en) Radiofrequency amplifier device, in particular for cellular mobile telephone
Bdiri et al. An 868 MHz sub-microsecond steady low-noise amplifier
Shiba et al. F-band bidirectional amplifier using 75-nm InP HEMTs
Liu et al. Design of 3.5 GHz linear high-efficiency Doherty power amplifier with pre-matching
Inui et al. 60GHz CMOS current-reuse cascade amplifier
KR102233692B1 (ko) 선형성과 격리도가 향상된 저항성 수동형 주파수 혼합기 mmic
CN112653405B (zh) 宽带功率放大器及其构造方法
Sánchez-Sinencio Linearization Techniques for CMOS LNAs: A Tutorial
Chen et al. CMOS Reconfigurable Dual-Band Low Noise Amplifier for eMTC Receiver
Hu et al. A novel DC-12GHz variable gain amplifier in InGaP/GaAs HBT technology
Tai et al. Ultra-low Noise Figure Ka-Band MMIC LNA with Graded-Channel GaN HEMTs
JPH0611091B2 (ja) 多段増幅器
Nakayama et al. A 1. 9 GHz Single-Chip RF Front-End GaAs MMIC with Low-Distortion Cascode FET Mixer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 5